JPH06138161A - 電源異常監視回路 - Google Patents
電源異常監視回路Info
- Publication number
- JPH06138161A JPH06138161A JP4289192A JP28919292A JPH06138161A JP H06138161 A JPH06138161 A JP H06138161A JP 4289192 A JP4289192 A JP 4289192A JP 28919292 A JP28919292 A JP 28919292A JP H06138161 A JPH06138161 A JP H06138161A
- Authority
- JP
- Japan
- Prior art keywords
- detection signal
- voltage
- noise
- power supply
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 電子装置の電源異常監視回路に関し、電源電
圧に重畳する単発性や周期性のノイズを検出でき、基準
電圧の変動が小さい高性能な電源電圧監視回路を提供す
る。 【構成】 被監視電源電圧がＶreff＋を越えたら高側検
出信号を出す高側比較部3aと、Ｖreff−を割ったら低側
検出信号を出す低側比較部3bと、両検出信号をそれぞれ
所定時間保持する検出信号保持部5a,5b と、両検出信号
保持部5a,5b の出力がともにアクティブの間、アクティ
ブ信号を出す論理回路６と、該論理回路６の出力を保持
して、周期性ノイズ検出信号として出力する周期性ノイ
ズ検出信号出力部７と、高側検出信号をセット入力に受
ける第一のＳＲ−ＦＦ、および低側検出信号をセット入
力に受ける第二のＳＲ−ＦＦと、第一、第二のＳＲ−Ｆ
Ｆの出力でセットされ、周期性ノイズ検出信号でリセッ
トされて、出力を正単発ノイズ検出信号及び負単発ノイ
ズ検出信号として出力する第三、第四のＳＲ−ＦＦ8a,8
b とを有する。
圧に重畳する単発性や周期性のノイズを検出でき、基準
電圧の変動が小さい高性能な電源電圧監視回路を提供す
る。 【構成】 被監視電源電圧がＶreff＋を越えたら高側検
出信号を出す高側比較部3aと、Ｖreff−を割ったら低側
検出信号を出す低側比較部3bと、両検出信号をそれぞれ
所定時間保持する検出信号保持部5a,5b と、両検出信号
保持部5a,5b の出力がともにアクティブの間、アクティ
ブ信号を出す論理回路６と、該論理回路６の出力を保持
して、周期性ノイズ検出信号として出力する周期性ノイ
ズ検出信号出力部７と、高側検出信号をセット入力に受
ける第一のＳＲ−ＦＦ、および低側検出信号をセット入
力に受ける第二のＳＲ−ＦＦと、第一、第二のＳＲ−Ｆ
Ｆの出力でセットされ、周期性ノイズ検出信号でリセッ
トされて、出力を正単発ノイズ検出信号及び負単発ノイ
ズ検出信号として出力する第三、第四のＳＲ−ＦＦ8a,8
b とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、電子装置の電源異常監
視回路に関する。近年の電子装置においては、装置の高
密度化実装に伴い、電子回路がノイズに影響されないよ
うにする必要がある。
視回路に関する。近年の電子装置においては、装置の高
密度化実装に伴い、電子回路がノイズに影響されないよ
うにする必要がある。
【０００２】このため、電子回路に動作電力を供給する
電源回路において、電源供給路を通ってくる外来ノイズ
を検出する必要がある。
電源回路において、電源供給路を通ってくる外来ノイズ
を検出する必要がある。
【０００３】
【従来の技術】図４に、従来の電源異常監視回路の１例
を示す。図４に示すように、従来の電源異常監視回路
は、被監視電圧Ｖx を抵抗Ｒ１、Ｒ２で分圧したもの
と、被監視電圧からツエナーダイオードＺＤにより作成
した基準電圧Ｖreffとを、コンパレータ３により比較し
ていた。例えば、図の高側異常検出回路は電源の定格電
圧の上限値電圧Ｖ0+を抵抗Ｒ１、Ｒ２で分圧した電圧
が、基準電圧Ｖreffに等しくなるように分圧比を調整し
ておく。電源電圧が定格電圧以上に高くなった場合に
は、コンパレータ３の動作によって、被監視電圧と等し
い電源電圧がそのまま"H" レベルとして出力し、これを
高側異常検出信号としていた。電源電圧が下限値を割っ
た場合にも、同様な監視回路で低側異常検出信号を出力
させていた。
を示す。図４に示すように、従来の電源異常監視回路
は、被監視電圧Ｖx を抵抗Ｒ１、Ｒ２で分圧したもの
と、被監視電圧からツエナーダイオードＺＤにより作成
した基準電圧Ｖreffとを、コンパレータ３により比較し
ていた。例えば、図の高側異常検出回路は電源の定格電
圧の上限値電圧Ｖ0+を抵抗Ｒ１、Ｒ２で分圧した電圧
が、基準電圧Ｖreffに等しくなるように分圧比を調整し
ておく。電源電圧が定格電圧以上に高くなった場合に
は、コンパレータ３の動作によって、被監視電圧と等し
い電源電圧がそのまま"H" レベルとして出力し、これを
高側異常検出信号としていた。電源電圧が下限値を割っ
た場合にも、同様な監視回路で低側異常検出信号を出力
させていた。
【０００４】
【発明が解決しようとする課題】従来は、上記の如く被
監視電源電圧が上限値または下限値を越える時間が長い
直流的な電圧異常のみを検出し、電源ラインに重畳して
入力する周期性ノイズや単発性ノイズを検出できなかっ
た。このため、電源ノイズによって電子回路が誤動作し
ても、その原因を特定できないので適切に対処できない
という問題があった。
監視電源電圧が上限値または下限値を越える時間が長い
直流的な電圧異常のみを検出し、電源ラインに重畳して
入力する周期性ノイズや単発性ノイズを検出できなかっ
た。このため、電源ノイズによって電子回路が誤動作し
ても、その原因を特定できないので適切に対処できない
という問題があった。
【０００５】また、被監視電源からの供給電圧を、ツエ
ナーダイオードと抵抗とで分圧して、ツエナーダイオー
ドの電圧降下を直接、基準電圧として用いている。この
ため、被監視電圧が変動すると基準電圧であるツェナー
ダイオードの電圧が直接変化するの検出の基準電圧が変
わってしまい正確な異常検出が出来ないという問題があ
った。
ナーダイオードと抵抗とで分圧して、ツエナーダイオー
ドの電圧降下を直接、基準電圧として用いている。この
ため、被監視電圧が変動すると基準電圧であるツェナー
ダイオードの電圧が直接変化するの検出の基準電圧が変
わってしまい正確な異常検出が出来ないという問題があ
った。
【０００６】本発明は、上記問題点に鑑み創出されたも
ので単発性や周期性のノイズを検出でき、基準電圧の変
動が小さい高性能な電源電圧監視回路を提供することを
目的とする。
ので単発性や周期性のノイズを検出でき、基準電圧の変
動が小さい高性能な電源電圧監視回路を提供することを
目的とする。
【０００７】
【課題を解決するための手段】図１は、本発明の電源異
常監視回路の構成図である。上記課題を解決するため
に、本発明の電源異常監視回路は、図１に示すように、
被監視電源電圧を用いてノイズマージンに対応する上限
基準電圧Ｖreff＋および下限基準電圧Ｖreff− を生成
する基準電圧発生部１と、被監視電源電圧が上限基準電
圧Ｖreff＋を越えたら高側検出信号を出す高側比較部3a
と、被監視電源電圧が下限基準電圧Ｖreff−を割ったら
低側検出信号を出す低側比較部3bと、両検出信号をそれ
ぞれ所定時間保持する検出信号保持部5a,5b と、両検出
信号保持部5a,5b の出力がともにアクティブの間、アク
ティブ信号を出す論理回路６と、該論理回路６の出力を
保持して、周期性ノイズ検出信号として出力する周期性
ノイズ検出信号出力部７と、高側検出信号をセット入力
に受ける第一のＳＲ−ＦＦ7a、および低側検出信号をセ
ット入力に受ける第二のＳＲ−ＦＦ7bと、第一、第二の
ＳＲ−ＦＦの出力でセットされ、周期性ノイズ検出信号
でリセットされて、出力を正単発ノイズ検出信号および
負単発ノイズ検出信号として出力する第三、第四のＳＲ
−ＦＦ8a,8b と、を有して構成され、また、前記基準電
圧発生部は、被監視電源電圧から生成されるツエナーダ
イオード電圧を分圧して作成した電圧を電流基準電圧と
した定電流回路によって、前記上限基準電圧Ｖreff＋お
よび下限基準電圧Ｖreff−とを生成するように構成す
る。
常監視回路の構成図である。上記課題を解決するため
に、本発明の電源異常監視回路は、図１に示すように、
被監視電源電圧を用いてノイズマージンに対応する上限
基準電圧Ｖreff＋および下限基準電圧Ｖreff− を生成
する基準電圧発生部１と、被監視電源電圧が上限基準電
圧Ｖreff＋を越えたら高側検出信号を出す高側比較部3a
と、被監視電源電圧が下限基準電圧Ｖreff−を割ったら
低側検出信号を出す低側比較部3bと、両検出信号をそれ
ぞれ所定時間保持する検出信号保持部5a,5b と、両検出
信号保持部5a,5b の出力がともにアクティブの間、アク
ティブ信号を出す論理回路６と、該論理回路６の出力を
保持して、周期性ノイズ検出信号として出力する周期性
ノイズ検出信号出力部７と、高側検出信号をセット入力
に受ける第一のＳＲ−ＦＦ7a、および低側検出信号をセ
ット入力に受ける第二のＳＲ−ＦＦ7bと、第一、第二の
ＳＲ−ＦＦの出力でセットされ、周期性ノイズ検出信号
でリセットされて、出力を正単発ノイズ検出信号および
負単発ノイズ検出信号として出力する第三、第四のＳＲ
−ＦＦ8a,8b と、を有して構成され、また、前記基準電
圧発生部は、被監視電源電圧から生成されるツエナーダ
イオード電圧を分圧して作成した電圧を電流基準電圧と
した定電流回路によって、前記上限基準電圧Ｖreff＋お
よび下限基準電圧Ｖreff−とを生成するように構成す
る。
【０００８】
【作用】比較部3a,3b は被監視電源電圧に単発ノイズま
たは周期性ノイズが重畳してノイズマージンに対応して
定められた上限基準電圧を越えるか、または下限基準電
圧を下回る度に検出信号を発生する。周期性ノイズは正
ノイズと負ノイズが交互に現れる。検出信号保持部の保
持時間以内に逆極性の検出信号が発生すると、論理回路
６の出力はアクティブとなる。このアクティブ信号を保
持して出力すると正負が交互に現れる周期性ノイズを検
出できる。また、第一、第二のＳＲ−ＦＦ7a,7b は周期
性ノイズ、単発性ノイズの何れの場合でも検出信号を保
持するが、周期性ノイズの場合には、論理回路からの周
期性ノイズ検出信号によりリセットされるので、出力が
ノンアクティブとなり検出信号を出力しない。従って、
正、または負の単発性ノイズだけを検出する。これによ
り、電源電圧に重畳する正、負の周期性、及び単発性ノ
イズの発生を識別して保持するので、該電源で動作する
電子回路が誤動作した場合の原因追求が容易になる。
たは周期性ノイズが重畳してノイズマージンに対応して
定められた上限基準電圧を越えるか、または下限基準電
圧を下回る度に検出信号を発生する。周期性ノイズは正
ノイズと負ノイズが交互に現れる。検出信号保持部の保
持時間以内に逆極性の検出信号が発生すると、論理回路
６の出力はアクティブとなる。このアクティブ信号を保
持して出力すると正負が交互に現れる周期性ノイズを検
出できる。また、第一、第二のＳＲ−ＦＦ7a,7b は周期
性ノイズ、単発性ノイズの何れの場合でも検出信号を保
持するが、周期性ノイズの場合には、論理回路からの周
期性ノイズ検出信号によりリセットされるので、出力が
ノンアクティブとなり検出信号を出力しない。従って、
正、または負の単発性ノイズだけを検出する。これによ
り、電源電圧に重畳する正、負の周期性、及び単発性ノ
イズの発生を識別して保持するので、該電源で動作する
電子回路が誤動作した場合の原因追求が容易になる。
【０００９】また、上限基準電圧、下限基準電圧は被監
視電圧から作成されるが、被監視電圧の変動によりツエ
ナーダイオードの端子間電圧が若干変動しても、このツ
エナー電圧を分圧した電圧を基準電圧とした定電流回路
の電流変動はさらに小さくなるので、基準電圧の変動を
小さくすることができる。
視電圧から作成されるが、被監視電圧の変動によりツエ
ナーダイオードの端子間電圧が若干変動しても、このツ
エナー電圧を分圧した電圧を基準電圧とした定電流回路
の電流変動はさらに小さくなるので、基準電圧の変動を
小さくすることができる。
【００１０】
【実施例】以下添付図面により本発明の実施例を説明す
る。図１は本発明の電源異常監視回路の構成図、図２は
周期性ノイズ検出時のタイムチャート、図３は基準電圧
発生部の構成図である。
る。図１は本発明の電源異常監視回路の構成図、図２は
周期性ノイズ検出時のタイムチャート、図３は基準電圧
発生部の構成図である。
【００１１】図１において、１は基準電圧発生部、２は
分圧回路、３ａ，３ｂはコンパレータ、４はプルアップ
抵抗、５ａ，５ｂは単安定マルチバイブレータ、６はＡ
ＮＤゲート、７はＳＲ−ＦＦ，8a,8b は第一，第二のＳ
Ｒ−ＦＦ（セットリセットフリップフロップ回路）、9
a,9b は第三、第四のＳＲ−ＦＦである。
分圧回路、３ａ，３ｂはコンパレータ、４はプルアップ
抵抗、５ａ，５ｂは単安定マルチバイブレータ、６はＡ
ＮＤゲート、７はＳＲ−ＦＦ，8a,8b は第一，第二のＳ
Ｒ−ＦＦ（セットリセットフリップフロップ回路）、9
a,9b は第三、第四のＳＲ−ＦＦである。
【００１２】本発明の電源異常監視回路は、定格電圧Ｖ
0 の被監視電源電圧に重畳したピーク値が±ＶN 以上の
パルス性ノイズを検出するものとする。図１、図２によ
り構成と動作を説明する。なお、図２の○数字は図１の
対応部分の波形を示す。
0 の被監視電源電圧に重畳したピーク値が±ＶN 以上の
パルス性ノイズを検出するものとする。図１、図２によ
り構成と動作を説明する。なお、図２の○数字は図１の
対応部分の波形を示す。
【００１３】電源部からの被監視電圧ＶX は、抵抗Ｒ
１，Ｒ２の直列回路からなる分圧回路２と、基準電圧発
生部１とに加えられる。分圧回路は被監視電源電圧を所
定に分圧して、被監視電圧に比例した入力電圧ＶX ' を
生成し二つのコンパレータに入力する。基準電圧発生部
１は後述するように、被監視電源電圧を電源として用い
て、ノイズ検出の閾値となる上限基準電圧Ｖreff＋、下
限基準電圧Ｖreff−とを生成して供給する。なお、Ｖre
ff＋、下限基準電圧Ｖreff−はそれぞれ定格電源電圧の
上下にノイズ検出の閾値を加えた実際の上限基準電圧Ｖ
＋＝Ｖ0 ＋ＶN と下限基準電圧Ｖ−＝Ｖ0 −ＶN を、前
記所定の分圧比に分圧して被監視電圧の分圧に対応させ
たものである。これらの分圧は、被監視電圧から作成さ
れる基準電圧として被監視電圧以上の電圧を得ることが
不可能のため、全ての関連電圧を分圧比だけ小さくして
被監視電圧が下限を割った場合でも、下限基準電圧が得
られるようにしている。
１，Ｒ２の直列回路からなる分圧回路２と、基準電圧発
生部１とに加えられる。分圧回路は被監視電源電圧を所
定に分圧して、被監視電圧に比例した入力電圧ＶX ' を
生成し二つのコンパレータに入力する。基準電圧発生部
１は後述するように、被監視電源電圧を電源として用い
て、ノイズ検出の閾値となる上限基準電圧Ｖreff＋、下
限基準電圧Ｖreff−とを生成して供給する。なお、Ｖre
ff＋、下限基準電圧Ｖreff−はそれぞれ定格電源電圧の
上下にノイズ検出の閾値を加えた実際の上限基準電圧Ｖ
＋＝Ｖ0 ＋ＶN と下限基準電圧Ｖ−＝Ｖ0 −ＶN を、前
記所定の分圧比に分圧して被監視電圧の分圧に対応させ
たものである。これらの分圧は、被監視電圧から作成さ
れる基準電圧として被監視電圧以上の電圧を得ることが
不可能のため、全ての関連電圧を分圧比だけ小さくして
被監視電圧が下限を割った場合でも、下限基準電圧が得
られるようにしている。
【００１４】コンパレータ3a,3b は＋入力に加わる電圧
が−入力に加わる電圧より大きい場合には出力がオープ
ンとなり、プルアップ抵抗４を介して電源電圧が"H" と
して出力され、逆の場合はＧＮＤ電位が"L" として出力
される。
が−入力に加わる電圧より大きい場合には出力がオープ
ンとなり、プルアップ抵抗４を介して電源電圧が"H" と
して出力され、逆の場合はＧＮＤ電位が"L" として出力
される。
【００１５】そこで、＋入力に被監視入力電圧ＶX ' が
−入力に上限基準電圧Ｖreff＋が加わるコンパレータ3a
は正側ノイズを検出して高側検出信号の"H" を出力す
る。また、−入力に被監視入力電圧ＶX ' が＋入力に下
限基準電圧Ｖreff−が加わるコンパレータ3bは負側ノイ
ズを検出して低側検出信号の"H" を出力する。これら
の、正側、負側でノイズにより基準電圧を越えることに
よって発生した"H" の検出信号は、それぞれ単安定マル
チバイブレータ5a,5b に入力する。単安定マルチバイブ
レータは検出信号の"H" によってトリガされて所定期間
Ｔの間"H" レベルを出力する。この所定期間Ｔは検
出しようとする周期性ノイズの周期の1/2 以下に設定し
ておく。
−入力に上限基準電圧Ｖreff＋が加わるコンパレータ3a
は正側ノイズを検出して高側検出信号の"H" を出力す
る。また、−入力に被監視入力電圧ＶX ' が＋入力に下
限基準電圧Ｖreff−が加わるコンパレータ3bは負側ノイ
ズを検出して低側検出信号の"H" を出力する。これら
の、正側、負側でノイズにより基準電圧を越えることに
よって発生した"H" の検出信号は、それぞれ単安定マル
チバイブレータ5a,5b に入力する。単安定マルチバイブ
レータは検出信号の"H" によってトリガされて所定期間
Ｔの間"H" レベルを出力する。この所定期間Ｔは検
出しようとする周期性ノイズの周期の1/2 以下に設定し
ておく。
【００１６】周期性ノイズの場合には、図２に示す如
く、高側検出信号と低側検出信号が交互に発生しその間
隔がＴ以下なので、ＡＮＤゲート６は両検出信号がとも
に"H"のとき"H" を出力する。この出力はＳＲ−ＦＦ
７のセット入力に加えられてラッチされ、周期性ノイズ
検出信号として継続出力される。ＳＲ−ＦＦ７のリセ
ット入力には、適宜の時期に外部からのリセット信号Ｒ
ＳＴが入力してリセットされ次の検出に備える。
く、高側検出信号と低側検出信号が交互に発生しその間
隔がＴ以下なので、ＡＮＤゲート６は両検出信号がとも
に"H"のとき"H" を出力する。この出力はＳＲ−ＦＦ
７のセット入力に加えられてラッチされ、周期性ノイズ
検出信号として継続出力される。ＳＲ−ＦＦ７のリセ
ット入力には、適宜の時期に外部からのリセット信号Ｒ
ＳＴが入力してリセットされ次の検出に備える。
【００１７】コンパレータ３ａが出力する高側検出信号
は、第一のＳＲ−ＦＦ６ａのセット入力に、コンパレー
タ３ｂの低側検出信号は第二のＳＲ−ＦＦのセット入力
に加えられ、検出信号が発生する都度ラッチされて、継
続出力される。これらの出力は次段のＳＲ−ＦＦ８
ａ、８ｂのセット入力に加えられる。そして次段のＳＲ
−ＦＦのリセット入力にはＡＮＤゲート６からの周期性
ノイズ検出信号が入力する。前段のＳＲ−ＦＦ６ａ，６
ｂが周期性ノイズでセットされて、その"H" 出力で次段
のＳＲ−ＦＦ８ａ，８ｂがセットされて、直ぐに周期性
ノイズ検出信号によりリセットされるので、次段のＳＲ
−ＦＦの出力は"L" となり、単発ノイズ検出信号の
"H" を出力しない。そして、上限基準電圧Ｖreff＋を一
回だけ越える正極性の単発ノイズ、または下限基準電圧
を一回だけ割る負極性の単発ノイズのときには、周期性
ノイズ検出信号が発生しないので、後段のＳＲ−ＦＦ８
ａ，８ｂはリセットがかからず、負単発ノイズ検出信号
または負単発ノイズ検出信号を継続出力する。
は、第一のＳＲ−ＦＦ６ａのセット入力に、コンパレー
タ３ｂの低側検出信号は第二のＳＲ−ＦＦのセット入力
に加えられ、検出信号が発生する都度ラッチされて、継
続出力される。これらの出力は次段のＳＲ−ＦＦ８
ａ、８ｂのセット入力に加えられる。そして次段のＳＲ
−ＦＦのリセット入力にはＡＮＤゲート６からの周期性
ノイズ検出信号が入力する。前段のＳＲ−ＦＦ６ａ，６
ｂが周期性ノイズでセットされて、その"H" 出力で次段
のＳＲ−ＦＦ８ａ，８ｂがセットされて、直ぐに周期性
ノイズ検出信号によりリセットされるので、次段のＳＲ
−ＦＦの出力は"L" となり、単発ノイズ検出信号の
"H" を出力しない。そして、上限基準電圧Ｖreff＋を一
回だけ越える正極性の単発ノイズ、または下限基準電圧
を一回だけ割る負極性の単発ノイズのときには、周期性
ノイズ検出信号が発生しないので、後段のＳＲ−ＦＦ８
ａ，８ｂはリセットがかからず、負単発ノイズ検出信号
または負単発ノイズ検出信号を継続出力する。
【００１８】なお、前段のＳＲ−ＦＦ６ａ，６ｂのリセ
ット入力は外部からのリセット信号が適時に印加されて
リセットされ次の検出に備える。次に、図３により基準
電圧発生部の詳細を説明する。
ット入力は外部からのリセット信号が適時に印加されて
リセットされ次の検出に備える。次に、図３により基準
電圧発生部の詳細を説明する。
【００１９】図１の基準電圧発生部は、上限基準電圧Ｖ
reff＋と下限基準電圧Ｖreff−の二つの基準電圧を生成
するものであるが、図３では一方の下限基準電圧Ｖreff
−を生成する回路を示してある。Ｖreff＋も電圧値が高
いだけで同様な回路で生成される。
reff＋と下限基準電圧Ｖreff−の二つの基準電圧を生成
するものであるが、図３では一方の下限基準電圧Ｖreff
−を生成する回路を示してある。Ｖreff＋も電圧値が高
いだけで同様な回路で生成される。
【００２０】図３において、ＺＤはツエナーダイオー
ド、Ｒ３は電流制限抵抗、Ｒ４，Ｒ５は分圧抵抗、１１
はオペアンプ、１２はＰＮＰトランジスタ、Ｒ６はエミ
ッタ抵抗、Ｒ７は負荷抵抗である。
ド、Ｒ３は電流制限抵抗、Ｒ４，Ｒ５は分圧抵抗、１１
はオペアンプ、１２はＰＮＰトランジスタ、Ｒ６はエミ
ッタ抵抗、Ｒ７は負荷抵抗である。
【００２１】この回路に被監視電圧Ｖx が電源電圧とし
て加えられると、ツエナーダイオードＺＤの両端にツエ
ナー電圧Ｖz が発生する。このＶz は、分圧抵抗Ｒ４，
Ｒ５により、所定に分圧され定電流回路の基準電圧Ｖs
としてオペアンプ11の＋入力に供給される。そして、Ｎ
ＰＮトランジスタ12のエミッタ抵抗の両端の電圧Ｖmが
−入力に加えられるオペアンプ11は、Ｖs とＶm との差
を増幅して、トランジスタ12のベースに印加する。トラ
ンジスタ12は、Ｖm がＶｓに常に等しくなるようにエミ
ッタ電流を制御するので、これにより、トランジタ12の
エミッタ電流、従ってコレクタ電流は電源電圧が変動し
ても一定に維持される。この定電流による電圧降下が所
定の下限基準電圧Ｖreff−となるようにコレクタ抵抗R7
の値を定めることにより、被監視電圧に影響されない一
定の下限基準電圧Ｖreff−を得ることができる。被監視
電圧の変化により電源電圧が変化した場合には、ツエナ
ー電圧Ｖz も若干変動するが、それを分圧した基準電圧
Ｖs の変化は小さくなるので、被監視電圧の変動に影響
されない安定な上限および下限基準電圧を、被監視電圧
から生成することができる。
て加えられると、ツエナーダイオードＺＤの両端にツエ
ナー電圧Ｖz が発生する。このＶz は、分圧抵抗Ｒ４，
Ｒ５により、所定に分圧され定電流回路の基準電圧Ｖs
としてオペアンプ11の＋入力に供給される。そして、Ｎ
ＰＮトランジスタ12のエミッタ抵抗の両端の電圧Ｖmが
−入力に加えられるオペアンプ11は、Ｖs とＶm との差
を増幅して、トランジスタ12のベースに印加する。トラ
ンジスタ12は、Ｖm がＶｓに常に等しくなるようにエミ
ッタ電流を制御するので、これにより、トランジタ12の
エミッタ電流、従ってコレクタ電流は電源電圧が変動し
ても一定に維持される。この定電流による電圧降下が所
定の下限基準電圧Ｖreff−となるようにコレクタ抵抗R7
の値を定めることにより、被監視電圧に影響されない一
定の下限基準電圧Ｖreff−を得ることができる。被監視
電圧の変化により電源電圧が変化した場合には、ツエナ
ー電圧Ｖz も若干変動するが、それを分圧した基準電圧
Ｖs の変化は小さくなるので、被監視電圧の変動に影響
されない安定な上限および下限基準電圧を、被監視電圧
から生成することができる。
【００２２】
【発明の効果】以上説明した如く本発明の電源異常監視
回路によれば、被監視電源電圧に重畳して入力する周期
性ノイズや正負の単発性ノイズを検出することができる
ので、この電源で動作する電子回路が電源ノイズによっ
て誤動作した場合の原因を特定でき、また、外部電源を
必要とせず高精度の基準電圧を被監視電圧から作成でき
るので回路が簡単になるなどの効果がある。
回路によれば、被監視電源電圧に重畳して入力する周期
性ノイズや正負の単発性ノイズを検出することができる
ので、この電源で動作する電子回路が電源ノイズによっ
て誤動作した場合の原因を特定でき、また、外部電源を
必要とせず高精度の基準電圧を被監視電圧から作成でき
るので回路が簡単になるなどの効果がある。
【図１】 本発明の電源異常監視回路の構成図
【図２】 周期性ノイズ検出時のタイムチャート
【図３】 基準電圧発生部の構成図
【図４】 従来の電源異常監視回路の回路図
１…基準電圧発生部、11…オペアンプ、２…分圧回路、
3a…高側比較部( コンパレータ) 、3b…低側比較部( コ
ンパレータ) 、5a,5b …検出信号保持部( 単安定マルチ
バイブレータ) 、6 …論理回路（ＡＮＤゲート）、７…
周期性ノイズ検出信号出力部（ＳＲ−ＦＦ）、8a…第一
のＳＲ−ＦＦ、8b…第二のＳＲ−ＦＦ、9a…第三のＳＲ
−ＦＦ、9b…第四のＳＲ−ＦＦ
3a…高側比較部( コンパレータ) 、3b…低側比較部( コ
ンパレータ) 、5a,5b …検出信号保持部( 単安定マルチ
バイブレータ) 、6 …論理回路（ＡＮＤゲート）、７…
周期性ノイズ検出信号出力部（ＳＲ−ＦＦ）、8a…第一
のＳＲ−ＦＦ、8b…第二のＳＲ−ＦＦ、9a…第三のＳＲ
−ＦＦ、9b…第四のＳＲ−ＦＦ
Claims (2)
- 【請求項１】 電源電圧に重畳されているノイズを検出
する電源異常監視回路であって、 被監視電源電圧を用いてノイズマージンに対応する上限
基準電圧Ｖreff＋および下限基準電圧Ｖreff− を生成
する基準電圧発生部(1) と、 被監視電源電圧が上限基準電圧Ｖreff＋を越えたら高側
検出信号を出す高側比較部(3a)と、 被監視電源電圧が下限基準電圧Ｖreff−を割ったら低側
検出信号を出す低側比較部(3b)と、 両検出信号をそれぞれ所定時間保持する検出信号保持部
(5a,5b) と、 両検出信号保持部5a,5b の出力がともにアクティブの
間、アクティブ信号を出す論理回路(6) と、 該論理回路(6) の出力を保持して、周期性ノイズ検出信
号として出力する周期性ノイズ検出信号出力部(7) と、 高側検出信号をセット入力に受ける第一のＳＲ−ＦＦ(7
a)、および低側検出信号をセット入力に受ける第二のＳ
Ｒ−ＦＦ(7b)と、 第一、第二のＳＲ−ＦＦの出力でセットされ、周期性ノ
イズ検出信号でリセットされて、出力を正単発ノイズ検
出信号および低単発ノイズ検出信号として出力する第
三、第四のＳＲ−ＦＦ(8a,8b) と、を有することを電源
異常監視回路。 - 【請求項２】 前記基準電圧発生部(1) は、被監視電源
電圧から生成されるツエナーダイオード電圧を分圧して
作成した電圧を電流基準電圧とした定電流回路によっ
て、前記上限基準電圧Ｖreff＋および下限基準電圧Ｖre
ff−とを生成するようにしたことを特徴とする請求項１
記載の電源異常監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4289192A JPH06138161A (ja) | 1992-10-28 | 1992-10-28 | 電源異常監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4289192A JPH06138161A (ja) | 1992-10-28 | 1992-10-28 | 電源異常監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06138161A true JPH06138161A (ja) | 1994-05-20 |
Family
ID=17739971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4289192A Withdrawn JPH06138161A (ja) | 1992-10-28 | 1992-10-28 | 電源異常監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06138161A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012047676A (ja) * | 2010-08-30 | 2012-03-08 | Hioki Ee Corp | 抵抗測定装置 |
| WO2019116470A1 (ja) * | 2017-12-13 | 2019-06-20 | 三菱電機株式会社 | ノイズ検出回路 |
| JP2020053810A (ja) * | 2018-09-26 | 2020-04-02 | ファナック株式会社 | ノイズ検出装置及びノイズ検出方法 |
-
1992
- 1992-10-28 JP JP4289192A patent/JPH06138161A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012047676A (ja) * | 2010-08-30 | 2012-03-08 | Hioki Ee Corp | 抵抗測定装置 |
| WO2019116470A1 (ja) * | 2017-12-13 | 2019-06-20 | 三菱電機株式会社 | ノイズ検出回路 |
| JPWO2019116470A1 (ja) * | 2017-12-13 | 2020-04-02 | 三菱電機株式会社 | ノイズ検出回路 |
| CN111448465A (zh) * | 2017-12-13 | 2020-07-24 | 三菱电机株式会社 | 噪声检测电路 |
| JP2020053810A (ja) * | 2018-09-26 | 2020-04-02 | ファナック株式会社 | ノイズ検出装置及びノイズ検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7552016B2 (en) | Integrated circuit having a multi-purpose node configured to receive a threshold voltage and to provide a fault signal | |
| JPS603098A (ja) | 電圧電流変換回路 | |
| JPH03201818A (ja) | 比較回路 | |
| US7208925B2 (en) | Voltage regulator controller power good indicator circuitry | |
| JP2001258240A (ja) | 直流電源回路及びこれを用いた電子装置 | |
| JPH03186770A (ja) | Ｍｏｓ型電力用トランジスタの電流検出回路 | |
| JPH06138161A (ja) | 電源異常監視回路 | |
| JPH05121954A (ja) | 電位検出回路 | |
| US20090261890A1 (en) | Regulated voltage boost charge pump for an integrated circuit device | |
| US4845379A (en) | Sense circuit for detecting absence of a pulse train | |
| JPH07255168A (ja) | 複数の信号を生成するためのｄｃ／ｄｃコンバータ | |
| US6617890B1 (en) | Measuring power supply stability | |
| JP2830799B2 (ja) | 半導体集積回路装置 | |
| JP3173727B2 (ja) | 電圧検出回路 | |
| US5831567A (en) | Method and signal processing apparatus for generating digital signal from analog signal | |
| JP2010057264A (ja) | Ｄｃ−ｄｃコンバータ | |
| KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
| JP7468563B2 (ja) | ２線式伝送器 | |
| JPH0640471Y2 (ja) | 電源装置 | |
| KR100431336B1 (ko) | 히스테리시스형전압감시회로 | |
| JPH04289766A (ja) | 電源電圧検出回路 | |
| JPH0745839Y2 (ja) | 二線式信号処理回路 | |
| JPS6356564B2 (ja) | ||
| JP3338929B2 (ja) | 電源装置の低電圧異常検出回路 | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |