JPH0613459A - 素子分離方法及び半導体装置 - Google Patents
素子分離方法及び半導体装置Info
- Publication number
- JPH0613459A JPH0613459A JP16907992A JP16907992A JPH0613459A JP H0613459 A JPH0613459 A JP H0613459A JP 16907992 A JP16907992 A JP 16907992A JP 16907992 A JP16907992 A JP 16907992A JP H0613459 A JPH0613459 A JP H0613459A
- Authority
- JP
- Japan
- Prior art keywords
- film
- side wall
- element isolation
- forming step
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 素子分離領域の縮小化を図る素子分離方法を
提供する。 【構成】 シリコン酸化膜３が施されたシリコン基板１
上面にパタンニングされたシリコン窒化膜９を形成す
る。その上面にシリコン酸化膜11を堆積させた後、異方
性エッチングを行うことにより素子分離用の側壁13を窒
化膜９の側面に形成する。側壁13に露出部を残しつつ酸
化膜３の露出面にシリコン窒化膜16を形成した後、側壁
13及びその下位の酸化膜３を除去する。以上で、基板１
の上面に従来より幅の小さい開口領域５をもった窒化膜
９、16を形成することが出来る。次に開口部５から基板
１に溝17を形成した後、溝17をＢＰＳＧで埋めて素子分
離領域20とする。
提供する。 【構成】 シリコン酸化膜３が施されたシリコン基板１
上面にパタンニングされたシリコン窒化膜９を形成す
る。その上面にシリコン酸化膜11を堆積させた後、異方
性エッチングを行うことにより素子分離用の側壁13を窒
化膜９の側面に形成する。側壁13に露出部を残しつつ酸
化膜３の露出面にシリコン窒化膜16を形成した後、側壁
13及びその下位の酸化膜３を除去する。以上で、基板１
の上面に従来より幅の小さい開口領域５をもった窒化膜
９、16を形成することが出来る。次に開口部５から基板
１に溝17を形成した後、溝17をＢＰＳＧで埋めて素子分
離領域20とする。
Description
【０００１】
【産業上の利用分野】本発明は、素子分離方法に関する
ものであり、特にその素子分離領域の縮小化に関する。
ものであり、特にその素子分離領域の縮小化に関する。
【０００２】
【従来の技術】半導体装置の製造において、半導体基板
に複数の素子を形成した時に個々の素子を独立して制御
できるように初めの工程で素子分離が行われる。素子分
離が施された基板表面では、素子形成予定領域が素子分
離領域で取囲れた配置をとる。素子分離領域形成法とし
ては、ＬＯＣＯＳ（Local Oxidation of Silicon）法が
広くよく知られている。以下にＬＯＣＯＳ法を用いた素
子分離方法について説明する。
に複数の素子を形成した時に個々の素子を独立して制御
できるように初めの工程で素子分離が行われる。素子分
離が施された基板表面では、素子形成予定領域が素子分
離領域で取囲れた配置をとる。素子分離領域形成法とし
ては、ＬＯＣＯＳ（Local Oxidation of Silicon）法が
広くよく知られている。以下にＬＯＣＯＳ法を用いた素
子分離方法について説明する。
【０００３】図５ＡからＣ及び図６にこの素子分離の工
程を示す為の半導体基板の断面図を示す。図５Ａに示す
ように、準備されたＰ形シリコンウエーハ１を900〜100
0℃で熱酸化し、約0.1μｍのシリコン酸化膜２３を形成
し、次いでＣＶＤ法によりシリコン窒化膜（Ｓi3Ｎ4）
２５を約0.1μｍ形成する。
程を示す為の半導体基板の断面図を示す。図５Ａに示す
ように、準備されたＰ形シリコンウエーハ１を900〜100
0℃で熱酸化し、約0.1μｍのシリコン酸化膜２３を形成
し、次いでＣＶＤ法によりシリコン窒化膜（Ｓi3Ｎ4）
２５を約0.1μｍ形成する。
【０００４】次に、図５Ｂに示すように、シリコン窒化
膜２５の上面にレジストパタン２７を形成する。このレ
ジストパタン２７は、素子形成予定領域の位置を確定す
る為のものである。形成されたレジストパタン２７をマ
スクとしてシリコン窒化膜２５をエッチングする。さら
に、レジストパタン２７をマスクとしてボロン（Ｂ+）
を打込む。なお、ボロンを打込むのは、以下の工程で形
成される素子分離領域による素子分離を確実なものとす
る為である。ここで、レジストパタン２７を形成する為
には、写真技術を用いたリソグラフィという技術が用い
られるが、以下にリソグラフィを用いたパタン形成方法
について図７に基づいて説明する。
膜２５の上面にレジストパタン２７を形成する。このレ
ジストパタン２７は、素子形成予定領域の位置を確定す
る為のものである。形成されたレジストパタン２７をマ
スクとしてシリコン窒化膜２５をエッチングする。さら
に、レジストパタン２７をマスクとしてボロン（Ｂ+）
を打込む。なお、ボロンを打込むのは、以下の工程で形
成される素子分離領域による素子分離を確実なものとす
る為である。ここで、レジストパタン２７を形成する為
には、写真技術を用いたリソグラフィという技術が用い
られるが、以下にリソグラフィを用いたパタン形成方法
について図７に基づいて説明する。
【０００５】図７Ａに示すように、基板上面に形成され
た加工すべき材料３５の上面にフォトレジストと呼ばれ
る感光材料３７を全面に塗布する。次に、図７Ｂに示す
ようにそのフォトレジスト３７の上面に、材料３５の除
去したい部分をぬいた遮光パタン３９が描かれたガラス
マスク４１を重ね合わせた後、紫外線照射によって焼き
付けが行われる。これにより、材料３５には、露光部分
４３及び非露光部分４５が形成される。
た加工すべき材料３５の上面にフォトレジストと呼ばれ
る感光材料３７を全面に塗布する。次に、図７Ｂに示す
ようにそのフォトレジスト３７の上面に、材料３５の除
去したい部分をぬいた遮光パタン３９が描かれたガラス
マスク４１を重ね合わせた後、紫外線照射によって焼き
付けが行われる。これにより、材料３５には、露光部分
４３及び非露光部分４５が形成される。
【０００６】このように露光されたウエーハを現像液に
付けると、図７Ｃに示すように露光部分４３のレジスト
だけが溶解して、非露光部分４５を残しつつ材料３５の
除去したい部分の表面だけが露出することになる。
付けると、図７Ｃに示すように露光部分４３のレジスト
だけが溶解して、非露光部分４５を残しつつ材料３５の
除去したい部分の表面だけが露出することになる。
【０００７】図５に戻って、レジストパタン２７をＯ2
プラズマ処理によって取り除いた後、このウエーハを10
00℃の水蒸気（Ｈ2Ｏ）雰囲気で約６〜７時間酸化する
ことによって基板上面が露出した部分は、膜厚約１μｍ
のシリコン酸化膜２９に成長する。なお、シリコン窒化
膜２５は酸化材であるＨ2Ｏの拡散に対してバリアとな
る為、シリコン窒化膜２５で覆われている部分のシリコ
ン酸化膜２３はほぼ成長せず、シリコン酸化膜２１とな
る。しかしながら、この酸化成長はシリコン基板内では
各方向に進行するから、シリコン酸化膜２９はシリコン
窒化膜２５に覆われた基板部分にまで食込むように成長
する。このような成長はバーズビークと呼ばれている。
また、この時、図５Ｂの工程で打込まれたボロンイオン
はシリコン酸化層２９の下位に位置し、Ｐ-形ストップ
層３１を形成する（図５Ｃ参照）。
プラズマ処理によって取り除いた後、このウエーハを10
00℃の水蒸気（Ｈ2Ｏ）雰囲気で約６〜７時間酸化する
ことによって基板上面が露出した部分は、膜厚約１μｍ
のシリコン酸化膜２９に成長する。なお、シリコン窒化
膜２５は酸化材であるＨ2Ｏの拡散に対してバリアとな
る為、シリコン窒化膜２５で覆われている部分のシリコ
ン酸化膜２３はほぼ成長せず、シリコン酸化膜２１とな
る。しかしながら、この酸化成長はシリコン基板内では
各方向に進行するから、シリコン酸化膜２９はシリコン
窒化膜２５に覆われた基板部分にまで食込むように成長
する。このような成長はバーズビークと呼ばれている。
また、この時、図５Ｂの工程で打込まれたボロンイオン
はシリコン酸化層２９の下位に位置し、Ｐ-形ストップ
層３１を形成する（図５Ｃ参照）。
【０００８】最後に、残ったシリコン窒化膜２５及びシ
リコン酸化膜２１を順次除去する（図６参照）。
リコン酸化膜２１を順次除去する（図６参照）。
【０００９】上記の様に、シリコン酸化膜２９により素
子分離領域を形成することによって、基板上面を、完全
に独立した制御を行うことの出来る複数の素子形成予定
領域３３に分割することが出来る。
子分離領域を形成することによって、基板上面を、完全
に独立した制御を行うことの出来る複数の素子形成予定
領域３３に分割することが出来る。
【００１０】
【発明が解決しようとする課題】しかしながら、ＬＯＣ
ＯＳ法を用いた従来の素子分離方法には、次のような問
題点があった。
ＯＳ法を用いた従来の素子分離方法には、次のような問
題点があった。
【００１１】半導体産業の発展に伴う集積化の要望に応
えて、半導体装置における各種素子形成領域の集積化が
図られるようになった。この状況のもとで、半導体装置
の基板上面における素子形成領域と素子分離領域との面
積比は、素子形成領域の縮小化にともない１対１程度に
までになってきた。従って、さらなる半導体装置の集積
化を考える上で、素子形成領域の縮小化だけでなく素子
分離領域の縮小化を考えることが重要となってきた。
えて、半導体装置における各種素子形成領域の集積化が
図られるようになった。この状況のもとで、半導体装置
の基板上面における素子形成領域と素子分離領域との面
積比は、素子形成領域の縮小化にともない１対１程度に
までになってきた。従って、さらなる半導体装置の集積
化を考える上で、素子形成領域の縮小化だけでなく素子
分離領域の縮小化を考えることが重要となってきた。
【００１２】ところが、ＬＯＣＯＳ法を用いた従来の素
子分離では、以下に述べるような理由により素子分離領
域の縮小化には限界があった。
子分離では、以下に述べるような理由により素子分離領
域の縮小化には限界があった。
【００１３】基板上面に形成される素子分離領域の幅
は、レジストパタン２７の幅ｄ（図５Ｂ参照）により決
定される。しかし、この幅ｄを小さくするには、精度の
問題から限界があり、0.5μｍ以下にすることは極めて
困難であった。
は、レジストパタン２７の幅ｄ（図５Ｂ参照）により決
定される。しかし、この幅ｄを小さくするには、精度の
問題から限界があり、0.5μｍ以下にすることは極めて
困難であった。
【００１４】本発明は、上記の問題点を解決し、素子分
離領域の縮小化を図ることが出来る素子分離方法を提供
することを目的とする。
離領域の縮小化を図ることが出来る素子分離方法を提供
することを目的とする。
【００１５】
【課題を解決するための手段】請求項１に係る素子分離
方法は、前記半導体基板の上面に耐酸化性を有する膜を
堆積させた後、該膜を選択的に除去することにより成形
される第一膜を形成する第一膜形成工程と、前記成形さ
れた第一膜の上面及び前記基板上面の露出面に絶縁膜を
堆積させる絶縁膜形成工程と、前記成形された第一膜の
側面部に位置する前記絶縁膜を素子分離用側壁として残
して前記絶縁膜を除去する側壁成形工程と、前記側壁成
形工程により露出した前記基板上面に、前記素子分離用
側壁の一部を露出させつつ耐酸化性を有する第二膜を堆
積させる第二膜形成工程と、第一膜形成工程により形成
された第一膜及び第二膜形成工程により形成された第二
膜とを残して素子分離用側壁を除去し、基板上面を露出
させる側壁除去工程と、前記側壁が除去された開口領域
から基板をエッチングし、前記開口領域の幅と同じ幅の
溝を形成する溝形成工程と、前記溝を絶縁物で埋めるこ
とにより素子分離領域として絶縁層を形成し、複数の素
子形成予定領域に分離する絶縁層形成工程とを備えたこ
とを特徴としている。
方法は、前記半導体基板の上面に耐酸化性を有する膜を
堆積させた後、該膜を選択的に除去することにより成形
される第一膜を形成する第一膜形成工程と、前記成形さ
れた第一膜の上面及び前記基板上面の露出面に絶縁膜を
堆積させる絶縁膜形成工程と、前記成形された第一膜の
側面部に位置する前記絶縁膜を素子分離用側壁として残
して前記絶縁膜を除去する側壁成形工程と、前記側壁成
形工程により露出した前記基板上面に、前記素子分離用
側壁の一部を露出させつつ耐酸化性を有する第二膜を堆
積させる第二膜形成工程と、第一膜形成工程により形成
された第一膜及び第二膜形成工程により形成された第二
膜とを残して素子分離用側壁を除去し、基板上面を露出
させる側壁除去工程と、前記側壁が除去された開口領域
から基板をエッチングし、前記開口領域の幅と同じ幅の
溝を形成する溝形成工程と、前記溝を絶縁物で埋めるこ
とにより素子分離領域として絶縁層を形成し、複数の素
子形成予定領域に分離する絶縁層形成工程とを備えたこ
とを特徴としている。
【００１６】請求項２に係る素子分離方法は、前記半導
体基板の上面に酸化膜を形成する酸化膜形成工程と、前
記酸化膜の上面に耐酸化性を有する膜を堆積させた後、
該膜を選択的に除去することにより成形される第一膜を
形成する第一膜形成工程と、前記成形された第一膜の上
面及び前記酸化膜の露出面に絶縁膜を堆積させる絶縁膜
形成工程と、前記成形された第一膜の側面部に位置する
前記絶縁膜を素子分離用側壁として残して前記絶縁膜を
除去する側壁成形工程と、前記側壁成形工程により露出
した前記酸化膜上面に、前記素子分離用側壁の一部を露
出させつつ耐酸化性を有する第二膜を堆積させる第二膜
形成工程と、第一膜形成工程により形成された第一膜及
び第二膜形成工程により形成された第二膜とを残して素
子分離用側壁を除去し、基板上面を露出させる側壁除去
工程と、前記側壁が除去された開口領域から基板をエッ
チングし、前記開口領域の幅と同じ幅の溝を形成する溝
形成工程と、前記溝を絶縁物で埋めることにより素子分
離領域として絶縁層を形成し、複数の素子形成予定領域
に分離する絶縁層形成工程とを備えたことを特徴として
いる。
体基板の上面に酸化膜を形成する酸化膜形成工程と、前
記酸化膜の上面に耐酸化性を有する膜を堆積させた後、
該膜を選択的に除去することにより成形される第一膜を
形成する第一膜形成工程と、前記成形された第一膜の上
面及び前記酸化膜の露出面に絶縁膜を堆積させる絶縁膜
形成工程と、前記成形された第一膜の側面部に位置する
前記絶縁膜を素子分離用側壁として残して前記絶縁膜を
除去する側壁成形工程と、前記側壁成形工程により露出
した前記酸化膜上面に、前記素子分離用側壁の一部を露
出させつつ耐酸化性を有する第二膜を堆積させる第二膜
形成工程と、第一膜形成工程により形成された第一膜及
び第二膜形成工程により形成された第二膜とを残して素
子分離用側壁を除去し、基板上面を露出させる側壁除去
工程と、前記側壁が除去された開口領域から基板をエッ
チングし、前記開口領域の幅と同じ幅の溝を形成する溝
形成工程と、前記溝を絶縁物で埋めることにより素子分
離領域として絶縁層を形成し、複数の素子形成予定領域
に分離する絶縁層形成工程とを備えたことを特徴として
いる。
【００１７】請求項３に係る素子分離方法は、前記絶縁
膜に選択性のあるエッチング用溶液に対して非選択性で
ある前記耐酸化性を有する膜を用いるとともに、前記側
壁形成工程における除去方法として異方性エッチングを
用いること、前記第二膜形成工程により形成される耐酸
化性膜の形成方法として前記基板全面に一旦耐酸化性膜
を堆積させた後にエッチングによって素子分離用側壁の
一部を露出させること、前記側壁除去工程における除去
方法として前記絶縁膜に選択性のあるエッチング用溶液
によるエッチングを用いること、を備えたことを特徴と
している。
膜に選択性のあるエッチング用溶液に対して非選択性で
ある前記耐酸化性を有する膜を用いるとともに、前記側
壁形成工程における除去方法として異方性エッチングを
用いること、前記第二膜形成工程により形成される耐酸
化性膜の形成方法として前記基板全面に一旦耐酸化性膜
を堆積させた後にエッチングによって素子分離用側壁の
一部を露出させること、前記側壁除去工程における除去
方法として前記絶縁膜に選択性のあるエッチング用溶液
によるエッチングを用いること、を備えたことを特徴と
している。
【００１８】請求項４に係る半導体装置は、半導体基板
の上面に耐酸化性を有する膜を堆積させた後、該膜を選
択的に除去することにより成形される第一膜を形成し、
前記成形された第一膜の上面及び前記基板上面の露出面
に絶縁膜を堆積させ、前記成形された第一膜の側面部に
位置する前記絶縁膜を素子分離用側壁として残して前記
絶縁膜を除去し、露出した前記基板上面に、前記素子分
離用側壁の一部を露出させつつ耐酸化性を有する第二膜
を堆積させ、第一膜及び第二膜とを残して前記素子分離
用側壁を除去し、基板上面を露出させ、前記側壁が除去
された開口領域から基板をエッチングし、前記開口領域
の幅と同じ幅の溝を形成する溝形成工程と、前記溝を絶
縁物で埋めることにより素子分離領域として絶縁層を形
成し、複数の素形成予定領域に分離することにより製造
されたことを特徴としている。
の上面に耐酸化性を有する膜を堆積させた後、該膜を選
択的に除去することにより成形される第一膜を形成し、
前記成形された第一膜の上面及び前記基板上面の露出面
に絶縁膜を堆積させ、前記成形された第一膜の側面部に
位置する前記絶縁膜を素子分離用側壁として残して前記
絶縁膜を除去し、露出した前記基板上面に、前記素子分
離用側壁の一部を露出させつつ耐酸化性を有する第二膜
を堆積させ、第一膜及び第二膜とを残して前記素子分離
用側壁を除去し、基板上面を露出させ、前記側壁が除去
された開口領域から基板をエッチングし、前記開口領域
の幅と同じ幅の溝を形成する溝形成工程と、前記溝を絶
縁物で埋めることにより素子分離領域として絶縁層を形
成し、複数の素形成予定領域に分離することにより製造
されたことを特徴としている。
【００１９】
【作用】請求項１及び請求項４に係る素子分離方法及び
半導体装置では、耐酸化性を有する前記第一膜を形成し
た後に、前記絶縁膜形成工程によって前記第一膜の上面
及び前記基板上面の露出面に一旦絶縁膜を堆積させ、次
の前記側壁形成工程によって前記絶縁膜を選択的に除去
し、第一膜の側面部に位置する部分の絶縁膜を素子分離
用側壁として残すようにしている。この素子分離用側壁
の幅は、堆積された絶縁膜の膜厚により調整することが
出来る。
半導体装置では、耐酸化性を有する前記第一膜を形成し
た後に、前記絶縁膜形成工程によって前記第一膜の上面
及び前記基板上面の露出面に一旦絶縁膜を堆積させ、次
の前記側壁形成工程によって前記絶縁膜を選択的に除去
し、第一膜の側面部に位置する部分の絶縁膜を素子分離
用側壁として残すようにしている。この素子分離用側壁
の幅は、堆積された絶縁膜の膜厚により調整することが
出来る。
【００２０】次に、前記側壁成形工程により露出した前
記基板上面に、前記素子分離用側壁の一部を露出させつ
つ第二膜を形成した後、前記素子分離用側壁を除去す
る。これによって、前記基板上面に前記素子分離用側壁
と同じ幅の開口領域を形成するとともに前記開口領域以
外の基板上面を耐酸化性を有する第一膜及び第二膜で覆
うことが出来る。
記基板上面に、前記素子分離用側壁の一部を露出させつ
つ第二膜を形成した後、前記素子分離用側壁を除去す
る。これによって、前記基板上面に前記素子分離用側壁
と同じ幅の開口領域を形成するとともに前記開口領域以
外の基板上面を耐酸化性を有する第一膜及び第二膜で覆
うことが出来る。
【００２１】次に、前記開口領域から基板をエッチング
し前記開口領域と同じ幅の溝を形成した後前記溝を絶縁
物で埋めることにより、前記開口領域の幅に応じた絶縁
層を前記基板内に形成することが出来る。
し前記開口領域と同じ幅の溝を形成した後前記溝を絶縁
物で埋めることにより、前記開口領域の幅に応じた絶縁
層を前記基板内に形成することが出来る。
【００２２】請求項２に係る素子分離方法では、前記酸
化膜形成工程により形成された酸化膜は、素子分離工程
の間基板領域を保護する。
化膜形成工程により形成された酸化膜は、素子分離工程
の間基板領域を保護する。
【００２３】また、耐酸化性を有する前記第一膜を形成
した後に、前記絶縁膜形成工程によって前記第一膜の上
面及び前記酸化膜の露出面に一旦絶縁膜を堆積させ、次
の前記側壁形成工程によって前記絶縁膜を選択的に除去
し、第一膜の側面部に位置する部分の絶縁膜を素子分離
用側壁として残すようにしている。この素子分離用側壁
の幅は、堆積された絶縁膜の膜厚により調整することが
出来る。
した後に、前記絶縁膜形成工程によって前記第一膜の上
面及び前記酸化膜の露出面に一旦絶縁膜を堆積させ、次
の前記側壁形成工程によって前記絶縁膜を選択的に除去
し、第一膜の側面部に位置する部分の絶縁膜を素子分離
用側壁として残すようにしている。この素子分離用側壁
の幅は、堆積された絶縁膜の膜厚により調整することが
出来る。
【００２４】次に、前記側壁成形工程により露出した前
記酸化膜に、前記素子分離用側壁の一部を露出させつつ
第二膜を形成した後、前記素子分離用側壁を除去する。
これによって、前記基板上面に前記素子分離用側壁と同
じ幅の開口領域を形成するとともに前記開口領域以外の
基板上面を耐酸化性を有する第一膜及び第二膜で覆うこ
とが出来る。
記酸化膜に、前記素子分離用側壁の一部を露出させつつ
第二膜を形成した後、前記素子分離用側壁を除去する。
これによって、前記基板上面に前記素子分離用側壁と同
じ幅の開口領域を形成するとともに前記開口領域以外の
基板上面を耐酸化性を有する第一膜及び第二膜で覆うこ
とが出来る。
【００２５】次に、前記開口領域から基板をエッチング
し前記開口領域と同じ幅の溝を形成した後前記溝を絶縁
物で埋めることにより、前記開口領域の幅に応じた絶縁
層を前記基板内に形成することが出来る。
し前記開口領域と同じ幅の溝を形成した後前記溝を絶縁
物で埋めることにより、前記開口領域の幅に応じた絶縁
層を前記基板内に形成することが出来る。
【００２６】請求項３に係る素子分離方法では、前記絶
縁膜に選択性のあるエッチング用溶液に対して非選択性
である耐酸化性を有する膜を用いて前記側壁形成工程及
び前記側壁除去工程の除去方法として一般的な方法であ
るエッチングを用いることにより製造工程を容易とする
ことが出来る。
縁膜に選択性のあるエッチング用溶液に対して非選択性
である耐酸化性を有する膜を用いて前記側壁形成工程及
び前記側壁除去工程の除去方法として一般的な方法であ
るエッチングを用いることにより製造工程を容易とする
ことが出来る。
【００２７】また、前記第二膜形成工程において前記素
子分離用側壁の一部を露出させる為に一般的な方法であ
るエッチングを用いることにより製造工程を容易とする
ことが出来る。
子分離用側壁の一部を露出させる為に一般的な方法であ
るエッチングを用いることにより製造工程を容易とする
ことが出来る。
【００２８】さらに、前記側壁形成工程における除去方
法として異方性エッチングを用いることにより、前記絶
縁膜を垂直方向に均等に除去することが出来る。従っ
て、前記形成された絶縁膜の膜厚により、素子分離用側
壁の幅を調整することが出来る。
法として異方性エッチングを用いることにより、前記絶
縁膜を垂直方向に均等に除去することが出来る。従っ
て、前記形成された絶縁膜の膜厚により、素子分離用側
壁の幅を調整することが出来る。
【００２９】
【実施例】本発明に係る素子分離方法を用いた素子分離
の一実施例について説明する。図１ＡからＣ、図２Ａか
らＣ、図３Ａ及びＢ、図４Ａ及びＢは、上記一実施例の
製造工程を示す為の断面構成略図である。
の一実施例について説明する。図１ＡからＣ、図２Ａか
らＣ、図３Ａ及びＢ、図４Ａ及びＢは、上記一実施例の
製造工程を示す為の断面構成略図である。
【００３０】図１Ａに示すように、半導体基板として準
備されたシリコンウエーハ１を900〜1000℃で熱酸化
し、約0.1μｍの酸化膜であるシリコン酸化膜３を形成
する。次に、図１Ｂに示すようにシリコン酸化膜３上面
全面に減圧ＣＶＤ（ＬＰ−ＣＶＤ）法により耐酸化性を
有する膜である減圧シリコン窒化（ＳｉＮ）膜を300ｎ
ｍ堆積させた後、レジストパターン７をマスクとして用
いることによりシリコン窒化膜をエッチングし、第一膜
となる減圧シリコン窒化膜９に成形する。次に、図１Ｃ
に示すようにレジスト７を除去した後、ＣＶＤ法により
絶縁膜であるシリコン酸化膜１１を300ｎｍ程度堆積さ
せる。次に、図２Ａに示すようにシリコン酸化膜１１に
対して異方性である反応性イオンエッチング（ＲＩＥ）
によりエッチバックを行い、シリコン窒化膜９の側面に
幅ｒが約0.1μｍである素子分離用側壁１３を形成す
る。なお、素子分離用側壁１３の幅ｒは、シリコン酸化
膜１１の膜厚により決定され、その膜厚に比例する。ま
た、シリコン酸化膜１１の膜厚は正確に制御できる。従
って、素子分離用側壁１３の幅ｒは正確に制御すること
が出来る。
備されたシリコンウエーハ１を900〜1000℃で熱酸化
し、約0.1μｍの酸化膜であるシリコン酸化膜３を形成
する。次に、図１Ｂに示すようにシリコン酸化膜３上面
全面に減圧ＣＶＤ（ＬＰ−ＣＶＤ）法により耐酸化性を
有する膜である減圧シリコン窒化（ＳｉＮ）膜を300ｎ
ｍ堆積させた後、レジストパターン７をマスクとして用
いることによりシリコン窒化膜をエッチングし、第一膜
となる減圧シリコン窒化膜９に成形する。次に、図１Ｃ
に示すようにレジスト７を除去した後、ＣＶＤ法により
絶縁膜であるシリコン酸化膜１１を300ｎｍ程度堆積さ
せる。次に、図２Ａに示すようにシリコン酸化膜１１に
対して異方性である反応性イオンエッチング（ＲＩＥ）
によりエッチバックを行い、シリコン窒化膜９の側面に
幅ｒが約0.1μｍである素子分離用側壁１３を形成す
る。なお、素子分離用側壁１３の幅ｒは、シリコン酸化
膜１１の膜厚により決定され、その膜厚に比例する。ま
た、シリコン酸化膜１１の膜厚は正確に制御できる。従
って、素子分離用側壁１３の幅ｒは正確に制御すること
が出来る。
【００３１】次に、図２Ｂに示すように減圧ＣＶＤ（Ｌ
Ｐ−ＣＶＤ）法により耐酸化性を有する膜であるシリコ
ン窒化（ＳｉＮ）膜１５を250ｎｍ堆積させる。次に、
図２Ｃに示すように高温（約150℃）のリン酸によりエ
ッチングを行うことにより、素子分離用側壁１３の上部
１４を露出させる。この様に、一旦基板全面にシリコン
酸化膜１５を堆積させた後エッチングすることにより、
素子分離用側壁１３の一部を露出させつつシリコン酸化
膜３の露出面に第二膜であるシリコン窒化膜１６を形成
することが出来る。
Ｐ−ＣＶＤ）法により耐酸化性を有する膜であるシリコ
ン窒化（ＳｉＮ）膜１５を250ｎｍ堆積させる。次に、
図２Ｃに示すように高温（約150℃）のリン酸によりエ
ッチングを行うことにより、素子分離用側壁１３の上部
１４を露出させる。この様に、一旦基板全面にシリコン
酸化膜１５を堆積させた後エッチングすることにより、
素子分離用側壁１３の一部を露出させつつシリコン酸化
膜３の露出面に第二膜であるシリコン窒化膜１６を形成
することが出来る。
【００３２】次に、図３Ａに示すようにシリコン酸化膜
である素子分離用側壁１３及びその下位に位置するシリ
コン酸化膜３をＨＦ溶液を用いたエッチングにより除去
する。この様にして、基板上面に従来より小さい幅ｒの
開口領域５を有するシリコン窒化膜９、１６を形成する
ことが出来る。なお、この後、素子分離が不十分になら
ないようにストッパーとしてのＢ（ボロン）の打込み・
拡散をする場合もある。
である素子分離用側壁１３及びその下位に位置するシリ
コン酸化膜３をＨＦ溶液を用いたエッチングにより除去
する。この様にして、基板上面に従来より小さい幅ｒの
開口領域５を有するシリコン窒化膜９、１６を形成する
ことが出来る。なお、この後、素子分離が不十分になら
ないようにストッパーとしてのＢ（ボロン）の打込み・
拡散をする場合もある。
【００３３】次に、図３Ｂに示すように、開口領域５を
介して、反応性イオンエッチング（ＲＩＥ）を施すこと
によりシリコン基板１を１μｍエッチングすることによ
って、開口領域５と同じ大きさの幅ｒの溝１７を形成す
ることができる。
介して、反応性イオンエッチング（ＲＩＥ）を施すこと
によりシリコン基板１を１μｍエッチングすることによ
って、開口領域５と同じ大きさの幅ｒの溝１７を形成す
ることができる。
【００３４】次に、ケミカルドライエッチング（ＣＤ
Ｅ）にてシリコン窒化膜９、１６を除去する。さらにシ
リコン酸化膜３の全てをエッチングにより除去した後、
図４Ａに示すように、プラズマＣＶＤ法にＢＰＳＧ（Bo
ro-Phospho-Silicate Glass）を１．５μｍ堆積させ
る。さらにアニール処理（９００℃で３０秒）を施すこ
とにより、平坦化されたＢＰＳＧ膜１８を形成すること
ができる。
Ｅ）にてシリコン窒化膜９、１６を除去する。さらにシ
リコン酸化膜３の全てをエッチングにより除去した後、
図４Ａに示すように、プラズマＣＶＤ法にＢＰＳＧ（Bo
ro-Phospho-Silicate Glass）を１．５μｍ堆積させ
る。さらにアニール処理（９００℃で３０秒）を施すこ
とにより、平坦化されたＢＰＳＧ膜１８を形成すること
ができる。
【００３５】次に、図４Ｂに示すように、ＢＰＳＧ膜１
８を基板表面までエッチングする。この様にして絶縁層
であるＢＰＳＧ層２０を素子分離領域として形成するこ
とによって、複数の素子形成予定領域１９に分離するこ
とができる。
８を基板表面までエッチングする。この様にして絶縁層
であるＢＰＳＧ層２０を素子分離領域として形成するこ
とによって、複数の素子形成予定領域１９に分離するこ
とができる。
【００３６】このＢＰＳＧ層２０の幅Ｗは、素子分離用
側壁１３の幅ｒによって決定される。そして幅ｒはシリ
コン酸化膜１１の膜厚により正確に制御することが出来
る。従って、素子分離領域の縮小化を図ることが出来
る。また、上記の実施例では素子分離領域を形成する為
に、基板内に溝を形成し、その溝を絶縁物で埋めるよう
にしている。従って、従来のＬＯＣＯＳ法で見られるバ
ーズビークが存在せず、さらなる素子分離領域の縮小化
を達成することができる。
側壁１３の幅ｒによって決定される。そして幅ｒはシリ
コン酸化膜１１の膜厚により正確に制御することが出来
る。従って、素子分離領域の縮小化を図ることが出来
る。また、上記の実施例では素子分離領域を形成する為
に、基板内に溝を形成し、その溝を絶縁物で埋めるよう
にしている。従って、従来のＬＯＣＯＳ法で見られるバ
ーズビークが存在せず、さらなる素子分離領域の縮小化
を達成することができる。
【００３７】なお、上記の実施例では、基板内に形成さ
れた溝１７をＢＰＳＧで埋めて、ＢＰＳＧ層２０を形成
するようにしている。しかしながら、他の実施例とし
て、ＢＰＳＧの代りに熱酸化（９５０℃で３０秒）によ
り熱酸化層を形成しても良い。また、上記実施例では、
初めにシリコン酸化膜３を設けている。これにより、素
子分離工程の間シリコン基板領域を保護することが出来
る。
れた溝１７をＢＰＳＧで埋めて、ＢＰＳＧ層２０を形成
するようにしている。しかしながら、他の実施例とし
て、ＢＰＳＧの代りに熱酸化（９５０℃で３０秒）によ
り熱酸化層を形成しても良い。また、上記実施例では、
初めにシリコン酸化膜３を設けている。これにより、素
子分離工程の間シリコン基板領域を保護することが出来
る。
【００３８】また、上記実施例では、耐酸化性を有する
膜としてシリコン窒化（ＳｉＮ）膜を用いているが、耐
酸化性を有する膜であれば他のものを用いてもよい。
膜としてシリコン窒化（ＳｉＮ）膜を用いているが、耐
酸化性を有する膜であれば他のものを用いてもよい。
【００３９】また、上記実施例では、前記絶縁膜として
シリコン酸化膜を用いているが、耐酸化性を有する膜と
選択的にエッチング出来る膜なら他のものを用いてもよ
い。また、上記実施例では、前記絶縁膜１１に選択性の
あるエッチング用溶液に対して非選択性であるシリコン
窒化膜９、１６を用いるとともに、素子形成用側壁１３
を除去する方法として前記絶縁膜１１に選択性のあるエ
ッチング用溶液によるエッチングを用いている。しか
し、第一膜９及び第二膜１６とを残して素子分離用側壁
１３を除去することが出来る方法ならば他の方法を用い
てもよい。
シリコン酸化膜を用いているが、耐酸化性を有する膜と
選択的にエッチング出来る膜なら他のものを用いてもよ
い。また、上記実施例では、前記絶縁膜１１に選択性の
あるエッチング用溶液に対して非選択性であるシリコン
窒化膜９、１６を用いるとともに、素子形成用側壁１３
を除去する方法として前記絶縁膜１１に選択性のあるエ
ッチング用溶液によるエッチングを用いている。しか
し、第一膜９及び第二膜１６とを残して素子分離用側壁
１３を除去することが出来る方法ならば他の方法を用い
てもよい。
【００４０】
【発明の効果】請求項１及び請求項４に係る素子分離方
法及び半導体装置では、基板上面に容易に幅を調整する
ことの出来る前記素子分離用側壁を形成するとともに前
記素子分離用側壁以外の基板上面を耐酸化性を有する第
一膜及び第二膜で覆うことが出来る。よって、前記開口
領域から基板をエッチングし前記開口領域と同じ幅の溝
を形成した後前記溝を絶縁物で埋めることにより、前記
開口領域の幅に応じた絶縁層を前記基板内に形成するこ
とが出来る。
法及び半導体装置では、基板上面に容易に幅を調整する
ことの出来る前記素子分離用側壁を形成するとともに前
記素子分離用側壁以外の基板上面を耐酸化性を有する第
一膜及び第二膜で覆うことが出来る。よって、前記開口
領域から基板をエッチングし前記開口領域と同じ幅の溝
を形成した後前記溝を絶縁物で埋めることにより、前記
開口領域の幅に応じた絶縁層を前記基板内に形成するこ
とが出来る。
【００４１】従って、従来より縮小された素子分離領域
を形成することが出来る。
を形成することが出来る。
【００４２】請求項２に係る素子分離方法では、前記酸
化膜形成工程によって形成された酸化膜により、素子分
離の工程の間基板領域を保護する。また、前記酸化膜上
面に容易に幅を調整することの出来る前記素子分離用側
壁を形成するとともに前記素子分離用側壁以外の前記酸
化膜上面を耐酸化性を有する第一膜及び第二膜で覆うこ
とが出来る。よって、前記開口領域から基板をエッチン
グし前記開口領域と同じ幅の溝を形成した後前記溝を絶
縁物で埋めることにより、前記開口領域の幅に応じた絶
縁層を前記基板内に形成することが出来る。
化膜形成工程によって形成された酸化膜により、素子分
離の工程の間基板領域を保護する。また、前記酸化膜上
面に容易に幅を調整することの出来る前記素子分離用側
壁を形成するとともに前記素子分離用側壁以外の前記酸
化膜上面を耐酸化性を有する第一膜及び第二膜で覆うこ
とが出来る。よって、前記開口領域から基板をエッチン
グし前記開口領域と同じ幅の溝を形成した後前記溝を絶
縁物で埋めることにより、前記開口領域の幅に応じた絶
縁層を前記基板内に形成することが出来る。
【００４３】従って、従来より縮小された素子分離領域
を形成することが出来る。
を形成することが出来る。
【００４４】請求項３に係る素子分離方法では、前記絶
縁膜に選択性のあるエッチング用溶液に対して非選択性
である前記耐酸化性を有する膜を用いて、前記側壁形成
工程及び前記側壁除去工程の除去方法として一般的な方
法であるエッチングを用いている。また、前記第二膜形
成工程においても前記素子分離用側壁の一部を露出させ
る為に一般的な方法であるエッチングを用いている。よ
って、製造工程を容易とすることが出来る。
縁膜に選択性のあるエッチング用溶液に対して非選択性
である前記耐酸化性を有する膜を用いて、前記側壁形成
工程及び前記側壁除去工程の除去方法として一般的な方
法であるエッチングを用いている。また、前記第二膜形
成工程においても前記素子分離用側壁の一部を露出させ
る為に一般的な方法であるエッチングを用いている。よ
って、製造工程を容易とすることが出来る。
【００４５】従って、素子分離領域の縮小化を図ること
の出来る素子分離方法を容易に実施できる。
の出来る素子分離方法を容易に実施できる。
【００４６】また、前記側壁形成工程における除去方法
として異方性エッチングを用いることによって、前記形
成された絶縁膜の膜厚による素子分離用側壁の幅の調整
が可能となる。
として異方性エッチングを用いることによって、前記形
成された絶縁膜の膜厚による素子分離用側壁の幅の調整
が可能となる。
【００４７】従って、前記耐酸化性を有する膜に従来よ
り幅の小さい開口領域を容易に形成できる。
り幅の小さい開口領域を容易に形成できる。
【図面の簡単な説明】
【図１】本発明の一実施例による素子分離方法を示す為
の製造工程図である。
の製造工程図である。
【図２】本発明の一実施例による素子分離方法を示す為
の製造工程図である。
の製造工程図である。
【図３】本発明の一実施例による素子分離方法を示す為
の製造工程図である。
の製造工程図である。
【図４】本発明の一実施例による素子分離方法を示す為
の製造工程図である。
の製造工程図である。
【図５】従来の素子分離方法を示す為の製造工程図であ
る。
る。
【図６】従来の素子分離方法を示す為の製造工程図であ
る。
る。
【図７】リソグラフィ技術を説明する為の図である。
１・・・Ｐ形シリコンウエーハ ３・・・シリコン酸化膜 ５・・・開口領域 ９・・・シリコン窒化膜 11・・・シリコン酸化膜 13・・・素子分離用側壁 16・・・シリコン窒化膜 17・・・溝 19・・・素子形成予定領域 20・・・ＢＰＳＧ層
Claims (4)
- 【請求項１】半導体基板を複数の素子形成予定領域に分
離する素子分離方法であって、 前記半導体基板の上面に耐酸化性を有する膜を堆積させ
た後、該膜を選択的に除去することにより成形される第
一膜を形成する第一膜形成工程と、 前記成形された第一膜の上面及び前記基板上面の露出面
に絶縁膜を堆積させる絶縁膜形成工程と、 前記成形された第一膜の側面部に位置する前記絶縁膜を
素子分離用側壁として残して前記絶縁膜を除去する側壁
成形工程と、 前記側壁成形工程により露出した前記基板上面に、前記
素子分離用側壁の一部を露出させつつ耐酸化性を有する
第二膜を堆積させる第二膜形成工程と、 第一膜形成工程により形成された第一膜及び第二膜形成
工程により形成された第二膜とを残して素子分離用側壁
を除去し、基板上面を露出させる側壁除去工程と、 前記側壁が除去された開口領域から基板をエッチング
し、前記開口領域と同じ幅の溝を形成する溝形成工程
と、 前記溝を絶縁物で埋めることにより素子分離領域として
絶縁層を形成し、複数の素子形成予定領域に分離する絶
縁層形成工程と、 を備えたことを特徴とする素子分離方法。 - 【請求項２】半導体基板を複数の素子形成予定領域に分
離する素子分離方法であって、 前記半導体基板の上面に酸化膜を形成する酸化膜形成工
程と、 前記酸化膜の上面に耐酸化性を有する膜を堆積させた
後、該膜を選択的に除去することにより成形される第一
膜を形成する第一膜形成工程と、 前記成形された第一膜の上面及び前記酸化膜の露出面に
絶縁膜を堆積させる絶縁膜形成工程と、 前記成形された第一膜の側面部に位置する前記絶縁膜を
素子分離用側壁として残して前記絶縁膜を除去する側壁
成形工程と、 前記側壁成形工程により露出した前記酸化膜上面に、前
記素子分離用側壁の一部を露出させつつ耐酸化性を有す
る第二膜を堆積させる第二膜形成工程と、 第一膜形成工程により形成された第一膜及び第二膜形成
工程により形成された第二膜とを残して素子分離用側壁
を除去し、基板上面を露出させる側壁除去工程と、 前記側壁が除去された開口領域から基板をエッチング
し、前記開口領域と同じ幅の溝を形成する溝形成工程
と、 前記溝を絶縁物で埋めることにより素子分離領域として
絶縁層を形成し、複数の素子形成予定領域に分離する絶
縁層形成工程と、 を備えたことを特徴とする素子分離方法。 - 【請求項３】請求項１又は請求項２の素子分離方法にお
いて、 前記絶縁膜に選択性のあるエッチング用溶液に対して非
選択性である前記耐酸化性を有する膜を用いるととも
に、 前記側壁形成工程における除去方法として異方性エッチ
ングを用いること、 前記第二膜形成工程により形成される耐酸化性膜の形成
方法として、前記基板全面に一旦耐酸化性膜を堆積させ
た後にエッチングによって素子分離用側壁の一部を露出
させること、 前記側壁除去工程における除去方法として、前記絶縁膜
に選択性のあるエッチング用溶液によるエッチングを用
いること、 を特徴とする素子分離方法。 - 【請求項４】半導体基板の上面に耐酸化性を有する膜を
堆積させた後、該膜を選択的に除去することにより成形
される第一膜を形成し、 前記成形された第一膜の上面及び前記基板上面の露出面
に絶縁膜を堆積させ、 前記成形された第一膜の側面部に位置する前記絶縁膜を
素子分離用側壁として残して前記絶縁膜を除去し、 露出した前記基板上面に、前記素子分離用側壁の一部を
露出させつつ耐酸化性を有する第二膜を堆積させ、 第一膜及び第二膜とを残して前記素子分離用側壁を除去
し、基板上面を露出させ、 前記側壁が除去された開口領域から基板をエッチング
し、前記開口領域と同じ幅の溝を形成する溝形成工程
と、 前記溝を絶縁物で埋めることにより素子分離領域として
絶縁層を形成し、複数の素子形成予定領域に分離する、 ことにより製造された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16907992A JPH0613459A (ja) | 1992-06-26 | 1992-06-26 | 素子分離方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16907992A JPH0613459A (ja) | 1992-06-26 | 1992-06-26 | 素子分離方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613459A true JPH0613459A (ja) | 1994-01-21 |
Family
ID=15879940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16907992A Pending JPH0613459A (ja) | 1992-06-26 | 1992-06-26 | 素子分離方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613459A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053410A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| KR100396387B1 (ko) * | 1998-03-24 | 2003-09-03 | 인피니언 테크놀로지스 아게 | 저장 셀 장치 및 그 제조 방법 |
-
1992
- 1992-06-26 JP JP16907992A patent/JPH0613459A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053410A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| KR100396387B1 (ko) * | 1998-03-24 | 2003-09-03 | 인피니언 테크놀로지스 아게 | 저장 셀 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001514445A (ja) | 反射防止コーティングを使用する集積回路製作でのアイソレーション法 | |
| GB2128400A (en) | Isolation and wiring of a semiconductor integrated circuit device and method of manufacturing the same | |
| JPH0329172B2 (ja) | ||
| JPH0543287B2 (ja) | ||
| JPS62290146A (ja) | 半導体装置の製造方法 | |
| US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
| JPH0613459A (ja) | 素子分離方法及び半導体装置 | |
| US4729816A (en) | Isolation formation process with active area protection | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| KR950009889B1 (ko) | 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법 | |
| JPH04280451A (ja) | 半導体素子分離領域の製造方法 | |
| KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
| JPH05267448A (ja) | 半導体装置の素子分離方法 | |
| KR100241517B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| JPH01235245A (ja) | 半導体装置 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| KR100265177B1 (ko) | 반도체소자분리방법 | |
| JP2002231693A (ja) | フォトリソグラフィ及びエッチング方法 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR100311172B1 (ko) | 반도체소자분리방법 | |
| KR100253268B1 (ko) | 반도체 소자 절연방법 | |
| KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH0467648A (ja) | 半導体装置の製造方法 |