JPH06130913A - 表示用放電管の駆動方法 - Google Patents
表示用放電管の駆動方法Info
- Publication number
- JPH06130913A JPH06130913A JP4300266A JP30026692A JPH06130913A JP H06130913 A JPH06130913 A JP H06130913A JP 4300266 A JP4300266 A JP 4300266A JP 30026692 A JP30026692 A JP 30026692A JP H06130913 A JPH06130913 A JP H06130913A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- discharge
- address
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/2813—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using alternating current [AC] - direct current [DC] hybrid-type panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0228—Increasing the driving margin in plasma displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 XYマトリクス状に形成されたアドレス電極
群と一対の共通電極であるメモリ電極を有するメモリー
シート型PDPの簡便、確実な駆動法を提供する。 【構成】 アドレス期間中にメモリ電極3,4の電位を
放電空間電位よりそれぞれ一方を高く他方を低く保ち壁
電荷を形成し、また両メモリ電極電位を共に放電空間電
位と同じレベルに保つことにより、壁電荷を消滅せしめ
る。アドレス期間中に各セルには画面情報に従った壁電
荷が形成される。メモリ期間では壁電荷の存非により放
電維持パルスに壁電荷による電界が重畳されるセルは放
電し、画像情報に従ってこの期間放電が持続される。ア
ドレス信号電圧とメモリ電圧とを厳しいタイミングで高
速に印加する必要がなく、動作が安定し低速化され、駆
動回路のコストを大幅に低滅出来る。
群と一対の共通電極であるメモリ電極を有するメモリー
シート型PDPの簡便、確実な駆動法を提供する。 【構成】 アドレス期間中にメモリ電極3,4の電位を
放電空間電位よりそれぞれ一方を高く他方を低く保ち壁
電荷を形成し、また両メモリ電極電位を共に放電空間電
位と同じレベルに保つことにより、壁電荷を消滅せしめ
る。アドレス期間中に各セルには画面情報に従った壁電
荷が形成される。メモリ期間では壁電荷の存非により放
電維持パルスに壁電荷による電界が重畳されるセルは放
電し、画像情報に従ってこの期間放電が持続される。ア
ドレス信号電圧とメモリ電圧とを厳しいタイミングで高
速に印加する必要がなく、動作が安定し低速化され、駆
動回路のコストを大幅に低滅出来る。
Description
【産業上の利用分野】これは表示用放電管の駆動方法に
関わる。
関わる。
【0001】
【従来の技術】従来壁電荷を利用したメモリー機能を持
ついわゆるAC型PDPは,XY電極をそれぞれ前面背
面の両ガラス板上に配して対向させた2電極型から発展
し,現在では図5に示すような3電極面放電型が提案さ
れている。 このPDPの基本構成は,同一平面上に並
行してはしる表面を絶縁層で被覆された第1電極及び第
2電極と,対向するガラス上に電極面がそのまま露出し
たアドレス電極からなる。アドレス電極と第1電極はX
Yマトリクスを形成し,第2電極はメモリー用電極とし
て各ライン共通に接続されている。
ついわゆるAC型PDPは,XY電極をそれぞれ前面背
面の両ガラス板上に配して対向させた2電極型から発展
し,現在では図5に示すような3電極面放電型が提案さ
れている。 このPDPの基本構成は,同一平面上に並
行してはしる表面を絶縁層で被覆された第1電極及び第
2電極と,対向するガラス上に電極面がそのまま露出し
たアドレス電極からなる。アドレス電極と第1電極はX
Yマトリクスを形成し,第2電極はメモリー用電極とし
て各ライン共通に接続されている。
【0002】このPDPの基本動作は,アドレス電極と
第1電極で選択的に発生する放電を第1及び第2電極間
で維持することである。 つまり第1電極は,アドレス
とメモリーの両方の役割を受け持つ。 例えば,第1電
極と第2電極の間にメモリー放電が継続中で両電極上に
壁電荷が存在すると仮定,これを選択的に消去する場合
を考えて見よう。 この放電を消去するためには,まず
アドレス電極と第1電極の間にごく短いパルスで放電を
おこし,その後ただちに第1電極電位を適当な電位に保
持して第1電極上の壁電荷を消去する,いわゆる自己消
去法をとる。
第1電極で選択的に発生する放電を第1及び第2電極間
で維持することである。 つまり第1電極は,アドレス
とメモリーの両方の役割を受け持つ。 例えば,第1電
極と第2電極の間にメモリー放電が継続中で両電極上に
壁電荷が存在すると仮定,これを選択的に消去する場合
を考えて見よう。 この放電を消去するためには,まず
アドレス電極と第1電極の間にごく短いパルスで放電を
おこし,その後ただちに第1電極電位を適当な電位に保
持して第1電極上の壁電荷を消去する,いわゆる自己消
去法をとる。
【0003】図6は上記従来の駆動法の典型的な駆動波
形のタイミング関係を示す。 全セルに壁電荷を蓄積す
るために第1及び第2電極間に十分な波高値をもつパル
スを印加する。 この壁電荷を選択的に消去するために
は,アドレス電極と第1電極間にアドレスパルスを印加
する。 アドレスパルスの巾は,短すぎると消去放電が
起こらず,長すぎると第1電極上に再度壁電荷が蓄積さ
れてしまうので,動作を安定に行うためにたいへん重要
である。
形のタイミング関係を示す。 全セルに壁電荷を蓄積す
るために第1及び第2電極間に十分な波高値をもつパル
スを印加する。 この壁電荷を選択的に消去するために
は,アドレス電極と第1電極間にアドレスパルスを印加
する。 アドレスパルスの巾は,短すぎると消去放電が
起こらず,長すぎると第1電極上に再度壁電荷が蓄積さ
れてしまうので,動作を安定に行うためにたいへん重要
である。
【0004】アドレス動作とメモリー動作を同じ電極で
行う従来型PDPの問題点を解決するため,すでに出願
番号(特平4−74603,及び優先権主張 特平3−
356127)として出願済みの「メモリーシート型P
DP」がある。 図7はこの方式のPDPの基本的実施
例の構造を示す分解斜視図である。 この構造のPDP
はXYマトリクス状に形成されたアドレス電極群1及び
2,さらに一対の共通電極であるメモリー電極3及び4
を有している。 具体的に図7を説明する。
行う従来型PDPの問題点を解決するため,すでに出願
番号(特平4−74603,及び優先権主張 特平3−
356127)として出願済みの「メモリーシート型P
DP」がある。 図7はこの方式のPDPの基本的実施
例の構造を示す分解斜視図である。 この構造のPDP
はXYマトリクス状に形成されたアドレス電極群1及び
2,さらに一対の共通電極であるメモリー電極3及び4
を有している。 具体的に図7を説明する。
【0005】まずアドレス電極X1は前面ガラス5の上
に透明な導電材料で形成され、電極表面はガス空間中に
露出している。 もう一方のアドレス電極Y2は背面ガ
ラス側に配されて、同じく電極表面はガス空間中に露出
している。 従って両電極群は、例えばアドレス電極X
1をアノード、アドレス電極Y2をカソードとして、通
常のDC型PDPとして動作する。
に透明な導電材料で形成され、電極表面はガス空間中に
露出している。 もう一方のアドレス電極Y2は背面ガ
ラス側に配されて、同じく電極表面はガス空間中に露出
している。 従って両電極群は、例えばアドレス電極X
1をアノード、アドレス電極Y2をカソードとして、通
常のDC型PDPとして動作する。
【0006】またメモリー電極A3及びB4はいずれも
一枚の金属板からなり、エッチング等で上記アドレス電
極群が形成するXYマトリクスの交点にあたる位置にそ
れぞれ貫通孔を有している。 さらにその金属板は貫通
孔の内壁も含めて全面がガラス材等の絶縁層で被覆され
ている。
一枚の金属板からなり、エッチング等で上記アドレス電
極群が形成するXYマトリクスの交点にあたる位置にそ
れぞれ貫通孔を有している。 さらにその金属板は貫通
孔の内壁も含めて全面がガラス材等の絶縁層で被覆され
ている。
【0007】このPDPの基本的動作はアドレス電極に
よる放電を両メモリー電極で維持することにある。 動
作はDC型PDPと同じく簡単でありながら、AC型P
DPと同じメモリー機能を併せもつ為画面が明るいPD
Pとして期待されているが、今まではこの「メモリーシ
ート型PDP」の有効な駆動法の提案はなかった。
よる放電を両メモリー電極で維持することにある。 動
作はDC型PDPと同じく簡単でありながら、AC型P
DPと同じメモリー機能を併せもつ為画面が明るいPD
Pとして期待されているが、今まではこの「メモリーシ
ート型PDP」の有効な駆動法の提案はなかった。
【0008】
【発明が解決しようとする課題】前述のごとく,アドレ
スとメモリーを同一の電極で行う従来の構造の3電極面
放電型PDPの駆動法においては,電極に複雑な電圧波
形の印加を高速に行う必要があり,そのために回路コス
トの増加と動作不安定が問題であり,それが表示装置の
実用化を妨げる要因のひとつであった。 また前述の
「メモリーシート型PDP」の有効な駆動法の提案はま
だなされていなかった。
スとメモリーを同一の電極で行う従来の構造の3電極面
放電型PDPの駆動法においては,電極に複雑な電圧波
形の印加を高速に行う必要があり,そのために回路コス
トの増加と動作不安定が問題であり,それが表示装置の
実用化を妨げる要因のひとつであった。 また前述の
「メモリーシート型PDP」の有効な駆動法の提案はま
だなされていなかった。
【0009】
【課題を解決するための手段】上記従来技術の課題を解
決するために本発明では,新しい構造として提案された
「メモリーシート型PDP」の構造的特長を生かし,ア
ドレス期間中にメモリーシートの各電極電位をそれぞれ
一定電位に保つだけでメモリー電極表面の壁電荷を消去
したり形成したりする方法を提案し,簡便でしかも動作
の確実な新しい駆動法を実現しようとするものである。
決するために本発明では,新しい構造として提案された
「メモリーシート型PDP」の構造的特長を生かし,ア
ドレス期間中にメモリーシートの各電極電位をそれぞれ
一定電位に保つだけでメモリー電極表面の壁電荷を消去
したり形成したりする方法を提案し,簡便でしかも動作
の確実な新しい駆動法を実現しようとするものである。
【0010】
【作用】メモリー型ACPDPの画面形成法には大きく
分類して2種類ある。 即ち画面全体が非点灯の状態か
ら画面に応じて必要なセルを点灯させる場合と,いった
ん表示画面に無関係に全セルを点灯させておいて不要な
セルを消灯させる場合である。 本発明の請求項1は前
者に適用され,請求項2は後者に適用される。
分類して2種類ある。 即ち画面全体が非点灯の状態か
ら画面に応じて必要なセルを点灯させる場合と,いった
ん表示画面に無関係に全セルを点灯させておいて不要な
セルを消灯させる場合である。 本発明の請求項1は前
者に適用され,請求項2は後者に適用される。
【0011】まず,本発明の請求項1に関わる駆動法の
作用を図3(a),図3(b),及び図3(c)によっ
て説明する。 図3は、前述「メモリーシート型PD
P」の一つのセルの断面を示す。 さて本発明の本項
の駆動法でこのパネルを駆動する場合は,メモリー電極
A3及びB4の絶縁層表面には壁電荷がないことが前提
であるから,駆動に際してはアドレス信号の印加以前に
消去放電を行うなどして壁電荷が除去される。 この壁
電荷除去の方法に関して本発明と直接関係が無いが,例
えば全画面一斉に行う場合には,アドレス電極1及び2
には信号を印加しない状態で,メモリー電極A3及びB
4間に放電に十分な電圧を加えて一斉に全セルに放電を
起こし,その後ただちにメモリー電極A3及びB4を共
に放電空間電位と同一電位に保持すれば,壁電荷は消滅
し,新たな壁電荷も蓄積されない。
作用を図3(a),図3(b),及び図3(c)によっ
て説明する。 図3は、前述「メモリーシート型PD
P」の一つのセルの断面を示す。 さて本発明の本項
の駆動法でこのパネルを駆動する場合は,メモリー電極
A3及びB4の絶縁層表面には壁電荷がないことが前提
であるから,駆動に際してはアドレス信号の印加以前に
消去放電を行うなどして壁電荷が除去される。 この壁
電荷除去の方法に関して本発明と直接関係が無いが,例
えば全画面一斉に行う場合には,アドレス電極1及び2
には信号を印加しない状態で,メモリー電極A3及びB
4間に放電に十分な電圧を加えて一斉に全セルに放電を
起こし,その後ただちにメモリー電極A3及びB4を共
に放電空間電位と同一電位に保持すれば,壁電荷は消滅
し,新たな壁電荷も蓄積されない。
【0012】図3(a)は壁電荷がない状態でメモリー
電極A3が放電空間電位よりも高い電位,例えば放電空
間電位を約100vと仮定して約150vに,またメモ
リー電極B4は放電空間電位よりも低い電位,例えば約
50vに保持され,アドレス電極X1及びアドレス電極
Y2にはアドレス放電に十分な電位,例えばそれぞれ2
00vと0vが与えられ,まさに放電が起ころうとする
瞬間の状態を示す.
電極A3が放電空間電位よりも高い電位,例えば放電空
間電位を約100vと仮定して約150vに,またメモ
リー電極B4は放電空間電位よりも低い電位,例えば約
50vに保持され,アドレス電極X1及びアドレス電極
Y2にはアドレス放電に十分な電位,例えばそれぞれ2
00vと0vが与えられ,まさに放電が起ころうとする
瞬間の状態を示す.
【0013】図3(b)は,アドレス放電が開始し,発
生した荷電粒子がメモリー電極3及び4に帯電して壁電
荷を形成した状態を示す。 即ち上記の電位配分によっ
て,メモリー電極A3には負の壁電荷,メモリー電極B
4には正の壁電荷が形成される。この後アドレス信号は
順次に次のセルに移って行くが,その間両メモリー電極
電位は同じ約150v及び約50vに保持され,またア
ドレス電極のカソード側は不要な放電の起きないバイア
ス電位,例えば約100vに保持されるので,他のセル
へのアドレス信号電圧がアノードに印加されても,この
壁電荷はそのまま維持される。
生した荷電粒子がメモリー電極3及び4に帯電して壁電
荷を形成した状態を示す。 即ち上記の電位配分によっ
て,メモリー電極A3には負の壁電荷,メモリー電極B
4には正の壁電荷が形成される。この後アドレス信号は
順次に次のセルに移って行くが,その間両メモリー電極
電位は同じ約150v及び約50vに保持され,またア
ドレス電極のカソード側は不要な放電の起きないバイア
ス電位,例えば約100vに保持されるので,他のセル
へのアドレス信号電圧がアノードに印加されても,この
壁電荷はそのまま維持される。
【0014】図3(c)は,1画面のアドレスが終わ
り,メモリー電極A3及びB4間にメモリー放電のため
の維持パルスが印加されている状態を示す。 つまり通
常のACPDPの動作と同じく,維持パルスに壁電荷に
よる電界が重畳されるセルは放電し,アドレスされずに
壁電荷の蓄積がなかったセルは放電しない。
り,メモリー電極A3及びB4間にメモリー放電のため
の維持パルスが印加されている状態を示す。 つまり通
常のACPDPの動作と同じく,維持パルスに壁電荷に
よる電界が重畳されるセルは放電し,アドレスされずに
壁電荷の蓄積がなかったセルは放電しない。
【0015】さて次に本発明の請求項2に関わる駆動法
の作用を図4(a),図4(b),及び図4(c)によ
って説明する。 この方法で駆動する場合は,メモリー
電極A3及びB4の絶縁層表面には一様に壁電荷が蓄積
されていることが前提であるから,駆動に際してはアド
レス信号の印加以前にいったん全セルに放電を行い,壁
電荷を形成しておく。 この壁電荷形成の方法は,例え
ば全画面一斉に行う場合には,前項同様の理由で図示さ
れていないが、メモリー電極A3及びB4間に放電に十
分な電圧を加えて一斉に全セルに放電を起こし,そのま
まその電位を保持しておけばよい。 その後放電がおさ
まった後に,メモリー電極A3及びB4を共に適当な同
一電位,例えば放電空間電位の約100vに保持して
も,もはや空間には荷電粒子が存在しないので,壁電荷
はそのまま保持される。
の作用を図4(a),図4(b),及び図4(c)によ
って説明する。 この方法で駆動する場合は,メモリー
電極A3及びB4の絶縁層表面には一様に壁電荷が蓄積
されていることが前提であるから,駆動に際してはアド
レス信号の印加以前にいったん全セルに放電を行い,壁
電荷を形成しておく。 この壁電荷形成の方法は,例え
ば全画面一斉に行う場合には,前項同様の理由で図示さ
れていないが、メモリー電極A3及びB4間に放電に十
分な電圧を加えて一斉に全セルに放電を起こし,そのま
まその電位を保持しておけばよい。 その後放電がおさ
まった後に,メモリー電極A3及びB4を共に適当な同
一電位,例えば放電空間電位の約100vに保持して
も,もはや空間には荷電粒子が存在しないので,壁電荷
はそのまま保持される。
【0016】図4(a)は,壁電荷が蓄積されている状
態でメモリー電極A3及びメモリー電極B4がともに約
100vに保持され,アドレス電極X1及びアドレス電
極Y2にはアドレス放電に十分な電位,例えばそれぞれ
約200vと約0vが与えられ,まさに放電が起ころう
とする瞬間の状態を示す。
態でメモリー電極A3及びメモリー電極B4がともに約
100vに保持され,アドレス電極X1及びアドレス電
極Y2にはアドレス放電に十分な電位,例えばそれぞれ
約200vと約0vが与えられ,まさに放電が起ころう
とする瞬間の状態を示す。
【0017】図4(b)は,アドレス放電が開始し,発
生した荷電粒子がメモリー電極上の壁電荷と再結合して
これを消滅せしめる状態を示す。 アドレス電極1及び
2の電位はともに同じバイアス電位即ち約100vに保
持されているが,壁電荷のためメモリー電極A3の表面
はそれより低い電位例えば約50v程度に,またメモリ
ー電極B4の表面はそれより高い例えば約150v程度
になっているので,放電した空間の正負の荷電粒子は上
記それぞれのメモリー電極に引かれ,その表面で再結合
を起こすのである。 この後アドレス信号は順次に次の
セルに移って行くが,その間両メモリー電極電位は同じ
状態に保持されるので,新たな放電が起きない限り,各
セルの壁電荷の状態はそのまま維持される。
生した荷電粒子がメモリー電極上の壁電荷と再結合して
これを消滅せしめる状態を示す。 アドレス電極1及び
2の電位はともに同じバイアス電位即ち約100vに保
持されているが,壁電荷のためメモリー電極A3の表面
はそれより低い電位例えば約50v程度に,またメモリ
ー電極B4の表面はそれより高い例えば約150v程度
になっているので,放電した空間の正負の荷電粒子は上
記それぞれのメモリー電極に引かれ,その表面で再結合
を起こすのである。 この後アドレス信号は順次に次の
セルに移って行くが,その間両メモリー電極電位は同じ
状態に保持されるので,新たな放電が起きない限り,各
セルの壁電荷の状態はそのまま維持される。
【0018】図4(c)は,1画面のアドレスが終わ
り,メモリー電極A3及びB4間にメモリー放電のため
の維持パルスが印加されている状態を示す。 つまり通
常のACPDPの動作と同じく,壁電荷の残存するセル
は維持パルスに壁電荷による電界が重畳されて放電する
が、壁電荷の消去された図示のようなセルは放電しな
い。
り,メモリー電極A3及びB4間にメモリー放電のため
の維持パルスが印加されている状態を示す。 つまり通
常のACPDPの動作と同じく,壁電荷の残存するセル
は維持パルスに壁電荷による電界が重畳されて放電する
が、壁電荷の消去された図示のようなセルは放電しな
い。
【0019】
【実施例】次に実際の駆動の実施例を印加パルスのタイ
ミングチャートである図1及び図2をもって説明する。
メモリー型ACPDPのアドレス放電からメモリー放電
に移行するタイミングには2種類ある。 通常はどちら
も線順次方式でアドレスを行うが,アドレスしてからす
ぐに点灯を開始する場合と,いったん位置情報としての
壁電荷を各セルに蓄積して1画面をアドレスし終わって
から一斉に点灯を開始する方法である。これらの方法に
対し,本発明の請求項1及び請求項2に関わるどちらの
駆動法を適用しても有効であるが,説明を簡略にするた
め,後者の場合について実施例の説明を行う。
ミングチャートである図1及び図2をもって説明する。
メモリー型ACPDPのアドレス放電からメモリー放電
に移行するタイミングには2種類ある。 通常はどちら
も線順次方式でアドレスを行うが,アドレスしてからす
ぐに点灯を開始する場合と,いったん位置情報としての
壁電荷を各セルに蓄積して1画面をアドレスし終わって
から一斉に点灯を開始する方法である。これらの方法に
対し,本発明の請求項1及び請求項2に関わるどちらの
駆動法を適用しても有効であるが,説明を簡略にするた
め,後者の場合について実施例の説明を行う。
【0020】図1は本発明の請求項1に関わる実施例1
の駆動法のタイミング関係を示す。まず,本発明とは無
関係のため図には示されていないが,アドレスに先立ち
画面一斉に壁電荷を消去させるために,リセットパルス
を印加して全セル一斉に放電を起こす。 リセットパル
スの印加にはいろいろな方法が考えられるが,メモリー
電極A3及びB4の間に放電を開始するに十分なリセッ
トパルス電圧を印加し、しかる後メモリー電極A3及び
B4をほぼ放電空間電位と同レベルにすれば,既述の如
く壁電荷は消滅する。
の駆動法のタイミング関係を示す。まず,本発明とは無
関係のため図には示されていないが,アドレスに先立ち
画面一斉に壁電荷を消去させるために,リセットパルス
を印加して全セル一斉に放電を起こす。 リセットパル
スの印加にはいろいろな方法が考えられるが,メモリー
電極A3及びB4の間に放電を開始するに十分なリセッ
トパルス電圧を印加し、しかる後メモリー電極A3及び
B4をほぼ放電空間電位と同レベルにすれば,既述の如
く壁電荷は消滅する。
【0021】アドレス放電はその電極がガス空間中に露
出しているので,通常のDC型PDPと全く同様に線順
次駆動で行われる。 アドレス期間中はメモリー電極A
3が放電空間電位よりも高い電位,例えば放電空間電位
を約100vと仮定して約150vに,またメモリー電
極B4は放電空間電位よりも低い電位,例えば約50v
に保持されているが,アドレス放電の開始には影響しな
い。 この状態でアドレス放電が起きると発生した荷電
粒子はメモリー電極に帯電して壁電荷を形成する。即ち
上記の電位配分によって,メモリー電極A3には負の壁
電荷,メモリー電極B4には正の壁電荷が形成される。
このアドレス動作は線順次で例えば最上部のラインか
ら最下部のラインまで行われる。
出しているので,通常のDC型PDPと全く同様に線順
次駆動で行われる。 アドレス期間中はメモリー電極A
3が放電空間電位よりも高い電位,例えば放電空間電位
を約100vと仮定して約150vに,またメモリー電
極B4は放電空間電位よりも低い電位,例えば約50v
に保持されているが,アドレス放電の開始には影響しな
い。 この状態でアドレス放電が起きると発生した荷電
粒子はメモリー電極に帯電して壁電荷を形成する。即ち
上記の電位配分によって,メモリー電極A3には負の壁
電荷,メモリー電極B4には正の壁電荷が形成される。
このアドレス動作は線順次で例えば最上部のラインか
ら最下部のラインまで行われる。
【0022】さて上記アドレス期間に各セルには画面情
報に従った壁電荷が形成された。 メモリー期間ではメ
モリー電極A3及びB4の間に図のような交流の放電維
持パルスを印加するが,壁電荷の存非により,維持パル
スに壁電荷による電界が重畳されるセルは放電し,アド
レスされずに壁電荷の蓄積されなかったセルは放電しな
い。 かくして,画面には画像情報に従ってこの期間放
電が持続する。
報に従った壁電荷が形成された。 メモリー期間ではメ
モリー電極A3及びB4の間に図のような交流の放電維
持パルスを印加するが,壁電荷の存非により,維持パル
スに壁電荷による電界が重畳されるセルは放電し,アド
レスされずに壁電荷の蓄積されなかったセルは放電しな
い。 かくして,画面には画像情報に従ってこの期間放
電が持続する。
【0023】図2は本発明の請求項2に関わる実施例2
の駆動法のタイミング関係を示す。まず,本発明とは無
関係のため図には示されていないが,アドレスに先立ち
画面一斉に壁電荷を形成するために,リセットパルスを
印加して全セル一斉に放電を起こす。 リセットパルス
の印加にはいろいろな方法が考えられるが,メモリー電
極A3及びB4の間に放電を開始するに十分なリセット
パルス電圧を印加し,リセット放電による荷電粒子が放
電空間に存在する期間その電位をそのまま維持するか,
あるいはメモリー電極A3及びB4をそれぞれ少なくと
も放電空間電位よりも高い電位と低い電位,例えば約1
50vと約50vにすれば壁電荷はそのまま保持され,
暫く時間経過の後,荷電粒子が放電空間に存在しなくな
ってからメモリー電極A3及びB4の電位を共に放電空
間電位とほぼ同じ約100vにしても,それぞれの壁電
荷はそのまま保持される。
の駆動法のタイミング関係を示す。まず,本発明とは無
関係のため図には示されていないが,アドレスに先立ち
画面一斉に壁電荷を形成するために,リセットパルスを
印加して全セル一斉に放電を起こす。 リセットパルス
の印加にはいろいろな方法が考えられるが,メモリー電
極A3及びB4の間に放電を開始するに十分なリセット
パルス電圧を印加し,リセット放電による荷電粒子が放
電空間に存在する期間その電位をそのまま維持するか,
あるいはメモリー電極A3及びB4をそれぞれ少なくと
も放電空間電位よりも高い電位と低い電位,例えば約1
50vと約50vにすれば壁電荷はそのまま保持され,
暫く時間経過の後,荷電粒子が放電空間に存在しなくな
ってからメモリー電極A3及びB4の電位を共に放電空
間電位とほぼ同じ約100vにしても,それぞれの壁電
荷はそのまま保持される。
【0024】この状態で,前記と同じくアドレス放電を
行うと,アドレス放電により発生した荷電粒子がメモリ
ー電極3及び4の壁面上の壁電荷と再結合してこれを消
滅せしめる。 アドレス放電の起こらなかったセルの壁
電荷はそのまま残る。
行うと,アドレス放電により発生した荷電粒子がメモリ
ー電極3及び4の壁面上の壁電荷と再結合してこれを消
滅せしめる。 アドレス放電の起こらなかったセルの壁
電荷はそのまま残る。
【0025】さて上記アドレス期間に各セルには画面情
報に従った壁電荷が形成された。 メモリー期間ではメ
モリー電極A3及びB4の間に図のような交流の放電維
持パルスを印加するが,壁電荷の存非により,維持パル
スに壁電荷による電界が重畳されるセルは放電し,壁電
荷の消去されたセルは放電しない。 かくして,画面に
は画像情報にしたがってセルごとにメモリー期間中、点
灯非点灯が持続する。
報に従った壁電荷が形成された。 メモリー期間ではメ
モリー電極A3及びB4の間に図のような交流の放電維
持パルスを印加するが,壁電荷の存非により,維持パル
スに壁電荷による電界が重畳されるセルは放電し,壁電
荷の消去されたセルは放電しない。 かくして,画面に
は画像情報にしたがってセルごとにメモリー期間中、点
灯非点灯が持続する。
【0026】前述したように上記実施例1及び2は共に
アドレス放電からメモリー放電に移行するタイミングと
して,いったん位置情報としての壁電荷を各セルに蓄積
して1画面をアドレスし終わってから一斉に点灯を開始
する方法について本発明の駆動法を適用したものであ
る。 一方,アドレス放電からメモリー放電に連続して
移行する,つまりライン順次でメモリー放電を行う方法
においても本発明の基本的駆動法であるアドレス放電と
メモリー電極電位との関係は全く同様であることは言う
までもない。 ただしリセットはラインごとにアドレス
に先だって行われるので,リセットパルスはメモリー電
極3及び4ではなく,アドレス電極1及び2にアドレス
に先だってラインごとに線順次で印加される。
アドレス放電からメモリー放電に移行するタイミングと
して,いったん位置情報としての壁電荷を各セルに蓄積
して1画面をアドレスし終わってから一斉に点灯を開始
する方法について本発明の駆動法を適用したものであ
る。 一方,アドレス放電からメモリー放電に連続して
移行する,つまりライン順次でメモリー放電を行う方法
においても本発明の基本的駆動法であるアドレス放電と
メモリー電極電位との関係は全く同様であることは言う
までもない。 ただしリセットはラインごとにアドレス
に先だって行われるので,リセットパルスはメモリー電
極3及び4ではなく,アドレス電極1及び2にアドレス
に先だってラインごとに線順次で印加される。
【0027】ところで,上記説明の電位値は理解を容易
にするために仮に設定したものである。例えば放電空間
電位を約100vと仮定しているが,これはガス組成,
ガス圧,あるいは電極材料等で異なった値を示すことは
言うまでもなく,また放電開始電圧及びバイアス電圧を
それぞれ約200v及び約100vと詣定したのも同様
である。
にするために仮に設定したものである。例えば放電空間
電位を約100vと仮定しているが,これはガス組成,
ガス圧,あるいは電極材料等で異なった値を示すことは
言うまでもなく,また放電開始電圧及びバイアス電圧を
それぞれ約200v及び約100vと詣定したのも同様
である。
【0028】つまり,本発明を構成する要件は,アドレ
ス放電の期間中,メモリー電極3及び4の電位を,放電
空間電位を中心にしてそれぞれ高圧側と低圧側に保持す
るか,あるいはメモリー電極3及び4の電位を放電空間
電位とほぼ同電位に設定するかによって,壁電荷を形成
もしくは消去しようとするものである。 言うまでもな
く,高圧側,低圧側それぞれの上限及び下限は,アドレ
ス電極1叉は2との間で不要な放電を起こさない範囲に
設定される。
ス放電の期間中,メモリー電極3及び4の電位を,放電
空間電位を中心にしてそれぞれ高圧側と低圧側に保持す
るか,あるいはメモリー電極3及び4の電位を放電空間
電位とほぼ同電位に設定するかによって,壁電荷を形成
もしくは消去しようとするものである。 言うまでもな
く,高圧側,低圧側それぞれの上限及び下限は,アドレ
ス電極1叉は2との間で不要な放電を起こさない範囲に
設定される。
【0029】
【発明の効果】従来の技術では,アドレスラインにアド
レス信号電圧とメモリー電圧とを厳しいタイミングで高
速に印加しなければならず,駆動回路コスト低減の妨げ
になっていたが,本発明によりアドレスとメモリーの動
作が完全に分離されるために,動作が安定し,しかも動
作が著しく低速化されるので,駆動回路コストが大幅に
低減される。
レス信号電圧とメモリー電圧とを厳しいタイミングで高
速に印加しなければならず,駆動回路コスト低減の妨げ
になっていたが,本発明によりアドレスとメモリーの動
作が完全に分離されるために,動作が安定し,しかも動
作が著しく低速化されるので,駆動回路コストが大幅に
低減される。
【0030】
【図1】 実施例1の各パルスのタイミング図
【図2】 実施例2の各パルスのタイミング図
【図3(a)】 実施例1の作用の説明図
【図3(b)】 実施例1の作用の説明図
【図3(c)】 実施例1の作用の説明図
【図4(a)】 実施例2の作用の説明図
【図4(b)】 実施例2の作用の説明図
【図4(c)】 実施例2の作用の説明図
【図5】 従来の3電極面放電型ACPDP
【図6】 3電極面放電型ACPDPの各パルス
のタイミング図
のタイミング図
【図7】 メモリーシート型PDPの構造
1 アドレス電極X 2 アドレス電極Y 3 メモリー電極A 4 メモリー電極B
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年12月17日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 表示用放電管の駆動方法
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は表示用放電管の駆動方法
に関する。
に関する。
【0002】
【従来の技術】従来、壁電荷を利用したメモリー機能を
有するAC型PDP(プラズマ・ディスプレイ・パネ
ル)が提案されている。これはそれぞれ複数のX及びY
電極を、偏平な管体を構成する前面ガラス板及び背面ガ
ラス板上にそれぞれ配し、これらX及びY電極が互いに
対向するように、その管体内に封入した2電極型PDP
である。
有するAC型PDP(プラズマ・ディスプレイ・パネ
ル)が提案されている。これはそれぞれ複数のX及びY
電極を、偏平な管体を構成する前面ガラス板及び背面ガ
ラス板上にそれぞれ配し、これらX及びY電極が互いに
対向するように、その管体内に封入した2電極型PDP
である。
【0003】その後、この2電極型のAC型PDPを発
展させた3電極型のAC型PDPが提案されている。以
下に、図10の分解斜視図を参照して、この3電極型の
AC型PDPの基本的な構造を説明する。前面ガラス板
5上に、互いに平行に配された第1及び第2の電極9、
10の組が互いに平行に成るように多数被着形成され、
その上が絶縁層12で被覆される。その絶縁層12上に
は、第1及び第2の電極9、10の組の隣接するもの同
志の間に絶縁バリア12Bが被着形成される共に、これ
ら絶縁バリア12Bと直交し互いに平行な複数の絶縁バ
リア12B′が被着形成される。
展させた3電極型のAC型PDPが提案されている。以
下に、図10の分解斜視図を参照して、この3電極型の
AC型PDPの基本的な構造を説明する。前面ガラス板
5上に、互いに平行に配された第1及び第2の電極9、
10の組が互いに平行に成るように多数被着形成され、
その上が絶縁層12で被覆される。その絶縁層12上に
は、第1及び第2の電極9、10の組の隣接するもの同
志の間に絶縁バリア12Bが被着形成される共に、これ
ら絶縁バリア12Bと直交し互いに平行な複数の絶縁バ
リア12B′が被着形成される。
【0004】背面ガラス板6上には、第1及び第2の電
極9、10と直交する如く、複数のアドレス電極11が
露出状態で被着形成され、更に、前面ガラス板5側の第
1及び第2の電極9、10と直交する絶縁バリア12B
に対応して設けられた複数の絶縁バリア12bが、アド
レス電極11の隣接するもの同志の間に形成されてい
る。そして、複数のアドレス電極11と複数の第1の電
極9とでXYマトリックスが構成される。複数の第2の
電極10はメモリー電極として機能し、各ライン共通に
接続されている。
極9、10と直交する如く、複数のアドレス電極11が
露出状態で被着形成され、更に、前面ガラス板5側の第
1及び第2の電極9、10と直交する絶縁バリア12B
に対応して設けられた複数の絶縁バリア12bが、アド
レス電極11の隣接するもの同志の間に形成されてい
る。そして、複数のアドレス電極11と複数の第1の電
極9とでXYマトリックスが構成される。複数の第2の
電極10はメモリー電極として機能し、各ライン共通に
接続されている。
【0005】次に、この3電極型のAC型PDPの動作
を説明する。その基本的動作は、アドレス電極11と第
1の電極9との間に選択的に発生した放電を、第1及び
第2の電極9、10間で維持する。これから分かるよう
に、第1の電極9はアドレス電極及びメモリー電極の両
方の機能を兼ね備えている。例えば、第1の電極9及び
第2の電極10間にメモリー放電が継続していて、これ
ら電極9、10上にそれぞれ壁電荷が存在していること
を仮定し、この放電を選択的に消去する場合を考える。
放電の消去のためには、先ず、アドレス電極11と第1
の電極9との間に極く短いパルス幅のパルス放電を発生
させ、その後直ちに第1の電極9の電位を適当な電位に
保持して第1の電極9上の壁電荷を消去する。これは所
謂自己消去法である。
を説明する。その基本的動作は、アドレス電極11と第
1の電極9との間に選択的に発生した放電を、第1及び
第2の電極9、10間で維持する。これから分かるよう
に、第1の電極9はアドレス電極及びメモリー電極の両
方の機能を兼ね備えている。例えば、第1の電極9及び
第2の電極10間にメモリー放電が継続していて、これ
ら電極9、10上にそれぞれ壁電荷が存在していること
を仮定し、この放電を選択的に消去する場合を考える。
放電の消去のためには、先ず、アドレス電極11と第1
の電極9との間に極く短いパルス幅のパルス放電を発生
させ、その後直ちに第1の電極9の電位を適当な電位に
保持して第1の電極9上の壁電荷を消去する。これは所
謂自己消去法である。
【0006】次に、図11に示す各電極の電圧波形のタ
イミングチャートを参照して、この3電極型のAC型P
DPの駆動法を説明する。全放電セルに壁電荷を蓄積す
るために、第1の電極9(91 、92 、…………、
9n )及び第2の電極10間に十分な波高値を持つパル
スを印加する。この壁電荷を選択的に消去するために
は、アドレス電極11と第1の電極9(91 、92 、…
………、9n )との間にアドレスパルスを印加する。こ
のアドレスパルスのパルス幅は、短すぎると消去放電が
起こらず、長すぎると第1の電極9上に再度壁電荷が蓄
積されてしまうので、動作を安定化するためには、この
アドレスパルスのパルス幅の制御が大変重要であるが、
この制御は頗る困難である。又、図11に示す波形の電
圧を各電極に高速に印加する必要があるが、これは回路
コストの上昇と、動作の不安定さを招来する。
イミングチャートを参照して、この3電極型のAC型P
DPの駆動法を説明する。全放電セルに壁電荷を蓄積す
るために、第1の電極9(91 、92 、…………、
9n )及び第2の電極10間に十分な波高値を持つパル
スを印加する。この壁電荷を選択的に消去するために
は、アドレス電極11と第1の電極9(91 、92 、…
………、9n )との間にアドレスパルスを印加する。こ
のアドレスパルスのパルス幅は、短すぎると消去放電が
起こらず、長すぎると第1の電極9上に再度壁電荷が蓄
積されてしまうので、動作を安定化するためには、この
アドレスパルスのパルス幅の制御が大変重要であるが、
この制御は頗る困難である。又、図11に示す波形の電
圧を各電極に高速に印加する必要があるが、これは回路
コストの上昇と、動作の不安定さを招来する。
【0007】そこで、本出願人は、この従来の3電極型
のAC型PDPの欠点を解決したメモリーシート型PD
P(特願平3−356127号及びこれを含む国内優先
権を主張した特願平4−74603号)を提案した。以
下に、図9の分解斜視図を参照して、このメモリーシー
ト型PDPの構造を説明する。
のAC型PDPの欠点を解決したメモリーシート型PD
P(特願平3−356127号及びこれを含む国内優先
権を主張した特願平4−74603号)を提案した。以
下に、図9の分解斜視図を参照して、このメモリーシー
ト型PDPの構造を説明する。
【0008】このメモリーシート型PDPは、全面が絶
縁層7で覆われ、XYマトリックス状に配列された複数
の貫通孔を有し、その絶縁層で覆われた対応する各貫通
孔が連通して放電セルを形成するように重ね合わされた
第1及び第2のメモリー電極(メモリーA及びB電極)
3、4と、互いに交差するように所定間隔を置いて配さ
れた、それぞれ互いに平行に配された複数のストライプ
状の第1及び第2のアドレス電極(アドレスX及びY電
極)1、2とが、その複数の第1及び第2のアドレス電
極1、2間に、その各交点が各放電セルと対応するよう
に、重ね合わされた第1及び第2のメモリ電極3、4が
配されるように放電用気体の封入された管体内に封入さ
れて成るものである。
縁層7で覆われ、XYマトリックス状に配列された複数
の貫通孔を有し、その絶縁層で覆われた対応する各貫通
孔が連通して放電セルを形成するように重ね合わされた
第1及び第2のメモリー電極(メモリーA及びB電極)
3、4と、互いに交差するように所定間隔を置いて配さ
れた、それぞれ互いに平行に配された複数のストライプ
状の第1及び第2のアドレス電極(アドレスX及びY電
極)1、2とが、その複数の第1及び第2のアドレス電
極1、2間に、その各交点が各放電セルと対応するよう
に、重ね合わされた第1及び第2のメモリ電極3、4が
配されるように放電用気体の封入された管体内に封入さ
れて成るものである。
【0009】このメモリーシート型PDPの基本的動作
は、複数の第1及び第2のアドレス電極1、2の内の選
択された第1及び第2のアドレス電極1、2間に所定電
圧が印加されて、その交点に位置する放電セル内に放電
が発生せしめられると共に、第1及び第2のメモリー電
極3、4間に所定交流電圧が印加されてその放電が維持
せしめられる。
は、複数の第1及び第2のアドレス電極1、2の内の選
択された第1及び第2のアドレス電極1、2間に所定電
圧が印加されて、その交点に位置する放電セル内に放電
が発生せしめられると共に、第1及び第2のメモリー電
極3、4間に所定交流電圧が印加されてその放電が維持
せしめられる。
【0010】更に、メモリーシート型PDPの構造を説
明する。メモリーA及びB電極3、4は、それぞれ1枚
の金属板のエッチング等によって形成されたメッシュ状
金属板から成り、XYマトリックス状に配列された複数
の矩形の貫通孔を有し、各貫通孔を含めてその各全面が
ガラス等の絶縁層7で被覆さている。
明する。メモリーA及びB電極3、4は、それぞれ1枚
の金属板のエッチング等によって形成されたメッシュ状
金属板から成り、XYマトリックス状に配列された複数
の矩形の貫通孔を有し、各貫通孔を含めてその各全面が
ガラス等の絶縁層7で被覆さている。
【0011】それぞれ互いに平行に配された複数のスト
ライプ状の第1及び第2のアドレス電極、即ち、アドレ
スX電極(アノード)1及びアドレスY電極(カソー
ド)2が互いに交差、即ち、直交するように所定間隔を
置いて配され、その複数のアドレスX及びY電極1、2
間に、その各交点がメモリーA及びB電極3、4の各貫
通孔から構成される各放電セルと対応するように、重ね
合わされた一対のメモリーA及びB電極3、4が配され
る。
ライプ状の第1及び第2のアドレス電極、即ち、アドレ
スX電極(アノード)1及びアドレスY電極(カソー
ド)2が互いに交差、即ち、直交するように所定間隔を
置いて配され、その複数のアドレスX及びY電極1、2
間に、その各交点がメモリーA及びB電極3、4の各貫
通孔から構成される各放電セルと対応するように、重ね
合わされた一対のメモリーA及びB電極3、4が配され
る。
【0012】複数のアドレスX電極(アノード)1は透
明導電層で、前面ガラス板5上に等幅、等間隔に被着形
成される。前面ガラス板5上において、隣接するアドレ
スX電極1の中間には、蛍光体8を塗布されている。複
数のアドレスY電極(カソード)2は、背面ガラス板6
上に被着形成される。
明導電層で、前面ガラス板5上に等幅、等間隔に被着形
成される。前面ガラス板5上において、隣接するアドレ
スX電極1の中間には、蛍光体8を塗布されている。複
数のアドレスY電極(カソード)2は、背面ガラス板6
上に被着形成される。
【0013】前面ガラス板5及び背面ガラス板6の周辺
がフリットガラスによって封止されて構成される管体内
に下記の構造体が収納されると共に、従来のPDPと同
様に管体内を真空にした後ヘリウム、ネオン、アルゴ
ン、キセノン等又はそれらの混合気体等の放電用気体
(ガス)が封入されて構成される。
がフリットガラスによって封止されて構成される管体内
に下記の構造体が収納されると共に、従来のPDPと同
様に管体内を真空にした後ヘリウム、ネオン、アルゴ
ン、キセノン等又はそれらの混合気体等の放電用気体
(ガス)が封入されて構成される。
【0014】このメモリーシート型PDPは、AC型P
DPと同様のメモリー機能を有するので、画面が明るい
と言う特徴を有する。
DPと同様のメモリー機能を有するので、画面が明るい
と言う特徴を有する。
【0015】
【発明が解決しようとする課題】本発明は、かかるメモ
リーシート型PDPから成る表示用放電管において、そ
の構造的特徴を生かしつつ、アドレス期間中に両メモリ
電極の各電位をそれぞれ一定に保つだけで、各メモリ電
極の表面の壁電荷を消去したり、形成したりすることの
できる簡単な駆動方法を提案しようとするものである。
リーシート型PDPから成る表示用放電管において、そ
の構造的特徴を生かしつつ、アドレス期間中に両メモリ
電極の各電位をそれぞれ一定に保つだけで、各メモリ電
極の表面の壁電荷を消去したり、形成したりすることの
できる簡単な駆動方法を提案しようとするものである。
【0016】
【課題を解決するための手段及び作用】第1の本発明
は、全面が絶縁層7で覆われ、XYマトリックス状に配
列された複数の貫通孔を有し、その絶縁層で覆われた対
応する各貫通孔が連通して放電セルを形成するように重
ね合わされた第1及び第2のメモリー電極(メモリーA
及びB電極)3、4と、互いに交差するように所定間隔
を置いて配された、それぞれ互いに平行に配された複数
のストライプ状の第1及び第2のアドレス電極(アドレ
スX及びY電極)1、2とが、その複数の第1及び第2
のアドレス電極1、2間に、その各交点が各放電セルと
対応するように、重ね合わされた第1及び第2のメモリ
電極3、4が配されるように放電用気体の封入された管
体内に封入されて成る表示用放電管の駆動方法におい
て、第1及び第2のメモリー電極(メモリーA及びB電
極)3、4の画面上の全放電セル又はアドレスしようと
するライン上の全放電セル内に壁電荷がない初期状態の
後のアドレス期間において、第1及び第2のメモリ電極
(メモリーA及びB電極)3、4の一方に、複数の第1
及び第2のアドレス電極(アドレスX及びY電極)1、
2の内の低圧側電極との間で放電を起こさない範囲で、
アドレス放電により生じる放電空間の電位より高い電圧
を印加すると共に、第1及び第2のメモリ電極(メモリ
ーA及びB電極)3、4の他方に、複数の第1及び第2
のアドレス電極(アドレスX及びY電極)1、2の内の
高圧側電極との間で放電を起こさない範囲で、アドレス
放電により生じる放電空間の電位より低い電圧を印加し
た状態で、複数の第1及び第2のアドレス電極(アドレ
スX及びY電極)1、2間に選択的にアドレス電圧を印
加して、第1及び第2のメモリー電極(メモリーA及び
B電極)3、4の対応する放電セル内にそれぞれ互いに
逆極性の壁電荷を蓄積させ、アドレス期間の後のメモリ
ー期間において、第1及び第2のメモリー電極(メモリ
ーA及びB電極)3、4間に放電維持用交流電圧を印加
して、第1及び第2のメモリー電極(メモリーA及びB
電極)3、4の壁電荷の蓄積されている放電セルをメモ
リー放電状態に保持することを特徴とする表示用放電管
の駆動方法。
は、全面が絶縁層7で覆われ、XYマトリックス状に配
列された複数の貫通孔を有し、その絶縁層で覆われた対
応する各貫通孔が連通して放電セルを形成するように重
ね合わされた第1及び第2のメモリー電極(メモリーA
及びB電極)3、4と、互いに交差するように所定間隔
を置いて配された、それぞれ互いに平行に配された複数
のストライプ状の第1及び第2のアドレス電極(アドレ
スX及びY電極)1、2とが、その複数の第1及び第2
のアドレス電極1、2間に、その各交点が各放電セルと
対応するように、重ね合わされた第1及び第2のメモリ
電極3、4が配されるように放電用気体の封入された管
体内に封入されて成る表示用放電管の駆動方法におい
て、第1及び第2のメモリー電極(メモリーA及びB電
極)3、4の画面上の全放電セル又はアドレスしようと
するライン上の全放電セル内に壁電荷がない初期状態の
後のアドレス期間において、第1及び第2のメモリ電極
(メモリーA及びB電極)3、4の一方に、複数の第1
及び第2のアドレス電極(アドレスX及びY電極)1、
2の内の低圧側電極との間で放電を起こさない範囲で、
アドレス放電により生じる放電空間の電位より高い電圧
を印加すると共に、第1及び第2のメモリ電極(メモリ
ーA及びB電極)3、4の他方に、複数の第1及び第2
のアドレス電極(アドレスX及びY電極)1、2の内の
高圧側電極との間で放電を起こさない範囲で、アドレス
放電により生じる放電空間の電位より低い電圧を印加し
た状態で、複数の第1及び第2のアドレス電極(アドレ
スX及びY電極)1、2間に選択的にアドレス電圧を印
加して、第1及び第2のメモリー電極(メモリーA及び
B電極)3、4の対応する放電セル内にそれぞれ互いに
逆極性の壁電荷を蓄積させ、アドレス期間の後のメモリ
ー期間において、第1及び第2のメモリー電極(メモリ
ーA及びB電極)3、4間に放電維持用交流電圧を印加
して、第1及び第2のメモリー電極(メモリーA及びB
電極)3、4の壁電荷の蓄積されている放電セルをメモ
リー放電状態に保持することを特徴とする表示用放電管
の駆動方法。
【0017】第2の本発明は、全面が絶縁層7で覆わ
れ、XYマトリックス状に配列された複数の貫通孔を有
し、その絶縁層で覆われた対応する各貫通孔が連通して
放電セルを形成するように重ね合わされた第1及び第2
のメモリー電極(メモリーA及びB電極)3、4と、互
いに交差するように所定間隔を置いて配された、それぞ
れ互いに平行に配された複数のストライプ状の第1及び
第2のアドレス電極(アドレスX及びY電極)1、2と
が、その複数の第1及び第2のアドレス電極1、2間
に、その各交点が各放電セルと対応するように、重ね合
わされた第1及び第2のメモリ電極3、4が配されるよ
うに放電用気体の封入された管体内に封入されて成る表
示用放電管の駆動方法において、第1及び第2のメモリ
ー電極(メモリーA及びB電極)3、4の画面上の全放
電セル又はアドレスしようとするライン上の全放電セル
内に互いに逆極性の壁電荷がある初期状態の後のアドレ
ス期間において、第1及び第2のメモリ電極(メモリー
A及びB電極)3、4共に、アドレス放電により生じる
放電空間の電位と略等しい電圧を印加した状態で、複数
の第1及び第2のアドレス電極(アドレスX及びY電
極)1、2間に選択的にアドレス電圧を印加して、第1
及び第2のメモリー電極(メモリーA及びB電極)3、
4の対応する放電セル内の互いに逆極性の壁電荷を、ア
ドレス放電によって生じたそれぞれに対し逆極性の電荷
との再結合によって消去し、アドレス期間の後のメモリ
ー期間において、第1及び第2のメモリー電極(メモリ
ーA及びB電極)3、4間に放電維持用交流電圧を印加
して、第1及び第2のメモリー電極(メモリーA及びB
電極)3、4の壁電荷の蓄積されている放電セルをメモ
リー放電状態に保持することを特徴とする表示用放電管
の駆動方法。
れ、XYマトリックス状に配列された複数の貫通孔を有
し、その絶縁層で覆われた対応する各貫通孔が連通して
放電セルを形成するように重ね合わされた第1及び第2
のメモリー電極(メモリーA及びB電極)3、4と、互
いに交差するように所定間隔を置いて配された、それぞ
れ互いに平行に配された複数のストライプ状の第1及び
第2のアドレス電極(アドレスX及びY電極)1、2と
が、その複数の第1及び第2のアドレス電極1、2間
に、その各交点が各放電セルと対応するように、重ね合
わされた第1及び第2のメモリ電極3、4が配されるよ
うに放電用気体の封入された管体内に封入されて成る表
示用放電管の駆動方法において、第1及び第2のメモリ
ー電極(メモリーA及びB電極)3、4の画面上の全放
電セル又はアドレスしようとするライン上の全放電セル
内に互いに逆極性の壁電荷がある初期状態の後のアドレ
ス期間において、第1及び第2のメモリ電極(メモリー
A及びB電極)3、4共に、アドレス放電により生じる
放電空間の電位と略等しい電圧を印加した状態で、複数
の第1及び第2のアドレス電極(アドレスX及びY電
極)1、2間に選択的にアドレス電圧を印加して、第1
及び第2のメモリー電極(メモリーA及びB電極)3、
4の対応する放電セル内の互いに逆極性の壁電荷を、ア
ドレス放電によって生じたそれぞれに対し逆極性の電荷
との再結合によって消去し、アドレス期間の後のメモリ
ー期間において、第1及び第2のメモリー電極(メモリ
ーA及びB電極)3、4間に放電維持用交流電圧を印加
して、第1及び第2のメモリー電極(メモリーA及びB
電極)3、4の壁電荷の蓄積されている放電セルをメモ
リー放電状態に保持することを特徴とする表示用放電管
の駆動方法。
【0018】
【実施例】次に、図3〜図5及び図1を参照して、実施
例(1)の駆動方法を説明する。尚、図3〜図5は、図
9のメモリーシート型PDP(プラズマ・ディスプレイ
・パネル)の1つのセルの断面を示すもので、図3〜図
5において、図9と対応する部分には同一符号を付す。
図3〜図5において、負電極が接地された200Vの電
源Eの正極よりの正電圧を、抵抗器R及びオンオフスイ
ッチSW1の直列回路を通じてアドレスX電極(アノー
ド)1に印加し、アドレスY電極(カソード)2をオン
オフスイッチSW2を通じて接地している。図1は、実
施例(1)におけるメモリーシート型PDPの各電極の
電圧波形のタイミングチャートを示している。
例(1)の駆動方法を説明する。尚、図3〜図5は、図
9のメモリーシート型PDP(プラズマ・ディスプレイ
・パネル)の1つのセルの断面を示すもので、図3〜図
5において、図9と対応する部分には同一符号を付す。
図3〜図5において、負電極が接地された200Vの電
源Eの正極よりの正電圧を、抵抗器R及びオンオフスイ
ッチSW1の直列回路を通じてアドレスX電極(アノー
ド)1に印加し、アドレスY電極(カソード)2をオン
オフスイッチSW2を通じて接地している。図1は、実
施例(1)におけるメモリーシート型PDPの各電極の
電圧波形のタイミングチャートを示している。
【0019】このメモリーシート型PDPを駆動する場
合、実施例(1)の駆動方法では、メモリーA及びB電
極3、4の放電セル内の絶縁層7の表面に壁電荷がない
ことが前提で、駆動に際してはアドレス信号の印加以前
に消去放電を行うなどして画面上の全放電セル又はライ
ン上の全放電セルの壁電荷の消去を行う。その壁電荷の
具体的な方法は、アドレスX及びY電極1、2に信号を
印加しない状態で、メモリーA及びB電極3、4間に十
分な電圧を印加して、画面上の全放電セル又はライン上
の全放電セルに放電を起こさせ、その後直ちにメモリー
A及びB電極3、4を共に放電空間電位と同じ電圧に維
持する。これによって、壁電荷は消滅すると共に、新た
な壁電荷は蓄積されない。
合、実施例(1)の駆動方法では、メモリーA及びB電
極3、4の放電セル内の絶縁層7の表面に壁電荷がない
ことが前提で、駆動に際してはアドレス信号の印加以前
に消去放電を行うなどして画面上の全放電セル又はライ
ン上の全放電セルの壁電荷の消去を行う。その壁電荷の
具体的な方法は、アドレスX及びY電極1、2に信号を
印加しない状態で、メモリーA及びB電極3、4間に十
分な電圧を印加して、画面上の全放電セル又はライン上
の全放電セルに放電を起こさせ、その後直ちにメモリー
A及びB電極3、4を共に放電空間電位と同じ電圧に維
持する。これによって、壁電荷は消滅すると共に、新た
な壁電荷は蓄積されない。
【0020】図3では、図1に示す如く、壁電荷がない
状態で、メモリーA電極3に放電空間電位(例えば、1
00V)よりの高い電圧、例えば、150Vの電圧を印
加すると共に、メモリーB電極4に放電空間電位よりの
低い電圧、例えば、50Vの電圧を印加した状態で、ス
イッチSW1、SW2を共にオンにして、アドレスX電
極1にアドレス放電に十分な電圧である200Vの正電
圧を印加すると共に、アドレスY電極2を接地する。こ
の図3の状態は、放電空間DCES内に放電が生じよう
とする瞬間の状態を示している。
状態で、メモリーA電極3に放電空間電位(例えば、1
00V)よりの高い電圧、例えば、150Vの電圧を印
加すると共に、メモリーB電極4に放電空間電位よりの
低い電圧、例えば、50Vの電圧を印加した状態で、ス
イッチSW1、SW2を共にオンにして、アドレスX電
極1にアドレス放電に十分な電圧である200Vの正電
圧を印加すると共に、アドレスY電極2を接地する。こ
の図3の状態は、放電空間DCES内に放電が生じよう
とする瞬間の状態を示している。
【0021】図4は、アドレス放電が開始した状態を示
し、この放電によって発生した負電荷が壁電荷としてメ
モリーA電極3の上の絶縁層7上に帯電し、正電荷が壁
電荷としてメモリーB電極の絶縁層7上に帯電する。ア
ドレスX電極1に対する電圧は、放電電流が抵抗器Rを
流れることによる電圧降下によって、約100Vに低下
するが、他の電極に対する電圧は図3の場合と同じであ
る。この後、図1に示す如く、アドレス信号電圧は次の
セルに移って行くが、そのメモリーA及びB電極3、4
にそれぞれ印加された電圧150V、50Vは変化しな
い。又、アドレスY電極(カソード)2は、図1に示す
如く、不要な放電が起きないバイアス電圧、例えば、1
00Vに保持されているので、他のセルへのアドレス信
号電圧が他のセルのアドレスX電極(アノード)1に印
加されても、壁電荷はそのまま維持される。
し、この放電によって発生した負電荷が壁電荷としてメ
モリーA電極3の上の絶縁層7上に帯電し、正電荷が壁
電荷としてメモリーB電極の絶縁層7上に帯電する。ア
ドレスX電極1に対する電圧は、放電電流が抵抗器Rを
流れることによる電圧降下によって、約100Vに低下
するが、他の電極に対する電圧は図3の場合と同じであ
る。この後、図1に示す如く、アドレス信号電圧は次の
セルに移って行くが、そのメモリーA及びB電極3、4
にそれぞれ印加された電圧150V、50Vは変化しな
い。又、アドレスY電極(カソード)2は、図1に示す
如く、不要な放電が起きないバイアス電圧、例えば、1
00Vに保持されているので、他のセルへのアドレス信
号電圧が他のセルのアドレスX電極(アノード)1に印
加されても、壁電荷はそのまま維持される。
【0022】図5は、1画面のアドレッシングが終り、
メモリーA及びB電極3、4間にメモリー放電のための
維持パルスが印加されている状態を示す。即ち、通常の
AC型PDPの動作と同様に、維持パルスに壁電荷によ
る電界が重畳されるセルは放電し、アドレスされずに壁
電荷の蓄積がなかったセルは放電しない。
メモリーA及びB電極3、4間にメモリー放電のための
維持パルスが印加されている状態を示す。即ち、通常の
AC型PDPの動作と同様に、維持パルスに壁電荷によ
る電界が重畳されるセルは放電し、アドレスされずに壁
電荷の蓄積がなかったセルは放電しない。
【0023】図1について、実施例(1)の駆動方法を
更に説明する。アドレス放電は、アドレスX及びY電極
1、2が共にガス空間中に露出しているので、通常のD
C型PDPと同様に線順次駆動が行われる。アドレス期
間中はメモリーA電極3に放電空間電位(例えば、約1
00V)より高い電圧である150Vが印加され、メモ
リーB電極4には放電空間電位より低い電圧である50
Vが印加されているので、アドレス放電の開始には影響
しない。この状態でアドレス放電が起きると、発生した
荷電粒子はメモリーA及びB電極3、4上の絶縁層7上
に帯電して壁電荷を形成する。
更に説明する。アドレス放電は、アドレスX及びY電極
1、2が共にガス空間中に露出しているので、通常のD
C型PDPと同様に線順次駆動が行われる。アドレス期
間中はメモリーA電極3に放電空間電位(例えば、約1
00V)より高い電圧である150Vが印加され、メモ
リーB電極4には放電空間電位より低い電圧である50
Vが印加されているので、アドレス放電の開始には影響
しない。この状態でアドレス放電が起きると、発生した
荷電粒子はメモリーA及びB電極3、4上の絶縁層7上
に帯電して壁電荷を形成する。
【0024】そして、上述の各電極の電位配分によっ
て、メモリーA電極3には負電荷が、メモリーB電極4
には正の壁電荷が形成される。このアドレス動作は線順
次で、例えば、最上部のラインから最下部まで行われ
る。
て、メモリーA電極3には負電荷が、メモリーB電極4
には正の壁電荷が形成される。このアドレス動作は線順
次で、例えば、最上部のラインから最下部まで行われ
る。
【0025】メモリー期間では、メモリーA及びB電極
3、4に、それぞれ最高電圧が150V、最低電圧が5
0Vの互いに逆極性の交流電圧(100Vの直流電圧に
振幅が50Vの交流電圧が重畳された電圧)が放電維持
パルスとして印加され、アドレスによって発生した壁電
荷の蓄積による電界が維持パルスに重畳されたセルは放
電し、アドレスされずに壁電荷の蓄積されなかったセル
は放電しない。かくして、PDPの画面には画像情報に
従ってこの期間放電が持続する。
3、4に、それぞれ最高電圧が150V、最低電圧が5
0Vの互いに逆極性の交流電圧(100Vの直流電圧に
振幅が50Vの交流電圧が重畳された電圧)が放電維持
パルスとして印加され、アドレスによって発生した壁電
荷の蓄積による電界が維持パルスに重畳されたセルは放
電し、アドレスされずに壁電荷の蓄積されなかったセル
は放電しない。かくして、PDPの画面には画像情報に
従ってこの期間放電が持続する。
【0026】次に、図6〜図8及び図2を参照して、実
施例(2)の駆動方法を説明する。図6〜図8は、図9
のメモリーシート型PDP(プラズマ・ディスプレイ・
パネル)の1つのセルの断面を示し、図6〜図8におい
て、図9と対応する部分には同一符号を付す。図6〜図
8において、図3〜図5と同様に、負電極が接地された
200Vの電源Eの正極よりの正電圧を抵抗器R及びオ
ンオフスイッチSW1の直列回路を通じてアドレスX電
極(アノード)1に印加し、アドレスY電極(カソー
ド)2をオンオフスイッチSW2を通じて接地するよう
にしている。図2は、実施例(2)におけるメモリーシ
ート型PDPの各電極の電圧波形のタイミングチャート
を示している。
施例(2)の駆動方法を説明する。図6〜図8は、図9
のメモリーシート型PDP(プラズマ・ディスプレイ・
パネル)の1つのセルの断面を示し、図6〜図8におい
て、図9と対応する部分には同一符号を付す。図6〜図
8において、図3〜図5と同様に、負電極が接地された
200Vの電源Eの正極よりの正電圧を抵抗器R及びオ
ンオフスイッチSW1の直列回路を通じてアドレスX電
極(アノード)1に印加し、アドレスY電極(カソー
ド)2をオンオフスイッチSW2を通じて接地するよう
にしている。図2は、実施例(2)におけるメモリーシ
ート型PDPの各電極の電圧波形のタイミングチャート
を示している。
【0027】このメモリーシート型PDPを駆動する場
合、実施例(2)の駆動方法では、メモリーA及びB電
極3、4の放電セル内の絶縁層7の表面に一様に壁電荷
が蓄積されていることが前提であるので、駆動に際して
はアドレス信号の印加以前にメモリーA及びB電極3、
4にリセットパルスを印加して、メモリーA及びB電極
3、4の画面上の全放電セル又はライン上の全放電セル
内に放電を起こして、その各放電セル内の絶縁層7の表
面に壁電荷を形成しておく。このリセットパルスの印加
による壁電荷形成の具体的な方法は、メモリーA及びB
電極3、4間に放電を開始するに十分なリセットパルス
電圧を印加して、リセット放電による荷電粒子が放電セ
ル内に存在する期間その電圧をそのまま維持するか、又
は、メモリーA及びB電極3、4それぞれを少なくとも
放電空間電位よりも高い電圧(例えば、150V)と低
い電圧(例えば、50V)を印加すれば、その各放電セ
ル内の壁電荷はそのまま保持される。そして、それから
所定時間後に、荷電粒子が存在しなく成ってから、メモ
リーA及びB電極3、4に放電空間電位と略等しい10
0Vの電圧を印加すれば、その後もその各放電セル内の
壁電荷はそのまま保持される。
合、実施例(2)の駆動方法では、メモリーA及びB電
極3、4の放電セル内の絶縁層7の表面に一様に壁電荷
が蓄積されていることが前提であるので、駆動に際して
はアドレス信号の印加以前にメモリーA及びB電極3、
4にリセットパルスを印加して、メモリーA及びB電極
3、4の画面上の全放電セル又はライン上の全放電セル
内に放電を起こして、その各放電セル内の絶縁層7の表
面に壁電荷を形成しておく。このリセットパルスの印加
による壁電荷形成の具体的な方法は、メモリーA及びB
電極3、4間に放電を開始するに十分なリセットパルス
電圧を印加して、リセット放電による荷電粒子が放電セ
ル内に存在する期間その電圧をそのまま維持するか、又
は、メモリーA及びB電極3、4それぞれを少なくとも
放電空間電位よりも高い電圧(例えば、150V)と低
い電圧(例えば、50V)を印加すれば、その各放電セ
ル内の壁電荷はそのまま保持される。そして、それから
所定時間後に、荷電粒子が存在しなく成ってから、メモ
リーA及びB電極3、4に放電空間電位と略等しい10
0Vの電圧を印加すれば、その後もその各放電セル内の
壁電荷はそのまま保持される。
【0028】図6では、図2に示す如く、壁電荷が蓄積
されている状態で、メモリーA及びB電極3、4が共に
約100Vに保持され、メモリーA電極3の放電空間D
CESの絶縁層7上には負の壁電荷が蓄積され、メモリ
ーB電極4の放電空間DCESの絶縁層7上には正の壁
電荷が蓄積されており、この状態で、スイッチSW1、
SW2を共にオンにして、アドレスX電極1にアドレス
放電に十分な電圧である200Vの正電圧を印加すると
共に、アドレスY電極2を接地する。この状態は、放電
空間DCES内に、放電が生じようとする瞬間を示して
いる。
されている状態で、メモリーA及びB電極3、4が共に
約100Vに保持され、メモリーA電極3の放電空間D
CESの絶縁層7上には負の壁電荷が蓄積され、メモリ
ーB電極4の放電空間DCESの絶縁層7上には正の壁
電荷が蓄積されており、この状態で、スイッチSW1、
SW2を共にオンにして、アドレスX電極1にアドレス
放電に十分な電圧である200Vの正電圧を印加すると
共に、アドレスY電極2を接地する。この状態は、放電
空間DCES内に、放電が生じようとする瞬間を示して
いる。
【0029】図7は、アドレス放電が開始した状態を示
し、この放電によって発生した荷電粒子がメモリーA及
びB電極3、4の絶縁層7上の壁電荷と再結合して、壁
電荷を消滅せしめる状態を示す。アドレスX電極1に対
する電圧は、放電電流の抵抗器Rによる電圧降下によっ
て、約100Vに低下するが、他の電極に対する電圧は
図6の場合と同じである。メモリA電極3及びメモリB
電極4には同じバイアス電圧の約100Vに保持されて
いるが、壁電荷のためメモリーA電極3の表面はそれよ
り低い電圧である50Vに、又、メモリーB電極4の表
面はそれより高い150V程度に成っているので、放電
した空間の正負の荷電粒子はそれぞれメモリーA及びB
電極3、4に引っ張られて、メモリーA及びB電極3、
4の各放電空間DCESの絶縁層7上の壁電荷と再結合
を起こす。この後、アドレス信号は順次に次のセルに移
って行くが、その間両メモリーA及びB電極3、4の電
圧は同じ状態に保持されるので、新たな放電が起きない
限り、各セルの壁電荷の状態はそのまま維持される。
し、この放電によって発生した荷電粒子がメモリーA及
びB電極3、4の絶縁層7上の壁電荷と再結合して、壁
電荷を消滅せしめる状態を示す。アドレスX電極1に対
する電圧は、放電電流の抵抗器Rによる電圧降下によっ
て、約100Vに低下するが、他の電極に対する電圧は
図6の場合と同じである。メモリA電極3及びメモリB
電極4には同じバイアス電圧の約100Vに保持されて
いるが、壁電荷のためメモリーA電極3の表面はそれよ
り低い電圧である50Vに、又、メモリーB電極4の表
面はそれより高い150V程度に成っているので、放電
した空間の正負の荷電粒子はそれぞれメモリーA及びB
電極3、4に引っ張られて、メモリーA及びB電極3、
4の各放電空間DCESの絶縁層7上の壁電荷と再結合
を起こす。この後、アドレス信号は順次に次のセルに移
って行くが、その間両メモリーA及びB電極3、4の電
圧は同じ状態に保持されるので、新たな放電が起きない
限り、各セルの壁電荷の状態はそのまま維持される。
【0030】図8は、1画面のアドレッシングが終り、
メモリーA及びB電極3、4間にメモリー放電のための
維持パルスが印加されている状態を示す。即ち、通常の
AC型PDPの動作と同様に、維持パルスに壁電荷によ
る電界が重畳されるセルは放電し、アドレスされずに壁
電荷の蓄積がなかったセルは放電しない。
メモリーA及びB電極3、4間にメモリー放電のための
維持パルスが印加されている状態を示す。即ち、通常の
AC型PDPの動作と同様に、維持パルスに壁電荷によ
る電界が重畳されるセルは放電し、アドレスされずに壁
電荷の蓄積がなかったセルは放電しない。
【0031】図2について更に説明する。アドレス放電
により発生した荷電粒子がメモリーA及びB電極3、4
の絶縁層7上の壁電荷と再結合してこれを消滅せしめ
る。アドレス放電の起こらなかったセルの壁放電はその
まま残る。
により発生した荷電粒子がメモリーA及びB電極3、4
の絶縁層7上の壁電荷と再結合してこれを消滅せしめ
る。アドレス放電の起こらなかったセルの壁放電はその
まま残る。
【0032】さて、アドレス期間に各セルに画面情報に
従った壁電荷が形成される。メモリー期間では、メモリ
ーA及びB電極3、4間に、最高電圧が150V、最低
電圧が50Vの交流電圧(100Vの直流電圧に重畳さ
れている)が放電維持パルスとして印加されるが、壁電
荷の存否により、維持パルスに壁電荷による電界が重畳
されるセルは放電し、壁電荷の消去されたセルは放電し
ない。かくして、PDPの画面には画像情報に従って、
セル毎にメモリー期間中、点灯、非点灯が持続する。
従った壁電荷が形成される。メモリー期間では、メモリ
ーA及びB電極3、4間に、最高電圧が150V、最低
電圧が50Vの交流電圧(100Vの直流電圧に重畳さ
れている)が放電維持パルスとして印加されるが、壁電
荷の存否により、維持パルスに壁電荷による電界が重畳
されるセルは放電し、壁電荷の消去されたセルは放電し
ない。かくして、PDPの画面には画像情報に従って、
セル毎にメモリー期間中、点灯、非点灯が持続する。
【0033】上述したように、メモリーシート型PDP
に対する実施例(1)、(2)の駆動方法は共に、アド
レス放電からメモリー放電に移行するタイミングとし
て、一旦位置情報としての壁電荷を各セルに蓄積して1
画面をアドレスし終わってから一斉に点灯を開始するも
のである。これに対し、アドレス放電からメモリー放電
に連続して移行する、即ち、ライン順次でメモリー放電
を行う方法においても、本発明の基本的駆動法であるア
ドレス放電とメモリー電極電位との関係は全く同様であ
ることは言うまでもない。但し、リセットはライン毎に
アドレスに先立って行われるので、リセットパルスはメ
モリーA及びB電極3、4ではなく、アドレスX及びY
電極1、2にアドレスに先立ってライン毎に線順次で印
加される。
に対する実施例(1)、(2)の駆動方法は共に、アド
レス放電からメモリー放電に移行するタイミングとし
て、一旦位置情報としての壁電荷を各セルに蓄積して1
画面をアドレスし終わってから一斉に点灯を開始するも
のである。これに対し、アドレス放電からメモリー放電
に連続して移行する、即ち、ライン順次でメモリー放電
を行う方法においても、本発明の基本的駆動法であるア
ドレス放電とメモリー電極電位との関係は全く同様であ
ることは言うまでもない。但し、リセットはライン毎に
アドレスに先立って行われるので、リセットパルスはメ
モリーA及びB電極3、4ではなく、アドレスX及びY
電極1、2にアドレスに先立ってライン毎に線順次で印
加される。
【0034】上述の実施例の説明では、メモリーシート
型PDPの各電極に与える電圧値は説明のために便宜的
に示したものであって、その例示の値に限定されるもの
ではなく、ガス圧、ガス組成、電極の材料等によって異
なる値を示すものである。従って、アドレス放電の期間
中、メモリーA及びB電極3、4に印加する電圧は、放
電空間電位を中心としてそれぞれ高圧側に保持するか、
メモリーA及びB電極3、4に印加する電圧を放電空間
電位と略同電圧に設定するかによって、壁電荷を形成若
しくは消去しようとするものである。言うまでもなく、
高圧側及び低圧側それぞれの上限及び下限は、アドレス
X及びY電極1、2間で不要な放電を起こさない範囲に
設定される。
型PDPの各電極に与える電圧値は説明のために便宜的
に示したものであって、その例示の値に限定されるもの
ではなく、ガス圧、ガス組成、電極の材料等によって異
なる値を示すものである。従って、アドレス放電の期間
中、メモリーA及びB電極3、4に印加する電圧は、放
電空間電位を中心としてそれぞれ高圧側に保持するか、
メモリーA及びB電極3、4に印加する電圧を放電空間
電位と略同電圧に設定するかによって、壁電荷を形成若
しくは消去しようとするものである。言うまでもなく、
高圧側及び低圧側それぞれの上限及び下限は、アドレス
X及びY電極1、2間で不要な放電を起こさない範囲に
設定される。
【0035】
【発明の効果】上述せる本発明によれば、全面が絶縁層
で覆われ、XYマトリックス状に配列された複数の貫通
孔を有し、その絶縁層で覆われた対応する各貫通孔が連
通して放電セルを形成するように重ね合わされた第1及
び第2のメモリー電極と、互いに交差するように所定間
隔を置いて配された、それぞれ互いに平行に配された複
数のストライプ状の第1及び第2のアドレス電極とが、
その複数の第1及び第2のアドレス電極1、2間に、そ
の各交点が各放電セルと対応するように、重ね合わされ
た第1及び第2のメモリ電極が配されるように放電用気
体の封入された管体内に封入されて成る表示用放電管の
駆動方法において、その構造的特徴を生かしつつ、アド
レス期間中に両メモリ電極の各電位をそれぞれ一定に保
つだけで、各メモリ電極の表面の壁電荷を消去したり、
形成したりすることのできる簡単な駆動方法を得ること
ができる。
で覆われ、XYマトリックス状に配列された複数の貫通
孔を有し、その絶縁層で覆われた対応する各貫通孔が連
通して放電セルを形成するように重ね合わされた第1及
び第2のメモリー電極と、互いに交差するように所定間
隔を置いて配された、それぞれ互いに平行に配された複
数のストライプ状の第1及び第2のアドレス電極とが、
その複数の第1及び第2のアドレス電極1、2間に、そ
の各交点が各放電セルと対応するように、重ね合わされ
た第1及び第2のメモリ電極が配されるように放電用気
体の封入された管体内に封入されて成る表示用放電管の
駆動方法において、その構造的特徴を生かしつつ、アド
レス期間中に両メモリ電極の各電位をそれぞれ一定に保
つだけで、各メモリ電極の表面の壁電荷を消去したり、
形成したりすることのできる簡単な駆動方法を得ること
ができる。
【図面の簡単な説明】
【図1】実施例(1)のタイミングチャート
【図2】実施例(2)のタイミングチャート
【図3】実施例(1)の動作説明(その1)のためのメ
モリーシート型PDPの断面図
モリーシート型PDPの断面図
【図4】実施例(1)の動作説明(その2)のためのメ
モリーシート型PDPの断面図
モリーシート型PDPの断面図
【図5】実施例(1)の動作説明(その3)のためのメ
モリーシート型PDPの断面図
モリーシート型PDPの断面図
【図6】実施例(2)の動作説明(その1)のためのメ
モリーシート型PDPの断面図
モリーシート型PDPの断面図
【図7】実施例(2)の動作説明(その2)のためのメ
モリーシート型PDPの断面図
モリーシート型PDPの断面図
【図8】実施例(2)の動作説明(その3)のためのメ
モリーシート型PDPの断面図
モリーシート型PDPの断面図
【図9】本発明を適用し得る表示用放電管の一例の分解
斜視図
斜視図
【図10】従来例の表示用放電管の分解斜視図
【図11】従来例のタイミングチャート
【符号の説明】 1 アドレスX電極(アノード) 2 アドレスY電極(カソード) 3 メモリーA電極 4 メモリーB電極 5 前面ガラス板 6 背面ガラス板 7 絶縁層 8 蛍光体
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
Claims (2)
- 【請求項1】単一共通な一対のメモリー用電極板と,そ
れらと独立したアドレス用のXY電極群を持つ表示用放
電管に於いて,画面上の全セルまたはアドレスしようと
するライン上の全セルの上記一対のメモリー電極板の壁
面に一様に壁電荷がない状態からXY電極によるアドレ
ス放電を行う場合,アドレスの期間中,上記一対のメモ
リー電極の電位をそれぞれ,アドレス放電により生ずる
放電空間の電位に対して一方の側の電位を高く,しかし
アドレス電極の低圧側とは放電を起こさない範囲に保持
し,また他方の側の電位を低く,しかしアドレス電極の
高圧側とは放電を起こさない範囲に保持し,アドレス放
電により生ずる荷電粒子を負及び正の壁電荷として画像
に対応した位置のセルに選択的に蓄積し,それらの壁電
荷の存非を位置情報として表示放電即ちメモリー放電を
継続的に起こさせる上記表示用放電管の駆動方法。 - 【請求項2】上記表示用放電管に於いて,画面上の全セ
ルまたはアドレスしようとするライン上の全セルの上記
一対のメモリー電極板の壁面に一様にそれぞれ正及び負
の壁電荷が存在する状態からXY電極によるアドレス放
電を行う場合,アドレスの期間中,上記一対のメモリー
電極の電位を共に,アドレス放電により生ずる放電空間
の電位とほぼ同じ電位に保持し,上記一対のメモリー電
極それぞれの壁面に蓄積する壁電荷を,アドレス放電に
よって生ずる荷電粒子との再結合により,画面に対応し
て選択的に消去し,それらの壁電荷の存非を位置情報と
して表示放電即ちメモリー放電を継続的に起こさせる上
記表示用放電管の駆動方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4300266A JP2650013B2 (ja) | 1992-09-29 | 1992-09-29 | 表示用放電管の駆動方法 |
US08/113,987 US5420601A (en) | 1992-09-29 | 1993-08-30 | Method of driving indicator tube |
CA002105111A CA2105111C (en) | 1992-09-29 | 1993-08-30 | Method of driving indicator tube |
EP93306893A EP0590798B1 (en) | 1992-09-29 | 1993-09-01 | Methods of driving indicator tubes |
KR1019930017370A KR100292190B1 (ko) | 1992-09-29 | 1993-09-01 | 표시용 방전관의 구동방법 |
DE69310305T DE69310305T2 (de) | 1992-09-29 | 1993-09-01 | Ansteuerungsverfahren für Anzeigeröhren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4300266A JP2650013B2 (ja) | 1992-09-29 | 1992-09-29 | 表示用放電管の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06130913A true JPH06130913A (ja) | 1994-05-13 |
JP2650013B2 JP2650013B2 (ja) | 1997-09-03 |
Family
ID=17882721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4300266A Expired - Fee Related JP2650013B2 (ja) | 1992-09-29 | 1992-09-29 | 表示用放電管の駆動方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5420601A (ja) |
EP (1) | EP0590798B1 (ja) |
JP (1) | JP2650013B2 (ja) |
KR (1) | KR100292190B1 (ja) |
CA (1) | CA2105111C (ja) |
DE (1) | DE69310305T2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5744909A (en) * | 1994-07-07 | 1998-04-28 | Technology Trade And Transfer Corporation | Discharge display apparatus with memory sheets and with a common display electrode |
KR100485858B1 (ko) * | 2001-03-26 | 2005-04-28 | 가부시키가이샤 히타치세이사쿠쇼 | 플라즈마 디스플레이 패널의 구동 방법, 구동 회로 및화상 표시 장치 |
KR20050107050A (ko) * | 2004-05-07 | 2005-11-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100563071B1 (ko) * | 2004-07-10 | 2006-03-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
KR100581905B1 (ko) * | 2004-03-25 | 2006-05-22 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100581909B1 (ko) * | 2004-04-09 | 2006-05-22 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100603333B1 (ko) * | 2004-03-18 | 2006-07-20 | 삼성에스디아이 주식회사 | 가변 유지펄스 주기를 적용한 디스플레이 패널구동방법 및디스플레이 패널 |
KR100615200B1 (ko) * | 2003-12-22 | 2006-08-25 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100647596B1 (ko) * | 2004-03-25 | 2006-11-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100647601B1 (ko) * | 2004-04-09 | 2006-11-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100669713B1 (ko) * | 2004-03-26 | 2007-01-16 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100696468B1 (ko) * | 2004-04-08 | 2007-03-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
US7196470B2 (en) * | 2004-05-01 | 2007-03-27 | Samsung Sdi Co., Ltd. | Plasma display panel having sustain electrode arrangement |
KR100730130B1 (ko) * | 2005-05-16 | 2007-06-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100757573B1 (ko) * | 2005-11-25 | 2007-09-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
KR100795785B1 (ko) * | 2005-11-24 | 2008-01-21 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10187091A (ja) * | 1996-12-25 | 1998-07-14 | Nec Corp | 面放電型プラズマディスプレイ |
AU1923200A (en) | 1999-01-22 | 2000-08-07 | Dow Chemical Company, The | Surface modified divinylbenzene resin having a hemocompatible coating |
DE10261910A1 (de) * | 2002-12-30 | 2004-07-15 | Polymerics Gmbh | Adsorbermaterial für Blut-, Blutplasma- und Albuminreinigungsverfahren |
KR100647588B1 (ko) * | 2003-10-29 | 2006-11-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 이를 구비한 평판 표시 장치 |
KR100918410B1 (ko) * | 2004-04-12 | 2009-09-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR20050101431A (ko) * | 2004-04-19 | 2005-10-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3753041A (en) * | 1970-11-18 | 1973-08-14 | Sperry Rand Corp | Digitally addressable gas discharge display apparatus |
US3781587A (en) * | 1972-12-01 | 1973-12-25 | Sperry Rand Corp | Gas discharge display apparatus |
US4329616A (en) * | 1979-12-31 | 1982-05-11 | Burroughs Corporation | Keep-alive electrode arrangement for display panel having memory |
US4315259A (en) * | 1980-10-24 | 1982-02-09 | Burroughs Corporation | System for operating a display panel having memory |
JPS60221796A (ja) * | 1984-04-18 | 1985-11-06 | 富士通株式会社 | ガス放電パネルの駆動方法 |
JPH0634148B2 (ja) * | 1986-07-22 | 1994-05-02 | 日本電気株式会社 | プラズマデイスプレイ装置 |
DE3689233D1 (de) * | 1986-11-04 | 1993-12-02 | Univ Illinois | Plasmaanzeigetafel mit unabhängigen Schaltungen für Entladungsschaltung und Adressierung. |
US5077553A (en) * | 1988-01-19 | 1991-12-31 | Tektronix, Inc. | Apparatus for and methods of addressing data storage elements |
JPH04216592A (ja) * | 1990-12-18 | 1992-08-06 | Ricoh Co Ltd | 表示制御装置 |
JPH0770289B2 (ja) * | 1991-11-29 | 1995-07-31 | 株式会社ティーティーティー | 表示用放電管 |
-
1992
- 1992-09-29 JP JP4300266A patent/JP2650013B2/ja not_active Expired - Fee Related
-
1993
- 1993-08-30 US US08/113,987 patent/US5420601A/en not_active Expired - Lifetime
- 1993-08-30 CA CA002105111A patent/CA2105111C/en not_active Expired - Fee Related
- 1993-09-01 DE DE69310305T patent/DE69310305T2/de not_active Expired - Fee Related
- 1993-09-01 KR KR1019930017370A patent/KR100292190B1/ko not_active IP Right Cessation
- 1993-09-01 EP EP93306893A patent/EP0590798B1/en not_active Expired - Lifetime
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5744909A (en) * | 1994-07-07 | 1998-04-28 | Technology Trade And Transfer Corporation | Discharge display apparatus with memory sheets and with a common display electrode |
KR100485858B1 (ko) * | 2001-03-26 | 2005-04-28 | 가부시키가이샤 히타치세이사쿠쇼 | 플라즈마 디스플레이 패널의 구동 방법, 구동 회로 및화상 표시 장치 |
KR100615200B1 (ko) * | 2003-12-22 | 2006-08-25 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100603333B1 (ko) * | 2004-03-18 | 2006-07-20 | 삼성에스디아이 주식회사 | 가변 유지펄스 주기를 적용한 디스플레이 패널구동방법 및디스플레이 패널 |
KR100647596B1 (ko) * | 2004-03-25 | 2006-11-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100581905B1 (ko) * | 2004-03-25 | 2006-05-22 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100669713B1 (ko) * | 2004-03-26 | 2007-01-16 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100696468B1 (ko) * | 2004-04-08 | 2007-03-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100581909B1 (ko) * | 2004-04-09 | 2006-05-22 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100647601B1 (ko) * | 2004-04-09 | 2006-11-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
US7196470B2 (en) * | 2004-05-01 | 2007-03-27 | Samsung Sdi Co., Ltd. | Plasma display panel having sustain electrode arrangement |
KR20050107050A (ko) * | 2004-05-07 | 2005-11-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100563071B1 (ko) * | 2004-07-10 | 2006-03-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
KR100730130B1 (ko) * | 2005-05-16 | 2007-06-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100795785B1 (ko) * | 2005-11-24 | 2008-01-21 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
KR100757573B1 (ko) * | 2005-11-25 | 2007-09-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
US7400092B2 (en) | 2005-11-25 | 2008-07-15 | Lg Electronics Inc. | Plasma display having barrier ribs that each overlap the bus electrodes of different electrodes only in part |
Also Published As
Publication number | Publication date |
---|---|
EP0590798B1 (en) | 1997-05-02 |
DE69310305T2 (de) | 1997-10-09 |
KR100292190B1 (ko) | 2001-06-01 |
KR940007943A (ko) | 1994-04-28 |
EP0590798A1 (en) | 1994-04-06 |
DE69310305D1 (de) | 1997-06-05 |
CA2105111A1 (en) | 1994-03-30 |
JP2650013B2 (ja) | 1997-09-03 |
US5420601A (en) | 1995-05-30 |
CA2105111C (en) | 2003-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06130913A (ja) | 表示用放電管の駆動方法 | |
JP3039500B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3640622B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JPH09274465A (ja) | Ac型pdpの駆動方法及び表示装置 | |
JP2002229508A (ja) | プラズマディスプレイパネルの駆動方法 | |
US6597334B1 (en) | Driving method of plasma display panel | |
JP2914494B2 (ja) | 交流放電メモリ型プラズマディスプレイパネルの駆動方法 | |
JPH09245627A (ja) | ガス放電表示装置、その製造方法及びそのパネルの駆動方法 | |
JP3570496B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JPH11202830A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
JP3544055B2 (ja) | プラズマ・ディスプレイ・パネルの駆動装置 | |
JPH1165516A (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
JP2002215085A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
JP4385568B2 (ja) | プラズマ表示装置の駆動方法 | |
JP3328932B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JPH0934397A (ja) | プラズマ・ディスプレイ・パネル | |
JPH11265164A (ja) | Ac型pdpの駆動方法 | |
JPH10214057A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3111949B2 (ja) | 面放電型プラズマディスプレイパネルおよびその駆動方法 | |
JP2001272949A (ja) | プラズマディスプレイパネルの駆動方法 | |
JPH1165524A (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
JPH09129139A (ja) | 交流型プラズマディスプレイパネルおよびその駆動方法 | |
JP3872551B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
JP3641762B2 (ja) | 放電表示装置 | |
JP3402272B2 (ja) | プラズマディスプレイパネル駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |