JPH06130913A - 表示用放電管の駆動方法 - Google Patents
表示用放電管の駆動方法Info
- Publication number
- JPH06130913A JPH06130913A JP4300266A JP30026692A JPH06130913A JP H06130913 A JPH06130913 A JP H06130913A JP 4300266 A JP4300266 A JP 4300266A JP 30026692 A JP30026692 A JP 30026692A JP H06130913 A JPH06130913 A JP H06130913A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- discharge
- address
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/2813—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using alternating current [AC] - direct current [DC] hybrid-type panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0228—Increasing the driving margin in plasma displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ＸＹマトリクス状に形成されたアドレス電極
群と一対の共通電極であるメモリ電極を有するメモリー
シート型ＰＤＰの簡便、確実な駆動法を提供する。 【構成】 アドレス期間中にメモリ電極３，４の電位を
放電空間電位よりそれぞれ一方を高く他方を低く保ち壁
電荷を形成し、また両メモリ電極電位を共に放電空間電
位と同じレベルに保つことにより、壁電荷を消滅せしめ
る。アドレス期間中に各セルには画面情報に従った壁電
荷が形成される。メモリ期間では壁電荷の存非により放
電維持パルスに壁電荷による電界が重畳されるセルは放
電し、画像情報に従ってこの期間放電が持続される。ア
ドレス信号電圧とメモリ電圧とを厳しいタイミングで高
速に印加する必要がなく、動作が安定し低速化され、駆
動回路のコストを大幅に低滅出来る。
群と一対の共通電極であるメモリ電極を有するメモリー
シート型ＰＤＰの簡便、確実な駆動法を提供する。 【構成】 アドレス期間中にメモリ電極３，４の電位を
放電空間電位よりそれぞれ一方を高く他方を低く保ち壁
電荷を形成し、また両メモリ電極電位を共に放電空間電
位と同じレベルに保つことにより、壁電荷を消滅せしめ
る。アドレス期間中に各セルには画面情報に従った壁電
荷が形成される。メモリ期間では壁電荷の存非により放
電維持パルスに壁電荷による電界が重畳されるセルは放
電し、画像情報に従ってこの期間放電が持続される。ア
ドレス信号電圧とメモリ電圧とを厳しいタイミングで高
速に印加する必要がなく、動作が安定し低速化され、駆
動回路のコストを大幅に低滅出来る。
Description
【産業上の利用分野】これは表示用放電管の駆動方法に
関わる。
関わる。
【０００１】
【従来の技術】従来壁電荷を利用したメモリー機能を持
ついわゆるＡＣ型ＰＤＰは，ＸＹ電極をそれぞれ前面背
面の両ガラス板上に配して対向させた２電極型から発展
し，現在では図５に示すような３電極面放電型が提案さ
れている。 このＰＤＰの基本構成は，同一平面上に並
行してはしる表面を絶縁層で被覆された第１電極及び第
２電極と，対向するガラス上に電極面がそのまま露出し
たアドレス電極からなる。アドレス電極と第１電極はＸ
Ｙマトリクスを形成し，第２電極はメモリー用電極とし
て各ライン共通に接続されている。
ついわゆるＡＣ型ＰＤＰは，ＸＹ電極をそれぞれ前面背
面の両ガラス板上に配して対向させた２電極型から発展
し，現在では図５に示すような３電極面放電型が提案さ
れている。 このＰＤＰの基本構成は，同一平面上に並
行してはしる表面を絶縁層で被覆された第１電極及び第
２電極と，対向するガラス上に電極面がそのまま露出し
たアドレス電極からなる。アドレス電極と第１電極はＸ
Ｙマトリクスを形成し，第２電極はメモリー用電極とし
て各ライン共通に接続されている。
【０００２】このＰＤＰの基本動作は，アドレス電極と
第１電極で選択的に発生する放電を第１及び第２電極間
で維持することである。 つまり第１電極は，アドレス
とメモリーの両方の役割を受け持つ。 例えば，第１電
極と第２電極の間にメモリー放電が継続中で両電極上に
壁電荷が存在すると仮定，これを選択的に消去する場合
を考えて見よう。 この放電を消去するためには，まず
アドレス電極と第１電極の間にごく短いパルスで放電を
おこし，その後ただちに第１電極電位を適当な電位に保
持して第１電極上の壁電荷を消去する，いわゆる自己消
去法をとる。
第１電極で選択的に発生する放電を第１及び第２電極間
で維持することである。 つまり第１電極は，アドレス
とメモリーの両方の役割を受け持つ。 例えば，第１電
極と第２電極の間にメモリー放電が継続中で両電極上に
壁電荷が存在すると仮定，これを選択的に消去する場合
を考えて見よう。 この放電を消去するためには，まず
アドレス電極と第１電極の間にごく短いパルスで放電を
おこし，その後ただちに第１電極電位を適当な電位に保
持して第１電極上の壁電荷を消去する，いわゆる自己消
去法をとる。
【０００３】図６は上記従来の駆動法の典型的な駆動波
形のタイミング関係を示す。 全セルに壁電荷を蓄積す
るために第１及び第２電極間に十分な波高値をもつパル
スを印加する。 この壁電荷を選択的に消去するために
は，アドレス電極と第１電極間にアドレスパルスを印加
する。 アドレスパルスの巾は，短すぎると消去放電が
起こらず，長すぎると第１電極上に再度壁電荷が蓄積さ
れてしまうので，動作を安定に行うためにたいへん重要
である。
形のタイミング関係を示す。 全セルに壁電荷を蓄積す
るために第１及び第２電極間に十分な波高値をもつパル
スを印加する。 この壁電荷を選択的に消去するために
は，アドレス電極と第１電極間にアドレスパルスを印加
する。 アドレスパルスの巾は，短すぎると消去放電が
起こらず，長すぎると第１電極上に再度壁電荷が蓄積さ
れてしまうので，動作を安定に行うためにたいへん重要
である。
【０００４】アドレス動作とメモリー動作を同じ電極で
行う従来型ＰＤＰの問題点を解決するため，すでに出願
番号（特平４−７４６０３，及び優先権主張 特平３−
３５６１２７）として出願済みの「メモリーシート型Ｐ
ＤＰ」がある。 図７はこの方式のＰＤＰの基本的実施
例の構造を示す分解斜視図である。 この構造のＰＤＰ
はＸＹマトリクス状に形成されたアドレス電極群１及び
２，さらに一対の共通電極であるメモリー電極３及び４
を有している。 具体的に図７を説明する。
行う従来型ＰＤＰの問題点を解決するため，すでに出願
番号（特平４−７４６０３，及び優先権主張 特平３−
３５６１２７）として出願済みの「メモリーシート型Ｐ
ＤＰ」がある。 図７はこの方式のＰＤＰの基本的実施
例の構造を示す分解斜視図である。 この構造のＰＤＰ
はＸＹマトリクス状に形成されたアドレス電極群１及び
２，さらに一対の共通電極であるメモリー電極３及び４
を有している。 具体的に図７を説明する。
【０００５】まずアドレス電極Ｘ１は前面ガラス５の上
に透明な導電材料で形成され、電極表面はガス空間中に
露出している。 もう一方のアドレス電極Ｙ２は背面ガ
ラス側に配されて、同じく電極表面はガス空間中に露出
している。 従って両電極群は、例えばアドレス電極Ｘ
１をアノード、アドレス電極Ｙ２をカソードとして、通
常のＤＣ型ＰＤＰとして動作する。
に透明な導電材料で形成され、電極表面はガス空間中に
露出している。 もう一方のアドレス電極Ｙ２は背面ガ
ラス側に配されて、同じく電極表面はガス空間中に露出
している。 従って両電極群は、例えばアドレス電極Ｘ
１をアノード、アドレス電極Ｙ２をカソードとして、通
常のＤＣ型ＰＤＰとして動作する。
【０００６】またメモリー電極Ａ３及びＢ４はいずれも
一枚の金属板からなり、エッチング等で上記アドレス電
極群が形成するＸＹマトリクスの交点にあたる位置にそ
れぞれ貫通孔を有している。 さらにその金属板は貫通
孔の内壁も含めて全面がガラス材等の絶縁層で被覆され
ている。
一枚の金属板からなり、エッチング等で上記アドレス電
極群が形成するＸＹマトリクスの交点にあたる位置にそ
れぞれ貫通孔を有している。 さらにその金属板は貫通
孔の内壁も含めて全面がガラス材等の絶縁層で被覆され
ている。
【０００７】このＰＤＰの基本的動作はアドレス電極に
よる放電を両メモリー電極で維持することにある。 動
作はＤＣ型ＰＤＰと同じく簡単でありながら、ＡＣ型Ｐ
ＤＰと同じメモリー機能を併せもつ為画面が明るいＰＤ
Ｐとして期待されているが、今まではこの「メモリーシ
ート型ＰＤＰ」の有効な駆動法の提案はなかった。
よる放電を両メモリー電極で維持することにある。 動
作はＤＣ型ＰＤＰと同じく簡単でありながら、ＡＣ型Ｐ
ＤＰと同じメモリー機能を併せもつ為画面が明るいＰＤ
Ｐとして期待されているが、今まではこの「メモリーシ
ート型ＰＤＰ」の有効な駆動法の提案はなかった。
【０００８】
【発明が解決しようとする課題】前述のごとく，アドレ
スとメモリーを同一の電極で行う従来の構造の３電極面
放電型ＰＤＰの駆動法においては，電極に複雑な電圧波
形の印加を高速に行う必要があり，そのために回路コス
トの増加と動作不安定が問題であり，それが表示装置の
実用化を妨げる要因のひとつであった。 また前述の
「メモリーシート型ＰＤＰ」の有効な駆動法の提案はま
だなされていなかった。
スとメモリーを同一の電極で行う従来の構造の３電極面
放電型ＰＤＰの駆動法においては，電極に複雑な電圧波
形の印加を高速に行う必要があり，そのために回路コス
トの増加と動作不安定が問題であり，それが表示装置の
実用化を妨げる要因のひとつであった。 また前述の
「メモリーシート型ＰＤＰ」の有効な駆動法の提案はま
だなされていなかった。
【０００９】
【課題を解決するための手段】上記従来技術の課題を解
決するために本発明では，新しい構造として提案された
「メモリーシート型ＰＤＰ」の構造的特長を生かし，ア
ドレス期間中にメモリーシートの各電極電位をそれぞれ
一定電位に保つだけでメモリー電極表面の壁電荷を消去
したり形成したりする方法を提案し，簡便でしかも動作
の確実な新しい駆動法を実現しようとするものである。
決するために本発明では，新しい構造として提案された
「メモリーシート型ＰＤＰ」の構造的特長を生かし，ア
ドレス期間中にメモリーシートの各電極電位をそれぞれ
一定電位に保つだけでメモリー電極表面の壁電荷を消去
したり形成したりする方法を提案し，簡便でしかも動作
の確実な新しい駆動法を実現しようとするものである。
【００１０】
【作用】メモリー型ＡＣＰＤＰの画面形成法には大きく
分類して２種類ある。 即ち画面全体が非点灯の状態か
ら画面に応じて必要なセルを点灯させる場合と，いった
ん表示画面に無関係に全セルを点灯させておいて不要な
セルを消灯させる場合である。 本発明の請求項１は前
者に適用され，請求項２は後者に適用される。
分類して２種類ある。 即ち画面全体が非点灯の状態か
ら画面に応じて必要なセルを点灯させる場合と，いった
ん表示画面に無関係に全セルを点灯させておいて不要な
セルを消灯させる場合である。 本発明の請求項１は前
者に適用され，請求項２は後者に適用される。
【００１１】まず，本発明の請求項１に関わる駆動法の
作用を図３（ａ），図３（ｂ），及び図３（ｃ）によっ
て説明する。 図３は、前述「メモリーシート型ＰＤ
Ｐ」の一つのセルの断面を示す。 さて本発明の本項
の駆動法でこのパネルを駆動する場合は，メモリー電極
Ａ３及びＢ４の絶縁層表面には壁電荷がないことが前提
であるから，駆動に際してはアドレス信号の印加以前に
消去放電を行うなどして壁電荷が除去される。 この壁
電荷除去の方法に関して本発明と直接関係が無いが，例
えば全画面一斉に行う場合には，アドレス電極１及び２
には信号を印加しない状態で，メモリー電極Ａ３及びＢ
４間に放電に十分な電圧を加えて一斉に全セルに放電を
起こし，その後ただちにメモリー電極Ａ３及びＢ４を共
に放電空間電位と同一電位に保持すれば，壁電荷は消滅
し，新たな壁電荷も蓄積されない。
作用を図３（ａ），図３（ｂ），及び図３（ｃ）によっ
て説明する。 図３は、前述「メモリーシート型ＰＤ
Ｐ」の一つのセルの断面を示す。 さて本発明の本項
の駆動法でこのパネルを駆動する場合は，メモリー電極
Ａ３及びＢ４の絶縁層表面には壁電荷がないことが前提
であるから，駆動に際してはアドレス信号の印加以前に
消去放電を行うなどして壁電荷が除去される。 この壁
電荷除去の方法に関して本発明と直接関係が無いが，例
えば全画面一斉に行う場合には，アドレス電極１及び２
には信号を印加しない状態で，メモリー電極Ａ３及びＢ
４間に放電に十分な電圧を加えて一斉に全セルに放電を
起こし，その後ただちにメモリー電極Ａ３及びＢ４を共
に放電空間電位と同一電位に保持すれば，壁電荷は消滅
し，新たな壁電荷も蓄積されない。
【００１２】図３（ａ）は壁電荷がない状態でメモリー
電極Ａ３が放電空間電位よりも高い電位，例えば放電空
間電位を約１００ｖと仮定して約１５０ｖに，またメモ
リー電極Ｂ４は放電空間電位よりも低い電位，例えば約
５０ｖに保持され，アドレス電極Ｘ１及びアドレス電極
Ｙ２にはアドレス放電に十分な電位，例えばそれぞれ２
００ｖと０ｖが与えられ，まさに放電が起ころうとする
瞬間の状態を示す．
電極Ａ３が放電空間電位よりも高い電位，例えば放電空
間電位を約１００ｖと仮定して約１５０ｖに，またメモ
リー電極Ｂ４は放電空間電位よりも低い電位，例えば約
５０ｖに保持され，アドレス電極Ｘ１及びアドレス電極
Ｙ２にはアドレス放電に十分な電位，例えばそれぞれ２
００ｖと０ｖが与えられ，まさに放電が起ころうとする
瞬間の状態を示す．
【００１３】図３（ｂ）は，アドレス放電が開始し，発
生した荷電粒子がメモリー電極３及び４に帯電して壁電
荷を形成した状態を示す。 即ち上記の電位配分によっ
て，メモリー電極Ａ３には負の壁電荷，メモリー電極Ｂ
４には正の壁電荷が形成される。この後アドレス信号は
順次に次のセルに移って行くが，その間両メモリー電極
電位は同じ約１５０ｖ及び約５０ｖに保持され，またア
ドレス電極のカソード側は不要な放電の起きないバイア
ス電位，例えば約１００ｖに保持されるので，他のセル
へのアドレス信号電圧がアノードに印加されても，この
壁電荷はそのまま維持される。
生した荷電粒子がメモリー電極３及び４に帯電して壁電
荷を形成した状態を示す。 即ち上記の電位配分によっ
て，メモリー電極Ａ３には負の壁電荷，メモリー電極Ｂ
４には正の壁電荷が形成される。この後アドレス信号は
順次に次のセルに移って行くが，その間両メモリー電極
電位は同じ約１５０ｖ及び約５０ｖに保持され，またア
ドレス電極のカソード側は不要な放電の起きないバイア
ス電位，例えば約１００ｖに保持されるので，他のセル
へのアドレス信号電圧がアノードに印加されても，この
壁電荷はそのまま維持される。
【００１４】図３（ｃ）は，１画面のアドレスが終わ
り，メモリー電極Ａ３及びＢ４間にメモリー放電のため
の維持パルスが印加されている状態を示す。 つまり通
常のＡＣＰＤＰの動作と同じく，維持パルスに壁電荷に
よる電界が重畳されるセルは放電し，アドレスされずに
壁電荷の蓄積がなかったセルは放電しない。
り，メモリー電極Ａ３及びＢ４間にメモリー放電のため
の維持パルスが印加されている状態を示す。 つまり通
常のＡＣＰＤＰの動作と同じく，維持パルスに壁電荷に
よる電界が重畳されるセルは放電し，アドレスされずに
壁電荷の蓄積がなかったセルは放電しない。
【００１５】さて次に本発明の請求項２に関わる駆動法
の作用を図４（ａ），図４（ｂ），及び図４（ｃ）によ
って説明する。 この方法で駆動する場合は，メモリー
電極Ａ３及びＢ４の絶縁層表面には一様に壁電荷が蓄積
されていることが前提であるから，駆動に際してはアド
レス信号の印加以前にいったん全セルに放電を行い，壁
電荷を形成しておく。 この壁電荷形成の方法は，例え
ば全画面一斉に行う場合には，前項同様の理由で図示さ
れていないが、メモリー電極Ａ３及びＢ４間に放電に十
分な電圧を加えて一斉に全セルに放電を起こし，そのま
まその電位を保持しておけばよい。 その後放電がおさ
まった後に，メモリー電極Ａ３及びＢ４を共に適当な同
一電位，例えば放電空間電位の約１００ｖに保持して
も，もはや空間には荷電粒子が存在しないので，壁電荷
はそのまま保持される。
の作用を図４（ａ），図４（ｂ），及び図４（ｃ）によ
って説明する。 この方法で駆動する場合は，メモリー
電極Ａ３及びＢ４の絶縁層表面には一様に壁電荷が蓄積
されていることが前提であるから，駆動に際してはアド
レス信号の印加以前にいったん全セルに放電を行い，壁
電荷を形成しておく。 この壁電荷形成の方法は，例え
ば全画面一斉に行う場合には，前項同様の理由で図示さ
れていないが、メモリー電極Ａ３及びＢ４間に放電に十
分な電圧を加えて一斉に全セルに放電を起こし，そのま
まその電位を保持しておけばよい。 その後放電がおさ
まった後に，メモリー電極Ａ３及びＢ４を共に適当な同
一電位，例えば放電空間電位の約１００ｖに保持して
も，もはや空間には荷電粒子が存在しないので，壁電荷
はそのまま保持される。
【００１６】図４（ａ）は，壁電荷が蓄積されている状
態でメモリー電極Ａ３及びメモリー電極Ｂ４がともに約
１００ｖに保持され，アドレス電極Ｘ１及びアドレス電
極Ｙ２にはアドレス放電に十分な電位，例えばそれぞれ
約２００ｖと約０ｖが与えられ，まさに放電が起ころう
とする瞬間の状態を示す。
態でメモリー電極Ａ３及びメモリー電極Ｂ４がともに約
１００ｖに保持され，アドレス電極Ｘ１及びアドレス電
極Ｙ２にはアドレス放電に十分な電位，例えばそれぞれ
約２００ｖと約０ｖが与えられ，まさに放電が起ころう
とする瞬間の状態を示す。
【００１７】図４（ｂ）は，アドレス放電が開始し，発
生した荷電粒子がメモリー電極上の壁電荷と再結合して
これを消滅せしめる状態を示す。 アドレス電極１及び
２の電位はともに同じバイアス電位即ち約１００ｖに保
持されているが，壁電荷のためメモリー電極Ａ３の表面
はそれより低い電位例えば約５０ｖ程度に，またメモリ
ー電極Ｂ４の表面はそれより高い例えば約１５０ｖ程度
になっているので，放電した空間の正負の荷電粒子は上
記それぞれのメモリー電極に引かれ，その表面で再結合
を起こすのである。 この後アドレス信号は順次に次の
セルに移って行くが，その間両メモリー電極電位は同じ
状態に保持されるので，新たな放電が起きない限り，各
セルの壁電荷の状態はそのまま維持される。
生した荷電粒子がメモリー電極上の壁電荷と再結合して
これを消滅せしめる状態を示す。 アドレス電極１及び
２の電位はともに同じバイアス電位即ち約１００ｖに保
持されているが，壁電荷のためメモリー電極Ａ３の表面
はそれより低い電位例えば約５０ｖ程度に，またメモリ
ー電極Ｂ４の表面はそれより高い例えば約１５０ｖ程度
になっているので，放電した空間の正負の荷電粒子は上
記それぞれのメモリー電極に引かれ，その表面で再結合
を起こすのである。 この後アドレス信号は順次に次の
セルに移って行くが，その間両メモリー電極電位は同じ
状態に保持されるので，新たな放電が起きない限り，各
セルの壁電荷の状態はそのまま維持される。
【００１８】図４（ｃ）は，１画面のアドレスが終わ
り，メモリー電極Ａ３及びＢ４間にメモリー放電のため
の維持パルスが印加されている状態を示す。 つまり通
常のＡＣＰＤＰの動作と同じく，壁電荷の残存するセル
は維持パルスに壁電荷による電界が重畳されて放電する
が、壁電荷の消去された図示のようなセルは放電しな
い。
り，メモリー電極Ａ３及びＢ４間にメモリー放電のため
の維持パルスが印加されている状態を示す。 つまり通
常のＡＣＰＤＰの動作と同じく，壁電荷の残存するセル
は維持パルスに壁電荷による電界が重畳されて放電する
が、壁電荷の消去された図示のようなセルは放電しな
い。
【００１９】
【実施例】次に実際の駆動の実施例を印加パルスのタイ
ミングチャートである図１及び図２をもって説明する。
メモリー型ＡＣＰＤＰのアドレス放電からメモリー放電
に移行するタイミングには２種類ある。 通常はどちら
も線順次方式でアドレスを行うが，アドレスしてからす
ぐに点灯を開始する場合と，いったん位置情報としての
壁電荷を各セルに蓄積して１画面をアドレスし終わって
から一斉に点灯を開始する方法である。これらの方法に
対し，本発明の請求項１及び請求項２に関わるどちらの
駆動法を適用しても有効であるが，説明を簡略にするた
め，後者の場合について実施例の説明を行う。
ミングチャートである図１及び図２をもって説明する。
メモリー型ＡＣＰＤＰのアドレス放電からメモリー放電
に移行するタイミングには２種類ある。 通常はどちら
も線順次方式でアドレスを行うが，アドレスしてからす
ぐに点灯を開始する場合と，いったん位置情報としての
壁電荷を各セルに蓄積して１画面をアドレスし終わって
から一斉に点灯を開始する方法である。これらの方法に
対し，本発明の請求項１及び請求項２に関わるどちらの
駆動法を適用しても有効であるが，説明を簡略にするた
め，後者の場合について実施例の説明を行う。
【００２０】図１は本発明の請求項１に関わる実施例１
の駆動法のタイミング関係を示す。まず，本発明とは無
関係のため図には示されていないが，アドレスに先立ち
画面一斉に壁電荷を消去させるために，リセットパルス
を印加して全セル一斉に放電を起こす。 リセットパル
スの印加にはいろいろな方法が考えられるが，メモリー
電極Ａ３及びＢ４の間に放電を開始するに十分なリセッ
トパルス電圧を印加し、しかる後メモリー電極Ａ３及び
Ｂ４をほぼ放電空間電位と同レベルにすれば，既述の如
く壁電荷は消滅する。
の駆動法のタイミング関係を示す。まず，本発明とは無
関係のため図には示されていないが，アドレスに先立ち
画面一斉に壁電荷を消去させるために，リセットパルス
を印加して全セル一斉に放電を起こす。 リセットパル
スの印加にはいろいろな方法が考えられるが，メモリー
電極Ａ３及びＢ４の間に放電を開始するに十分なリセッ
トパルス電圧を印加し、しかる後メモリー電極Ａ３及び
Ｂ４をほぼ放電空間電位と同レベルにすれば，既述の如
く壁電荷は消滅する。
【００２１】アドレス放電はその電極がガス空間中に露
出しているので，通常のＤＣ型ＰＤＰと全く同様に線順
次駆動で行われる。 アドレス期間中はメモリー電極Ａ
３が放電空間電位よりも高い電位，例えば放電空間電位
を約１００ｖと仮定して約１５０ｖに，またメモリー電
極Ｂ４は放電空間電位よりも低い電位，例えば約５０ｖ
に保持されているが，アドレス放電の開始には影響しな
い。 この状態でアドレス放電が起きると発生した荷電
粒子はメモリー電極に帯電して壁電荷を形成する。即ち
上記の電位配分によって，メモリー電極Ａ３には負の壁
電荷，メモリー電極Ｂ４には正の壁電荷が形成される。
このアドレス動作は線順次で例えば最上部のラインか
ら最下部のラインまで行われる。
出しているので，通常のＤＣ型ＰＤＰと全く同様に線順
次駆動で行われる。 アドレス期間中はメモリー電極Ａ
３が放電空間電位よりも高い電位，例えば放電空間電位
を約１００ｖと仮定して約１５０ｖに，またメモリー電
極Ｂ４は放電空間電位よりも低い電位，例えば約５０ｖ
に保持されているが，アドレス放電の開始には影響しな
い。 この状態でアドレス放電が起きると発生した荷電
粒子はメモリー電極に帯電して壁電荷を形成する。即ち
上記の電位配分によって，メモリー電極Ａ３には負の壁
電荷，メモリー電極Ｂ４には正の壁電荷が形成される。
このアドレス動作は線順次で例えば最上部のラインか
ら最下部のラインまで行われる。
【００２２】さて上記アドレス期間に各セルには画面情
報に従った壁電荷が形成された。 メモリー期間ではメ
モリー電極Ａ３及びＢ４の間に図のような交流の放電維
持パルスを印加するが，壁電荷の存非により，維持パル
スに壁電荷による電界が重畳されるセルは放電し，アド
レスされずに壁電荷の蓄積されなかったセルは放電しな
い。 かくして，画面には画像情報に従ってこの期間放
電が持続する。
報に従った壁電荷が形成された。 メモリー期間ではメ
モリー電極Ａ３及びＢ４の間に図のような交流の放電維
持パルスを印加するが，壁電荷の存非により，維持パル
スに壁電荷による電界が重畳されるセルは放電し，アド
レスされずに壁電荷の蓄積されなかったセルは放電しな
い。 かくして，画面には画像情報に従ってこの期間放
電が持続する。
【００２３】図２は本発明の請求項２に関わる実施例２
の駆動法のタイミング関係を示す。まず，本発明とは無
関係のため図には示されていないが，アドレスに先立ち
画面一斉に壁電荷を形成するために，リセットパルスを
印加して全セル一斉に放電を起こす。 リセットパルス
の印加にはいろいろな方法が考えられるが，メモリー電
極Ａ３及びＢ４の間に放電を開始するに十分なリセット
パルス電圧を印加し，リセット放電による荷電粒子が放
電空間に存在する期間その電位をそのまま維持するか，
あるいはメモリー電極Ａ３及びＢ４をそれぞれ少なくと
も放電空間電位よりも高い電位と低い電位，例えば約１
５０ｖと約５０ｖにすれば壁電荷はそのまま保持され，
暫く時間経過の後，荷電粒子が放電空間に存在しなくな
ってからメモリー電極Ａ３及びＢ４の電位を共に放電空
間電位とほぼ同じ約１００ｖにしても，それぞれの壁電
荷はそのまま保持される。
の駆動法のタイミング関係を示す。まず，本発明とは無
関係のため図には示されていないが，アドレスに先立ち
画面一斉に壁電荷を形成するために，リセットパルスを
印加して全セル一斉に放電を起こす。 リセットパルス
の印加にはいろいろな方法が考えられるが，メモリー電
極Ａ３及びＢ４の間に放電を開始するに十分なリセット
パルス電圧を印加し，リセット放電による荷電粒子が放
電空間に存在する期間その電位をそのまま維持するか，
あるいはメモリー電極Ａ３及びＢ４をそれぞれ少なくと
も放電空間電位よりも高い電位と低い電位，例えば約１
５０ｖと約５０ｖにすれば壁電荷はそのまま保持され，
暫く時間経過の後，荷電粒子が放電空間に存在しなくな
ってからメモリー電極Ａ３及びＢ４の電位を共に放電空
間電位とほぼ同じ約１００ｖにしても，それぞれの壁電
荷はそのまま保持される。
【００２４】この状態で，前記と同じくアドレス放電を
行うと，アドレス放電により発生した荷電粒子がメモリ
ー電極３及び４の壁面上の壁電荷と再結合してこれを消
滅せしめる。 アドレス放電の起こらなかったセルの壁
電荷はそのまま残る。
行うと，アドレス放電により発生した荷電粒子がメモリ
ー電極３及び４の壁面上の壁電荷と再結合してこれを消
滅せしめる。 アドレス放電の起こらなかったセルの壁
電荷はそのまま残る。
【００２５】さて上記アドレス期間に各セルには画面情
報に従った壁電荷が形成された。 メモリー期間ではメ
モリー電極Ａ３及びＢ４の間に図のような交流の放電維
持パルスを印加するが，壁電荷の存非により，維持パル
スに壁電荷による電界が重畳されるセルは放電し，壁電
荷の消去されたセルは放電しない。 かくして，画面に
は画像情報にしたがってセルごとにメモリー期間中、点
灯非点灯が持続する。
報に従った壁電荷が形成された。 メモリー期間ではメ
モリー電極Ａ３及びＢ４の間に図のような交流の放電維
持パルスを印加するが，壁電荷の存非により，維持パル
スに壁電荷による電界が重畳されるセルは放電し，壁電
荷の消去されたセルは放電しない。 かくして，画面に
は画像情報にしたがってセルごとにメモリー期間中、点
灯非点灯が持続する。
【００２６】前述したように上記実施例１及び２は共に
アドレス放電からメモリー放電に移行するタイミングと
して，いったん位置情報としての壁電荷を各セルに蓄積
して１画面をアドレスし終わってから一斉に点灯を開始
する方法について本発明の駆動法を適用したものであ
る。 一方，アドレス放電からメモリー放電に連続して
移行する，つまりライン順次でメモリー放電を行う方法
においても本発明の基本的駆動法であるアドレス放電と
メモリー電極電位との関係は全く同様であることは言う
までもない。 ただしリセットはラインごとにアドレス
に先だって行われるので，リセットパルスはメモリー電
極３及び４ではなく，アドレス電極１及び２にアドレス
に先だってラインごとに線順次で印加される。
アドレス放電からメモリー放電に移行するタイミングと
して，いったん位置情報としての壁電荷を各セルに蓄積
して１画面をアドレスし終わってから一斉に点灯を開始
する方法について本発明の駆動法を適用したものであ
る。 一方，アドレス放電からメモリー放電に連続して
移行する，つまりライン順次でメモリー放電を行う方法
においても本発明の基本的駆動法であるアドレス放電と
メモリー電極電位との関係は全く同様であることは言う
までもない。 ただしリセットはラインごとにアドレス
に先だって行われるので，リセットパルスはメモリー電
極３及び４ではなく，アドレス電極１及び２にアドレス
に先だってラインごとに線順次で印加される。
【００２７】ところで，上記説明の電位値は理解を容易
にするために仮に設定したものである。例えば放電空間
電位を約１００ｖと仮定しているが，これはガス組成，
ガス圧，あるいは電極材料等で異なった値を示すことは
言うまでもなく，また放電開始電圧及びバイアス電圧を
それぞれ約２００ｖ及び約１００ｖと詣定したのも同様
である。
にするために仮に設定したものである。例えば放電空間
電位を約１００ｖと仮定しているが，これはガス組成，
ガス圧，あるいは電極材料等で異なった値を示すことは
言うまでもなく，また放電開始電圧及びバイアス電圧を
それぞれ約２００ｖ及び約１００ｖと詣定したのも同様
である。
【００２８】つまり，本発明を構成する要件は，アドレ
ス放電の期間中，メモリー電極３及び４の電位を，放電
空間電位を中心にしてそれぞれ高圧側と低圧側に保持す
るか，あるいはメモリー電極３及び４の電位を放電空間
電位とほぼ同電位に設定するかによって，壁電荷を形成
もしくは消去しようとするものである。 言うまでもな
く，高圧側，低圧側それぞれの上限及び下限は，アドレ
ス電極１叉は２との間で不要な放電を起こさない範囲に
設定される。
ス放電の期間中，メモリー電極３及び４の電位を，放電
空間電位を中心にしてそれぞれ高圧側と低圧側に保持す
るか，あるいはメモリー電極３及び４の電位を放電空間
電位とほぼ同電位に設定するかによって，壁電荷を形成
もしくは消去しようとするものである。 言うまでもな
く，高圧側，低圧側それぞれの上限及び下限は，アドレ
ス電極１叉は２との間で不要な放電を起こさない範囲に
設定される。
【００２９】
【発明の効果】従来の技術では，アドレスラインにアド
レス信号電圧とメモリー電圧とを厳しいタイミングで高
速に印加しなければならず，駆動回路コスト低減の妨げ
になっていたが，本発明によりアドレスとメモリーの動
作が完全に分離されるために，動作が安定し，しかも動
作が著しく低速化されるので，駆動回路コストが大幅に
低減される。
レス信号電圧とメモリー電圧とを厳しいタイミングで高
速に印加しなければならず，駆動回路コスト低減の妨げ
になっていたが，本発明によりアドレスとメモリーの動
作が完全に分離されるために，動作が安定し，しかも動
作が著しく低速化されるので，駆動回路コストが大幅に
低減される。
【００３０】
【図１】 実施例１の各パルスのタイミング図
【図２】 実施例２の各パルスのタイミング図
【図３（ａ）】 実施例１の作用の説明図
【図３（ｂ）】 実施例１の作用の説明図
【図３（ｃ）】 実施例１の作用の説明図
【図４（ａ）】 実施例２の作用の説明図
【図４（ｂ）】 実施例２の作用の説明図
【図４（ｃ）】 実施例２の作用の説明図
【図５】 従来の３電極面放電型ＡＣＰＤＰ
【図６】 ３電極面放電型ＡＣＰＤＰの各パルス
のタイミング図
のタイミング図
【図７】 メモリーシート型ＰＤＰの構造
１ アドレス電極Ｘ ２ アドレス電極Ｙ ３ メモリー電極Ａ ４ メモリー電極Ｂ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１２月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 表示用放電管の駆動方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は表示用放電管の駆動方法
に関する。
に関する。
【０００２】
【従来の技術】従来、壁電荷を利用したメモリー機能を
有するＡＣ型ＰＤＰ（プラズマ・ディスプレイ・パネ
ル）が提案されている。これはそれぞれ複数のＸ及びＹ
電極を、偏平な管体を構成する前面ガラス板及び背面ガ
ラス板上にそれぞれ配し、これらＸ及びＹ電極が互いに
対向するように、その管体内に封入した２電極型ＰＤＰ
である。
有するＡＣ型ＰＤＰ（プラズマ・ディスプレイ・パネ
ル）が提案されている。これはそれぞれ複数のＸ及びＹ
電極を、偏平な管体を構成する前面ガラス板及び背面ガ
ラス板上にそれぞれ配し、これらＸ及びＹ電極が互いに
対向するように、その管体内に封入した２電極型ＰＤＰ
である。
【０００３】その後、この２電極型のＡＣ型ＰＤＰを発
展させた３電極型のＡＣ型ＰＤＰが提案されている。以
下に、図１０の分解斜視図を参照して、この３電極型の
ＡＣ型ＰＤＰの基本的な構造を説明する。前面ガラス板
５上に、互いに平行に配された第１及び第２の電極９、
１０の組が互いに平行に成るように多数被着形成され、
その上が絶縁層１２で被覆される。その絶縁層１２上に
は、第１及び第２の電極９、１０の組の隣接するもの同
志の間に絶縁バリア１２Ｂが被着形成される共に、これ
ら絶縁バリア１２Ｂと直交し互いに平行な複数の絶縁バ
リア１２Ｂ′が被着形成される。
展させた３電極型のＡＣ型ＰＤＰが提案されている。以
下に、図１０の分解斜視図を参照して、この３電極型の
ＡＣ型ＰＤＰの基本的な構造を説明する。前面ガラス板
５上に、互いに平行に配された第１及び第２の電極９、
１０の組が互いに平行に成るように多数被着形成され、
その上が絶縁層１２で被覆される。その絶縁層１２上に
は、第１及び第２の電極９、１０の組の隣接するもの同
志の間に絶縁バリア１２Ｂが被着形成される共に、これ
ら絶縁バリア１２Ｂと直交し互いに平行な複数の絶縁バ
リア１２Ｂ′が被着形成される。
【０００４】背面ガラス板６上には、第１及び第２の電
極９、１０と直交する如く、複数のアドレス電極１１が
露出状態で被着形成され、更に、前面ガラス板５側の第
１及び第２の電極９、１０と直交する絶縁バリア１２Ｂ
に対応して設けられた複数の絶縁バリア１２ｂが、アド
レス電極１１の隣接するもの同志の間に形成されてい
る。そして、複数のアドレス電極１１と複数の第１の電
極９とでＸＹマトリックスが構成される。複数の第２の
電極１０はメモリー電極として機能し、各ライン共通に
接続されている。
極９、１０と直交する如く、複数のアドレス電極１１が
露出状態で被着形成され、更に、前面ガラス板５側の第
１及び第２の電極９、１０と直交する絶縁バリア１２Ｂ
に対応して設けられた複数の絶縁バリア１２ｂが、アド
レス電極１１の隣接するもの同志の間に形成されてい
る。そして、複数のアドレス電極１１と複数の第１の電
極９とでＸＹマトリックスが構成される。複数の第２の
電極１０はメモリー電極として機能し、各ライン共通に
接続されている。
【０００５】次に、この３電極型のＡＣ型ＰＤＰの動作
を説明する。その基本的動作は、アドレス電極１１と第
１の電極９との間に選択的に発生した放電を、第１及び
第２の電極９、１０間で維持する。これから分かるよう
に、第１の電極９はアドレス電極及びメモリー電極の両
方の機能を兼ね備えている。例えば、第１の電極９及び
第２の電極１０間にメモリー放電が継続していて、これ
ら電極９、１０上にそれぞれ壁電荷が存在していること
を仮定し、この放電を選択的に消去する場合を考える。
放電の消去のためには、先ず、アドレス電極１１と第１
の電極９との間に極く短いパルス幅のパルス放電を発生
させ、その後直ちに第１の電極９の電位を適当な電位に
保持して第１の電極９上の壁電荷を消去する。これは所
謂自己消去法である。
を説明する。その基本的動作は、アドレス電極１１と第
１の電極９との間に選択的に発生した放電を、第１及び
第２の電極９、１０間で維持する。これから分かるよう
に、第１の電極９はアドレス電極及びメモリー電極の両
方の機能を兼ね備えている。例えば、第１の電極９及び
第２の電極１０間にメモリー放電が継続していて、これ
ら電極９、１０上にそれぞれ壁電荷が存在していること
を仮定し、この放電を選択的に消去する場合を考える。
放電の消去のためには、先ず、アドレス電極１１と第１
の電極９との間に極く短いパルス幅のパルス放電を発生
させ、その後直ちに第１の電極９の電位を適当な電位に
保持して第１の電極９上の壁電荷を消去する。これは所
謂自己消去法である。
【０００６】次に、図１１に示す各電極の電圧波形のタ
イミングチャートを参照して、この３電極型のＡＣ型Ｐ
ＤＰの駆動法を説明する。全放電セルに壁電荷を蓄積す
るために、第１の電極９（９1 、９2 、…………、
９n ）及び第２の電極１０間に十分な波高値を持つパル
スを印加する。この壁電荷を選択的に消去するために
は、アドレス電極１１と第１の電極９（９1 、９2 、…
………、９n ）との間にアドレスパルスを印加する。こ
のアドレスパルスのパルス幅は、短すぎると消去放電が
起こらず、長すぎると第１の電極９上に再度壁電荷が蓄
積されてしまうので、動作を安定化するためには、この
アドレスパルスのパルス幅の制御が大変重要であるが、
この制御は頗る困難である。又、図１１に示す波形の電
圧を各電極に高速に印加する必要があるが、これは回路
コストの上昇と、動作の不安定さを招来する。
イミングチャートを参照して、この３電極型のＡＣ型Ｐ
ＤＰの駆動法を説明する。全放電セルに壁電荷を蓄積す
るために、第１の電極９（９1 、９2 、…………、
９n ）及び第２の電極１０間に十分な波高値を持つパル
スを印加する。この壁電荷を選択的に消去するために
は、アドレス電極１１と第１の電極９（９1 、９2 、…
………、９n ）との間にアドレスパルスを印加する。こ
のアドレスパルスのパルス幅は、短すぎると消去放電が
起こらず、長すぎると第１の電極９上に再度壁電荷が蓄
積されてしまうので、動作を安定化するためには、この
アドレスパルスのパルス幅の制御が大変重要であるが、
この制御は頗る困難である。又、図１１に示す波形の電
圧を各電極に高速に印加する必要があるが、これは回路
コストの上昇と、動作の不安定さを招来する。
【０００７】そこで、本出願人は、この従来の３電極型
のＡＣ型ＰＤＰの欠点を解決したメモリーシート型ＰＤ
Ｐ（特願平３−３５６１２７号及びこれを含む国内優先
権を主張した特願平４−７４６０３号）を提案した。以
下に、図９の分解斜視図を参照して、このメモリーシー
ト型ＰＤＰの構造を説明する。
のＡＣ型ＰＤＰの欠点を解決したメモリーシート型ＰＤ
Ｐ（特願平３−３５６１２７号及びこれを含む国内優先
権を主張した特願平４−７４６０３号）を提案した。以
下に、図９の分解斜視図を参照して、このメモリーシー
ト型ＰＤＰの構造を説明する。
【０００８】このメモリーシート型ＰＤＰは、全面が絶
縁層７で覆われ、ＸＹマトリックス状に配列された複数
の貫通孔を有し、その絶縁層で覆われた対応する各貫通
孔が連通して放電セルを形成するように重ね合わされた
第１及び第２のメモリー電極（メモリーＡ及びＢ電極）
３、４と、互いに交差するように所定間隔を置いて配さ
れた、それぞれ互いに平行に配された複数のストライプ
状の第１及び第２のアドレス電極（アドレスＸ及びＹ電
極）１、２とが、その複数の第１及び第２のアドレス電
極１、２間に、その各交点が各放電セルと対応するよう
に、重ね合わされた第１及び第２のメモリ電極３、４が
配されるように放電用気体の封入された管体内に封入さ
れて成るものである。
縁層７で覆われ、ＸＹマトリックス状に配列された複数
の貫通孔を有し、その絶縁層で覆われた対応する各貫通
孔が連通して放電セルを形成するように重ね合わされた
第１及び第２のメモリー電極（メモリーＡ及びＢ電極）
３、４と、互いに交差するように所定間隔を置いて配さ
れた、それぞれ互いに平行に配された複数のストライプ
状の第１及び第２のアドレス電極（アドレスＸ及びＹ電
極）１、２とが、その複数の第１及び第２のアドレス電
極１、２間に、その各交点が各放電セルと対応するよう
に、重ね合わされた第１及び第２のメモリ電極３、４が
配されるように放電用気体の封入された管体内に封入さ
れて成るものである。
【０００９】このメモリーシート型ＰＤＰの基本的動作
は、複数の第１及び第２のアドレス電極１、２の内の選
択された第１及び第２のアドレス電極１、２間に所定電
圧が印加されて、その交点に位置する放電セル内に放電
が発生せしめられると共に、第１及び第２のメモリー電
極３、４間に所定交流電圧が印加されてその放電が維持
せしめられる。
は、複数の第１及び第２のアドレス電極１、２の内の選
択された第１及び第２のアドレス電極１、２間に所定電
圧が印加されて、その交点に位置する放電セル内に放電
が発生せしめられると共に、第１及び第２のメモリー電
極３、４間に所定交流電圧が印加されてその放電が維持
せしめられる。
【００１０】更に、メモリーシート型ＰＤＰの構造を説
明する。メモリーＡ及びＢ電極３、４は、それぞれ１枚
の金属板のエッチング等によって形成されたメッシュ状
金属板から成り、ＸＹマトリックス状に配列された複数
の矩形の貫通孔を有し、各貫通孔を含めてその各全面が
ガラス等の絶縁層７で被覆さている。
明する。メモリーＡ及びＢ電極３、４は、それぞれ１枚
の金属板のエッチング等によって形成されたメッシュ状
金属板から成り、ＸＹマトリックス状に配列された複数
の矩形の貫通孔を有し、各貫通孔を含めてその各全面が
ガラス等の絶縁層７で被覆さている。
【００１１】それぞれ互いに平行に配された複数のスト
ライプ状の第１及び第２のアドレス電極、即ち、アドレ
スＸ電極（アノード）１及びアドレスＹ電極（カソー
ド）２が互いに交差、即ち、直交するように所定間隔を
置いて配され、その複数のアドレスＸ及びＹ電極１、２
間に、その各交点がメモリーＡ及びＢ電極３、４の各貫
通孔から構成される各放電セルと対応するように、重ね
合わされた一対のメモリーＡ及びＢ電極３、４が配され
る。
ライプ状の第１及び第２のアドレス電極、即ち、アドレ
スＸ電極（アノード）１及びアドレスＹ電極（カソー
ド）２が互いに交差、即ち、直交するように所定間隔を
置いて配され、その複数のアドレスＸ及びＹ電極１、２
間に、その各交点がメモリーＡ及びＢ電極３、４の各貫
通孔から構成される各放電セルと対応するように、重ね
合わされた一対のメモリーＡ及びＢ電極３、４が配され
る。
【００１２】複数のアドレスＸ電極（アノード）１は透
明導電層で、前面ガラス板５上に等幅、等間隔に被着形
成される。前面ガラス板５上において、隣接するアドレ
スＸ電極１の中間には、蛍光体８を塗布されている。複
数のアドレスＹ電極（カソード）２は、背面ガラス板６
上に被着形成される。
明導電層で、前面ガラス板５上に等幅、等間隔に被着形
成される。前面ガラス板５上において、隣接するアドレ
スＸ電極１の中間には、蛍光体８を塗布されている。複
数のアドレスＹ電極（カソード）２は、背面ガラス板６
上に被着形成される。
【００１３】前面ガラス板５及び背面ガラス板６の周辺
がフリットガラスによって封止されて構成される管体内
に下記の構造体が収納されると共に、従来のＰＤＰと同
様に管体内を真空にした後ヘリウム、ネオン、アルゴ
ン、キセノン等又はそれらの混合気体等の放電用気体
（ガス）が封入されて構成される。
がフリットガラスによって封止されて構成される管体内
に下記の構造体が収納されると共に、従来のＰＤＰと同
様に管体内を真空にした後ヘリウム、ネオン、アルゴ
ン、キセノン等又はそれらの混合気体等の放電用気体
（ガス）が封入されて構成される。
【００１４】このメモリーシート型ＰＤＰは、ＡＣ型Ｐ
ＤＰと同様のメモリー機能を有するので、画面が明るい
と言う特徴を有する。
ＤＰと同様のメモリー機能を有するので、画面が明るい
と言う特徴を有する。
【００１５】
【発明が解決しようとする課題】本発明は、かかるメモ
リーシート型ＰＤＰから成る表示用放電管において、そ
の構造的特徴を生かしつつ、アドレス期間中に両メモリ
電極の各電位をそれぞれ一定に保つだけで、各メモリ電
極の表面の壁電荷を消去したり、形成したりすることの
できる簡単な駆動方法を提案しようとするものである。
リーシート型ＰＤＰから成る表示用放電管において、そ
の構造的特徴を生かしつつ、アドレス期間中に両メモリ
電極の各電位をそれぞれ一定に保つだけで、各メモリ電
極の表面の壁電荷を消去したり、形成したりすることの
できる簡単な駆動方法を提案しようとするものである。
【００１６】
【課題を解決するための手段及び作用】第１の本発明
は、全面が絶縁層７で覆われ、ＸＹマトリックス状に配
列された複数の貫通孔を有し、その絶縁層で覆われた対
応する各貫通孔が連通して放電セルを形成するように重
ね合わされた第１及び第２のメモリー電極（メモリーＡ
及びＢ電極）３、４と、互いに交差するように所定間隔
を置いて配された、それぞれ互いに平行に配された複数
のストライプ状の第１及び第２のアドレス電極（アドレ
スＸ及びＹ電極）１、２とが、その複数の第１及び第２
のアドレス電極１、２間に、その各交点が各放電セルと
対応するように、重ね合わされた第１及び第２のメモリ
電極３、４が配されるように放電用気体の封入された管
体内に封入されて成る表示用放電管の駆動方法におい
て、第１及び第２のメモリー電極（メモリーＡ及びＢ電
極）３、４の画面上の全放電セル又はアドレスしようと
するライン上の全放電セル内に壁電荷がない初期状態の
後のアドレス期間において、第１及び第２のメモリ電極
（メモリーＡ及びＢ電極）３、４の一方に、複数の第１
及び第２のアドレス電極（アドレスＸ及びＹ電極）１、
２の内の低圧側電極との間で放電を起こさない範囲で、
アドレス放電により生じる放電空間の電位より高い電圧
を印加すると共に、第１及び第２のメモリ電極（メモリ
ーＡ及びＢ電極）３、４の他方に、複数の第１及び第２
のアドレス電極（アドレスＸ及びＹ電極）１、２の内の
高圧側電極との間で放電を起こさない範囲で、アドレス
放電により生じる放電空間の電位より低い電圧を印加し
た状態で、複数の第１及び第２のアドレス電極（アドレ
スＸ及びＹ電極）１、２間に選択的にアドレス電圧を印
加して、第１及び第２のメモリー電極（メモリーＡ及び
Ｂ電極）３、４の対応する放電セル内にそれぞれ互いに
逆極性の壁電荷を蓄積させ、アドレス期間の後のメモリ
ー期間において、第１及び第２のメモリー電極（メモリ
ーＡ及びＢ電極）３、４間に放電維持用交流電圧を印加
して、第１及び第２のメモリー電極（メモリーＡ及びＢ
電極）３、４の壁電荷の蓄積されている放電セルをメモ
リー放電状態に保持することを特徴とする表示用放電管
の駆動方法。
は、全面が絶縁層７で覆われ、ＸＹマトリックス状に配
列された複数の貫通孔を有し、その絶縁層で覆われた対
応する各貫通孔が連通して放電セルを形成するように重
ね合わされた第１及び第２のメモリー電極（メモリーＡ
及びＢ電極）３、４と、互いに交差するように所定間隔
を置いて配された、それぞれ互いに平行に配された複数
のストライプ状の第１及び第２のアドレス電極（アドレ
スＸ及びＹ電極）１、２とが、その複数の第１及び第２
のアドレス電極１、２間に、その各交点が各放電セルと
対応するように、重ね合わされた第１及び第２のメモリ
電極３、４が配されるように放電用気体の封入された管
体内に封入されて成る表示用放電管の駆動方法におい
て、第１及び第２のメモリー電極（メモリーＡ及びＢ電
極）３、４の画面上の全放電セル又はアドレスしようと
するライン上の全放電セル内に壁電荷がない初期状態の
後のアドレス期間において、第１及び第２のメモリ電極
（メモリーＡ及びＢ電極）３、４の一方に、複数の第１
及び第２のアドレス電極（アドレスＸ及びＹ電極）１、
２の内の低圧側電極との間で放電を起こさない範囲で、
アドレス放電により生じる放電空間の電位より高い電圧
を印加すると共に、第１及び第２のメモリ電極（メモリ
ーＡ及びＢ電極）３、４の他方に、複数の第１及び第２
のアドレス電極（アドレスＸ及びＹ電極）１、２の内の
高圧側電極との間で放電を起こさない範囲で、アドレス
放電により生じる放電空間の電位より低い電圧を印加し
た状態で、複数の第１及び第２のアドレス電極（アドレ
スＸ及びＹ電極）１、２間に選択的にアドレス電圧を印
加して、第１及び第２のメモリー電極（メモリーＡ及び
Ｂ電極）３、４の対応する放電セル内にそれぞれ互いに
逆極性の壁電荷を蓄積させ、アドレス期間の後のメモリ
ー期間において、第１及び第２のメモリー電極（メモリ
ーＡ及びＢ電極）３、４間に放電維持用交流電圧を印加
して、第１及び第２のメモリー電極（メモリーＡ及びＢ
電極）３、４の壁電荷の蓄積されている放電セルをメモ
リー放電状態に保持することを特徴とする表示用放電管
の駆動方法。
【００１７】第２の本発明は、全面が絶縁層７で覆わ
れ、ＸＹマトリックス状に配列された複数の貫通孔を有
し、その絶縁層で覆われた対応する各貫通孔が連通して
放電セルを形成するように重ね合わされた第１及び第２
のメモリー電極（メモリーＡ及びＢ電極）３、４と、互
いに交差するように所定間隔を置いて配された、それぞ
れ互いに平行に配された複数のストライプ状の第１及び
第２のアドレス電極（アドレスＸ及びＹ電極）１、２と
が、その複数の第１及び第２のアドレス電極１、２間
に、その各交点が各放電セルと対応するように、重ね合
わされた第１及び第２のメモリ電極３、４が配されるよ
うに放電用気体の封入された管体内に封入されて成る表
示用放電管の駆動方法において、第１及び第２のメモリ
ー電極（メモリーＡ及びＢ電極）３、４の画面上の全放
電セル又はアドレスしようとするライン上の全放電セル
内に互いに逆極性の壁電荷がある初期状態の後のアドレ
ス期間において、第１及び第２のメモリ電極（メモリー
Ａ及びＢ電極）３、４共に、アドレス放電により生じる
放電空間の電位と略等しい電圧を印加した状態で、複数
の第１及び第２のアドレス電極（アドレスＸ及びＹ電
極）１、２間に選択的にアドレス電圧を印加して、第１
及び第２のメモリー電極（メモリーＡ及びＢ電極）３、
４の対応する放電セル内の互いに逆極性の壁電荷を、ア
ドレス放電によって生じたそれぞれに対し逆極性の電荷
との再結合によって消去し、アドレス期間の後のメモリ
ー期間において、第１及び第２のメモリー電極（メモリ
ーＡ及びＢ電極）３、４間に放電維持用交流電圧を印加
して、第１及び第２のメモリー電極（メモリーＡ及びＢ
電極）３、４の壁電荷の蓄積されている放電セルをメモ
リー放電状態に保持することを特徴とする表示用放電管
の駆動方法。
れ、ＸＹマトリックス状に配列された複数の貫通孔を有
し、その絶縁層で覆われた対応する各貫通孔が連通して
放電セルを形成するように重ね合わされた第１及び第２
のメモリー電極（メモリーＡ及びＢ電極）３、４と、互
いに交差するように所定間隔を置いて配された、それぞ
れ互いに平行に配された複数のストライプ状の第１及び
第２のアドレス電極（アドレスＸ及びＹ電極）１、２と
が、その複数の第１及び第２のアドレス電極１、２間
に、その各交点が各放電セルと対応するように、重ね合
わされた第１及び第２のメモリ電極３、４が配されるよ
うに放電用気体の封入された管体内に封入されて成る表
示用放電管の駆動方法において、第１及び第２のメモリ
ー電極（メモリーＡ及びＢ電極）３、４の画面上の全放
電セル又はアドレスしようとするライン上の全放電セル
内に互いに逆極性の壁電荷がある初期状態の後のアドレ
ス期間において、第１及び第２のメモリ電極（メモリー
Ａ及びＢ電極）３、４共に、アドレス放電により生じる
放電空間の電位と略等しい電圧を印加した状態で、複数
の第１及び第２のアドレス電極（アドレスＸ及びＹ電
極）１、２間に選択的にアドレス電圧を印加して、第１
及び第２のメモリー電極（メモリーＡ及びＢ電極）３、
４の対応する放電セル内の互いに逆極性の壁電荷を、ア
ドレス放電によって生じたそれぞれに対し逆極性の電荷
との再結合によって消去し、アドレス期間の後のメモリ
ー期間において、第１及び第２のメモリー電極（メモリ
ーＡ及びＢ電極）３、４間に放電維持用交流電圧を印加
して、第１及び第２のメモリー電極（メモリーＡ及びＢ
電極）３、４の壁電荷の蓄積されている放電セルをメモ
リー放電状態に保持することを特徴とする表示用放電管
の駆動方法。
【００１８】
【実施例】次に、図３〜図５及び図１を参照して、実施
例（１）の駆動方法を説明する。尚、図３〜図５は、図
９のメモリーシート型ＰＤＰ（プラズマ・ディスプレイ
・パネル）の１つのセルの断面を示すもので、図３〜図
５において、図９と対応する部分には同一符号を付す。
図３〜図５において、負電極が接地された２００Ｖの電
源Ｅの正極よりの正電圧を、抵抗器Ｒ及びオンオフスイ
ッチＳＷ１の直列回路を通じてアドレスＸ電極（アノー
ド）１に印加し、アドレスＹ電極（カソード）２をオン
オフスイッチＳＷ２を通じて接地している。図１は、実
施例（１）におけるメモリーシート型ＰＤＰの各電極の
電圧波形のタイミングチャートを示している。
例（１）の駆動方法を説明する。尚、図３〜図５は、図
９のメモリーシート型ＰＤＰ（プラズマ・ディスプレイ
・パネル）の１つのセルの断面を示すもので、図３〜図
５において、図９と対応する部分には同一符号を付す。
図３〜図５において、負電極が接地された２００Ｖの電
源Ｅの正極よりの正電圧を、抵抗器Ｒ及びオンオフスイ
ッチＳＷ１の直列回路を通じてアドレスＸ電極（アノー
ド）１に印加し、アドレスＹ電極（カソード）２をオン
オフスイッチＳＷ２を通じて接地している。図１は、実
施例（１）におけるメモリーシート型ＰＤＰの各電極の
電圧波形のタイミングチャートを示している。
【００１９】このメモリーシート型ＰＤＰを駆動する場
合、実施例（１）の駆動方法では、メモリーＡ及びＢ電
極３、４の放電セル内の絶縁層７の表面に壁電荷がない
ことが前提で、駆動に際してはアドレス信号の印加以前
に消去放電を行うなどして画面上の全放電セル又はライ
ン上の全放電セルの壁電荷の消去を行う。その壁電荷の
具体的な方法は、アドレスＸ及びＹ電極１、２に信号を
印加しない状態で、メモリーＡ及びＢ電極３、４間に十
分な電圧を印加して、画面上の全放電セル又はライン上
の全放電セルに放電を起こさせ、その後直ちにメモリー
Ａ及びＢ電極３、４を共に放電空間電位と同じ電圧に維
持する。これによって、壁電荷は消滅すると共に、新た
な壁電荷は蓄積されない。
合、実施例（１）の駆動方法では、メモリーＡ及びＢ電
極３、４の放電セル内の絶縁層７の表面に壁電荷がない
ことが前提で、駆動に際してはアドレス信号の印加以前
に消去放電を行うなどして画面上の全放電セル又はライ
ン上の全放電セルの壁電荷の消去を行う。その壁電荷の
具体的な方法は、アドレスＸ及びＹ電極１、２に信号を
印加しない状態で、メモリーＡ及びＢ電極３、４間に十
分な電圧を印加して、画面上の全放電セル又はライン上
の全放電セルに放電を起こさせ、その後直ちにメモリー
Ａ及びＢ電極３、４を共に放電空間電位と同じ電圧に維
持する。これによって、壁電荷は消滅すると共に、新た
な壁電荷は蓄積されない。
【００２０】図３では、図１に示す如く、壁電荷がない
状態で、メモリーＡ電極３に放電空間電位（例えば、１
００Ｖ）よりの高い電圧、例えば、１５０Ｖの電圧を印
加すると共に、メモリーＢ電極４に放電空間電位よりの
低い電圧、例えば、５０Ｖの電圧を印加した状態で、ス
イッチＳＷ１、ＳＷ２を共にオンにして、アドレスＸ電
極１にアドレス放電に十分な電圧である２００Ｖの正電
圧を印加すると共に、アドレスＹ電極２を接地する。こ
の図３の状態は、放電空間ＤＣＥＳ内に放電が生じよう
とする瞬間の状態を示している。
状態で、メモリーＡ電極３に放電空間電位（例えば、１
００Ｖ）よりの高い電圧、例えば、１５０Ｖの電圧を印
加すると共に、メモリーＢ電極４に放電空間電位よりの
低い電圧、例えば、５０Ｖの電圧を印加した状態で、ス
イッチＳＷ１、ＳＷ２を共にオンにして、アドレスＸ電
極１にアドレス放電に十分な電圧である２００Ｖの正電
圧を印加すると共に、アドレスＹ電極２を接地する。こ
の図３の状態は、放電空間ＤＣＥＳ内に放電が生じよう
とする瞬間の状態を示している。
【００２１】図４は、アドレス放電が開始した状態を示
し、この放電によって発生した負電荷が壁電荷としてメ
モリーＡ電極３の上の絶縁層７上に帯電し、正電荷が壁
電荷としてメモリーＢ電極の絶縁層７上に帯電する。ア
ドレスＸ電極１に対する電圧は、放電電流が抵抗器Ｒを
流れることによる電圧降下によって、約１００Ｖに低下
するが、他の電極に対する電圧は図３の場合と同じであ
る。この後、図１に示す如く、アドレス信号電圧は次の
セルに移って行くが、そのメモリーＡ及びＢ電極３、４
にそれぞれ印加された電圧１５０Ｖ、５０Ｖは変化しな
い。又、アドレスＹ電極（カソード）２は、図１に示す
如く、不要な放電が起きないバイアス電圧、例えば、１
００Ｖに保持されているので、他のセルへのアドレス信
号電圧が他のセルのアドレスＸ電極（アノード）１に印
加されても、壁電荷はそのまま維持される。
し、この放電によって発生した負電荷が壁電荷としてメ
モリーＡ電極３の上の絶縁層７上に帯電し、正電荷が壁
電荷としてメモリーＢ電極の絶縁層７上に帯電する。ア
ドレスＸ電極１に対する電圧は、放電電流が抵抗器Ｒを
流れることによる電圧降下によって、約１００Ｖに低下
するが、他の電極に対する電圧は図３の場合と同じであ
る。この後、図１に示す如く、アドレス信号電圧は次の
セルに移って行くが、そのメモリーＡ及びＢ電極３、４
にそれぞれ印加された電圧１５０Ｖ、５０Ｖは変化しな
い。又、アドレスＹ電極（カソード）２は、図１に示す
如く、不要な放電が起きないバイアス電圧、例えば、１
００Ｖに保持されているので、他のセルへのアドレス信
号電圧が他のセルのアドレスＸ電極（アノード）１に印
加されても、壁電荷はそのまま維持される。
【００２２】図５は、１画面のアドレッシングが終り、
メモリーＡ及びＢ電極３、４間にメモリー放電のための
維持パルスが印加されている状態を示す。即ち、通常の
ＡＣ型ＰＤＰの動作と同様に、維持パルスに壁電荷によ
る電界が重畳されるセルは放電し、アドレスされずに壁
電荷の蓄積がなかったセルは放電しない。
メモリーＡ及びＢ電極３、４間にメモリー放電のための
維持パルスが印加されている状態を示す。即ち、通常の
ＡＣ型ＰＤＰの動作と同様に、維持パルスに壁電荷によ
る電界が重畳されるセルは放電し、アドレスされずに壁
電荷の蓄積がなかったセルは放電しない。
【００２３】図１について、実施例（１）の駆動方法を
更に説明する。アドレス放電は、アドレスＸ及びＹ電極
１、２が共にガス空間中に露出しているので、通常のＤ
Ｃ型ＰＤＰと同様に線順次駆動が行われる。アドレス期
間中はメモリーＡ電極３に放電空間電位（例えば、約１
００Ｖ）より高い電圧である１５０Ｖが印加され、メモ
リーＢ電極４には放電空間電位より低い電圧である５０
Ｖが印加されているので、アドレス放電の開始には影響
しない。この状態でアドレス放電が起きると、発生した
荷電粒子はメモリーＡ及びＢ電極３、４上の絶縁層７上
に帯電して壁電荷を形成する。
更に説明する。アドレス放電は、アドレスＸ及びＹ電極
１、２が共にガス空間中に露出しているので、通常のＤ
Ｃ型ＰＤＰと同様に線順次駆動が行われる。アドレス期
間中はメモリーＡ電極３に放電空間電位（例えば、約１
００Ｖ）より高い電圧である１５０Ｖが印加され、メモ
リーＢ電極４には放電空間電位より低い電圧である５０
Ｖが印加されているので、アドレス放電の開始には影響
しない。この状態でアドレス放電が起きると、発生した
荷電粒子はメモリーＡ及びＢ電極３、４上の絶縁層７上
に帯電して壁電荷を形成する。
【００２４】そして、上述の各電極の電位配分によっ
て、メモリーＡ電極３には負電荷が、メモリーＢ電極４
には正の壁電荷が形成される。このアドレス動作は線順
次で、例えば、最上部のラインから最下部まで行われ
る。
て、メモリーＡ電極３には負電荷が、メモリーＢ電極４
には正の壁電荷が形成される。このアドレス動作は線順
次で、例えば、最上部のラインから最下部まで行われ
る。
【００２５】メモリー期間では、メモリーＡ及びＢ電極
３、４に、それぞれ最高電圧が１５０Ｖ、最低電圧が５
０Ｖの互いに逆極性の交流電圧（１００Ｖの直流電圧に
振幅が５０Ｖの交流電圧が重畳された電圧）が放電維持
パルスとして印加され、アドレスによって発生した壁電
荷の蓄積による電界が維持パルスに重畳されたセルは放
電し、アドレスされずに壁電荷の蓄積されなかったセル
は放電しない。かくして、ＰＤＰの画面には画像情報に
従ってこの期間放電が持続する。
３、４に、それぞれ最高電圧が１５０Ｖ、最低電圧が５
０Ｖの互いに逆極性の交流電圧（１００Ｖの直流電圧に
振幅が５０Ｖの交流電圧が重畳された電圧）が放電維持
パルスとして印加され、アドレスによって発生した壁電
荷の蓄積による電界が維持パルスに重畳されたセルは放
電し、アドレスされずに壁電荷の蓄積されなかったセル
は放電しない。かくして、ＰＤＰの画面には画像情報に
従ってこの期間放電が持続する。
【００２６】次に、図６〜図８及び図２を参照して、実
施例（２）の駆動方法を説明する。図６〜図８は、図９
のメモリーシート型ＰＤＰ（プラズマ・ディスプレイ・
パネル）の１つのセルの断面を示し、図６〜図８におい
て、図９と対応する部分には同一符号を付す。図６〜図
８において、図３〜図５と同様に、負電極が接地された
２００Ｖの電源Ｅの正極よりの正電圧を抵抗器Ｒ及びオ
ンオフスイッチＳＷ１の直列回路を通じてアドレスＸ電
極（アノード）１に印加し、アドレスＹ電極（カソー
ド）２をオンオフスイッチＳＷ２を通じて接地するよう
にしている。図２は、実施例（２）におけるメモリーシ
ート型ＰＤＰの各電極の電圧波形のタイミングチャート
を示している。
施例（２）の駆動方法を説明する。図６〜図８は、図９
のメモリーシート型ＰＤＰ（プラズマ・ディスプレイ・
パネル）の１つのセルの断面を示し、図６〜図８におい
て、図９と対応する部分には同一符号を付す。図６〜図
８において、図３〜図５と同様に、負電極が接地された
２００Ｖの電源Ｅの正極よりの正電圧を抵抗器Ｒ及びオ
ンオフスイッチＳＷ１の直列回路を通じてアドレスＸ電
極（アノード）１に印加し、アドレスＹ電極（カソー
ド）２をオンオフスイッチＳＷ２を通じて接地するよう
にしている。図２は、実施例（２）におけるメモリーシ
ート型ＰＤＰの各電極の電圧波形のタイミングチャート
を示している。
【００２７】このメモリーシート型ＰＤＰを駆動する場
合、実施例（２）の駆動方法では、メモリーＡ及びＢ電
極３、４の放電セル内の絶縁層７の表面に一様に壁電荷
が蓄積されていることが前提であるので、駆動に際して
はアドレス信号の印加以前にメモリーＡ及びＢ電極３、
４にリセットパルスを印加して、メモリーＡ及びＢ電極
３、４の画面上の全放電セル又はライン上の全放電セル
内に放電を起こして、その各放電セル内の絶縁層７の表
面に壁電荷を形成しておく。このリセットパルスの印加
による壁電荷形成の具体的な方法は、メモリーＡ及びＢ
電極３、４間に放電を開始するに十分なリセットパルス
電圧を印加して、リセット放電による荷電粒子が放電セ
ル内に存在する期間その電圧をそのまま維持するか、又
は、メモリーＡ及びＢ電極３、４それぞれを少なくとも
放電空間電位よりも高い電圧（例えば、１５０Ｖ）と低
い電圧（例えば、５０Ｖ）を印加すれば、その各放電セ
ル内の壁電荷はそのまま保持される。そして、それから
所定時間後に、荷電粒子が存在しなく成ってから、メモ
リーＡ及びＢ電極３、４に放電空間電位と略等しい１０
０Ｖの電圧を印加すれば、その後もその各放電セル内の
壁電荷はそのまま保持される。
合、実施例（２）の駆動方法では、メモリーＡ及びＢ電
極３、４の放電セル内の絶縁層７の表面に一様に壁電荷
が蓄積されていることが前提であるので、駆動に際して
はアドレス信号の印加以前にメモリーＡ及びＢ電極３、
４にリセットパルスを印加して、メモリーＡ及びＢ電極
３、４の画面上の全放電セル又はライン上の全放電セル
内に放電を起こして、その各放電セル内の絶縁層７の表
面に壁電荷を形成しておく。このリセットパルスの印加
による壁電荷形成の具体的な方法は、メモリーＡ及びＢ
電極３、４間に放電を開始するに十分なリセットパルス
電圧を印加して、リセット放電による荷電粒子が放電セ
ル内に存在する期間その電圧をそのまま維持するか、又
は、メモリーＡ及びＢ電極３、４それぞれを少なくとも
放電空間電位よりも高い電圧（例えば、１５０Ｖ）と低
い電圧（例えば、５０Ｖ）を印加すれば、その各放電セ
ル内の壁電荷はそのまま保持される。そして、それから
所定時間後に、荷電粒子が存在しなく成ってから、メモ
リーＡ及びＢ電極３、４に放電空間電位と略等しい１０
０Ｖの電圧を印加すれば、その後もその各放電セル内の
壁電荷はそのまま保持される。
【００２８】図６では、図２に示す如く、壁電荷が蓄積
されている状態で、メモリーＡ及びＢ電極３、４が共に
約１００Ｖに保持され、メモリーＡ電極３の放電空間Ｄ
ＣＥＳの絶縁層７上には負の壁電荷が蓄積され、メモリ
ーＢ電極４の放電空間ＤＣＥＳの絶縁層７上には正の壁
電荷が蓄積されており、この状態で、スイッチＳＷ１、
ＳＷ２を共にオンにして、アドレスＸ電極１にアドレス
放電に十分な電圧である２００Ｖの正電圧を印加すると
共に、アドレスＹ電極２を接地する。この状態は、放電
空間ＤＣＥＳ内に、放電が生じようとする瞬間を示して
いる。
されている状態で、メモリーＡ及びＢ電極３、４が共に
約１００Ｖに保持され、メモリーＡ電極３の放電空間Ｄ
ＣＥＳの絶縁層７上には負の壁電荷が蓄積され、メモリ
ーＢ電極４の放電空間ＤＣＥＳの絶縁層７上には正の壁
電荷が蓄積されており、この状態で、スイッチＳＷ１、
ＳＷ２を共にオンにして、アドレスＸ電極１にアドレス
放電に十分な電圧である２００Ｖの正電圧を印加すると
共に、アドレスＹ電極２を接地する。この状態は、放電
空間ＤＣＥＳ内に、放電が生じようとする瞬間を示して
いる。
【００２９】図７は、アドレス放電が開始した状態を示
し、この放電によって発生した荷電粒子がメモリーＡ及
びＢ電極３、４の絶縁層７上の壁電荷と再結合して、壁
電荷を消滅せしめる状態を示す。アドレスＸ電極１に対
する電圧は、放電電流の抵抗器Ｒによる電圧降下によっ
て、約１００Ｖに低下するが、他の電極に対する電圧は
図６の場合と同じである。メモリＡ電極３及びメモリＢ
電極４には同じバイアス電圧の約１００Ｖに保持されて
いるが、壁電荷のためメモリーＡ電極３の表面はそれよ
り低い電圧である５０Ｖに、又、メモリーＢ電極４の表
面はそれより高い１５０Ｖ程度に成っているので、放電
した空間の正負の荷電粒子はそれぞれメモリーＡ及びＢ
電極３、４に引っ張られて、メモリーＡ及びＢ電極３、
４の各放電空間ＤＣＥＳの絶縁層７上の壁電荷と再結合
を起こす。この後、アドレス信号は順次に次のセルに移
って行くが、その間両メモリーＡ及びＢ電極３、４の電
圧は同じ状態に保持されるので、新たな放電が起きない
限り、各セルの壁電荷の状態はそのまま維持される。
し、この放電によって発生した荷電粒子がメモリーＡ及
びＢ電極３、４の絶縁層７上の壁電荷と再結合して、壁
電荷を消滅せしめる状態を示す。アドレスＸ電極１に対
する電圧は、放電電流の抵抗器Ｒによる電圧降下によっ
て、約１００Ｖに低下するが、他の電極に対する電圧は
図６の場合と同じである。メモリＡ電極３及びメモリＢ
電極４には同じバイアス電圧の約１００Ｖに保持されて
いるが、壁電荷のためメモリーＡ電極３の表面はそれよ
り低い電圧である５０Ｖに、又、メモリーＢ電極４の表
面はそれより高い１５０Ｖ程度に成っているので、放電
した空間の正負の荷電粒子はそれぞれメモリーＡ及びＢ
電極３、４に引っ張られて、メモリーＡ及びＢ電極３、
４の各放電空間ＤＣＥＳの絶縁層７上の壁電荷と再結合
を起こす。この後、アドレス信号は順次に次のセルに移
って行くが、その間両メモリーＡ及びＢ電極３、４の電
圧は同じ状態に保持されるので、新たな放電が起きない
限り、各セルの壁電荷の状態はそのまま維持される。
【００３０】図８は、１画面のアドレッシングが終り、
メモリーＡ及びＢ電極３、４間にメモリー放電のための
維持パルスが印加されている状態を示す。即ち、通常の
ＡＣ型ＰＤＰの動作と同様に、維持パルスに壁電荷によ
る電界が重畳されるセルは放電し、アドレスされずに壁
電荷の蓄積がなかったセルは放電しない。
メモリーＡ及びＢ電極３、４間にメモリー放電のための
維持パルスが印加されている状態を示す。即ち、通常の
ＡＣ型ＰＤＰの動作と同様に、維持パルスに壁電荷によ
る電界が重畳されるセルは放電し、アドレスされずに壁
電荷の蓄積がなかったセルは放電しない。
【００３１】図２について更に説明する。アドレス放電
により発生した荷電粒子がメモリーＡ及びＢ電極３、４
の絶縁層７上の壁電荷と再結合してこれを消滅せしめ
る。アドレス放電の起こらなかったセルの壁放電はその
まま残る。
により発生した荷電粒子がメモリーＡ及びＢ電極３、４
の絶縁層７上の壁電荷と再結合してこれを消滅せしめ
る。アドレス放電の起こらなかったセルの壁放電はその
まま残る。
【００３２】さて、アドレス期間に各セルに画面情報に
従った壁電荷が形成される。メモリー期間では、メモリ
ーＡ及びＢ電極３、４間に、最高電圧が１５０Ｖ、最低
電圧が５０Ｖの交流電圧（１００Ｖの直流電圧に重畳さ
れている）が放電維持パルスとして印加されるが、壁電
荷の存否により、維持パルスに壁電荷による電界が重畳
されるセルは放電し、壁電荷の消去されたセルは放電し
ない。かくして、ＰＤＰの画面には画像情報に従って、
セル毎にメモリー期間中、点灯、非点灯が持続する。
従った壁電荷が形成される。メモリー期間では、メモリ
ーＡ及びＢ電極３、４間に、最高電圧が１５０Ｖ、最低
電圧が５０Ｖの交流電圧（１００Ｖの直流電圧に重畳さ
れている）が放電維持パルスとして印加されるが、壁電
荷の存否により、維持パルスに壁電荷による電界が重畳
されるセルは放電し、壁電荷の消去されたセルは放電し
ない。かくして、ＰＤＰの画面には画像情報に従って、
セル毎にメモリー期間中、点灯、非点灯が持続する。
【００３３】上述したように、メモリーシート型ＰＤＰ
に対する実施例（１）、（２）の駆動方法は共に、アド
レス放電からメモリー放電に移行するタイミングとし
て、一旦位置情報としての壁電荷を各セルに蓄積して１
画面をアドレスし終わってから一斉に点灯を開始するも
のである。これに対し、アドレス放電からメモリー放電
に連続して移行する、即ち、ライン順次でメモリー放電
を行う方法においても、本発明の基本的駆動法であるア
ドレス放電とメモリー電極電位との関係は全く同様であ
ることは言うまでもない。但し、リセットはライン毎に
アドレスに先立って行われるので、リセットパルスはメ
モリーＡ及びＢ電極３、４ではなく、アドレスＸ及びＹ
電極１、２にアドレスに先立ってライン毎に線順次で印
加される。
に対する実施例（１）、（２）の駆動方法は共に、アド
レス放電からメモリー放電に移行するタイミングとし
て、一旦位置情報としての壁電荷を各セルに蓄積して１
画面をアドレスし終わってから一斉に点灯を開始するも
のである。これに対し、アドレス放電からメモリー放電
に連続して移行する、即ち、ライン順次でメモリー放電
を行う方法においても、本発明の基本的駆動法であるア
ドレス放電とメモリー電極電位との関係は全く同様であ
ることは言うまでもない。但し、リセットはライン毎に
アドレスに先立って行われるので、リセットパルスはメ
モリーＡ及びＢ電極３、４ではなく、アドレスＸ及びＹ
電極１、２にアドレスに先立ってライン毎に線順次で印
加される。
【００３４】上述の実施例の説明では、メモリーシート
型ＰＤＰの各電極に与える電圧値は説明のために便宜的
に示したものであって、その例示の値に限定されるもの
ではなく、ガス圧、ガス組成、電極の材料等によって異
なる値を示すものである。従って、アドレス放電の期間
中、メモリーＡ及びＢ電極３、４に印加する電圧は、放
電空間電位を中心としてそれぞれ高圧側に保持するか、
メモリーＡ及びＢ電極３、４に印加する電圧を放電空間
電位と略同電圧に設定するかによって、壁電荷を形成若
しくは消去しようとするものである。言うまでもなく、
高圧側及び低圧側それぞれの上限及び下限は、アドレス
Ｘ及びＹ電極１、２間で不要な放電を起こさない範囲に
設定される。
型ＰＤＰの各電極に与える電圧値は説明のために便宜的
に示したものであって、その例示の値に限定されるもの
ではなく、ガス圧、ガス組成、電極の材料等によって異
なる値を示すものである。従って、アドレス放電の期間
中、メモリーＡ及びＢ電極３、４に印加する電圧は、放
電空間電位を中心としてそれぞれ高圧側に保持するか、
メモリーＡ及びＢ電極３、４に印加する電圧を放電空間
電位と略同電圧に設定するかによって、壁電荷を形成若
しくは消去しようとするものである。言うまでもなく、
高圧側及び低圧側それぞれの上限及び下限は、アドレス
Ｘ及びＹ電極１、２間で不要な放電を起こさない範囲に
設定される。
【００３５】
【発明の効果】上述せる本発明によれば、全面が絶縁層
で覆われ、ＸＹマトリックス状に配列された複数の貫通
孔を有し、その絶縁層で覆われた対応する各貫通孔が連
通して放電セルを形成するように重ね合わされた第１及
び第２のメモリー電極と、互いに交差するように所定間
隔を置いて配された、それぞれ互いに平行に配された複
数のストライプ状の第１及び第２のアドレス電極とが、
その複数の第１及び第２のアドレス電極１、２間に、そ
の各交点が各放電セルと対応するように、重ね合わされ
た第１及び第２のメモリ電極が配されるように放電用気
体の封入された管体内に封入されて成る表示用放電管の
駆動方法において、その構造的特徴を生かしつつ、アド
レス期間中に両メモリ電極の各電位をそれぞれ一定に保
つだけで、各メモリ電極の表面の壁電荷を消去したり、
形成したりすることのできる簡単な駆動方法を得ること
ができる。
で覆われ、ＸＹマトリックス状に配列された複数の貫通
孔を有し、その絶縁層で覆われた対応する各貫通孔が連
通して放電セルを形成するように重ね合わされた第１及
び第２のメモリー電極と、互いに交差するように所定間
隔を置いて配された、それぞれ互いに平行に配された複
数のストライプ状の第１及び第２のアドレス電極とが、
その複数の第１及び第２のアドレス電極１、２間に、そ
の各交点が各放電セルと対応するように、重ね合わされ
た第１及び第２のメモリ電極が配されるように放電用気
体の封入された管体内に封入されて成る表示用放電管の
駆動方法において、その構造的特徴を生かしつつ、アド
レス期間中に両メモリ電極の各電位をそれぞれ一定に保
つだけで、各メモリ電極の表面の壁電荷を消去したり、
形成したりすることのできる簡単な駆動方法を得ること
ができる。
【図面の簡単な説明】
【図１】実施例（１）のタイミングチャート
【図２】実施例（２）のタイミングチャート
【図３】実施例（１）の動作説明（その１）のためのメ
モリーシート型ＰＤＰの断面図
モリーシート型ＰＤＰの断面図
【図４】実施例（１）の動作説明（その２）のためのメ
モリーシート型ＰＤＰの断面図
モリーシート型ＰＤＰの断面図
【図５】実施例（１）の動作説明（その３）のためのメ
モリーシート型ＰＤＰの断面図
モリーシート型ＰＤＰの断面図
【図６】実施例（２）の動作説明（その１）のためのメ
モリーシート型ＰＤＰの断面図
モリーシート型ＰＤＰの断面図
【図７】実施例（２）の動作説明（その２）のためのメ
モリーシート型ＰＤＰの断面図
モリーシート型ＰＤＰの断面図
【図８】実施例（２）の動作説明（その３）のためのメ
モリーシート型ＰＤＰの断面図
モリーシート型ＰＤＰの断面図
【図９】本発明を適用し得る表示用放電管の一例の分解
斜視図
斜視図
【図１０】従来例の表示用放電管の分解斜視図
【図１１】従来例のタイミングチャート
【符号の説明】 １ アドレスＸ電極（アノード） ２ アドレスＹ電極（カソード） ３ メモリーＡ電極 ４ メモリーＢ電極 ５ 前面ガラス板 ６ 背面ガラス板 ７ 絶縁層 ８ 蛍光体
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
Claims (2)
- 【請求項１】単一共通な一対のメモリー用電極板と，そ
れらと独立したアドレス用のＸＹ電極群を持つ表示用放
電管に於いて，画面上の全セルまたはアドレスしようと
するライン上の全セルの上記一対のメモリー電極板の壁
面に一様に壁電荷がない状態からＸＹ電極によるアドレ
ス放電を行う場合，アドレスの期間中，上記一対のメモ
リー電極の電位をそれぞれ，アドレス放電により生ずる
放電空間の電位に対して一方の側の電位を高く，しかし
アドレス電極の低圧側とは放電を起こさない範囲に保持
し，また他方の側の電位を低く，しかしアドレス電極の
高圧側とは放電を起こさない範囲に保持し，アドレス放
電により生ずる荷電粒子を負及び正の壁電荷として画像
に対応した位置のセルに選択的に蓄積し，それらの壁電
荷の存非を位置情報として表示放電即ちメモリー放電を
継続的に起こさせる上記表示用放電管の駆動方法。 - 【請求項２】上記表示用放電管に於いて，画面上の全セ
ルまたはアドレスしようとするライン上の全セルの上記
一対のメモリー電極板の壁面に一様にそれぞれ正及び負
の壁電荷が存在する状態からＸＹ電極によるアドレス放
電を行う場合，アドレスの期間中，上記一対のメモリー
電極の電位を共に，アドレス放電により生ずる放電空間
の電位とほぼ同じ電位に保持し，上記一対のメモリー電
極それぞれの壁面に蓄積する壁電荷を，アドレス放電に
よって生ずる荷電粒子との再結合により，画面に対応し
て選択的に消去し，それらの壁電荷の存非を位置情報と
して表示放電即ちメモリー放電を継続的に起こさせる上
記表示用放電管の駆動方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4300266A JP2650013B2 (ja) | 1992-09-29 | 1992-09-29 | 表示用放電管の駆動方法 |
| US08/113,987 US5420601A (en) | 1992-09-29 | 1993-08-30 | Method of driving indicator tube |
| CA002105111A CA2105111C (en) | 1992-09-29 | 1993-08-30 | Method of driving indicator tube |
| EP93306893A EP0590798B1 (en) | 1992-09-29 | 1993-09-01 | Methods of driving indicator tubes |
| KR1019930017370A KR100292190B1 (ko) | 1992-09-29 | 1993-09-01 | 표시용 방전관의 구동방법 |
| DE69310305T DE69310305T2 (de) | 1992-09-29 | 1993-09-01 | Ansteuerungsverfahren für Anzeigeröhren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4300266A JP2650013B2 (ja) | 1992-09-29 | 1992-09-29 | 表示用放電管の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06130913A true JPH06130913A (ja) | 1994-05-13 |
| JP2650013B2 JP2650013B2 (ja) | 1997-09-03 |
Family
ID=17882721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4300266A Expired - Fee Related JP2650013B2 (ja) | 1992-09-29 | 1992-09-29 | 表示用放電管の駆動方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5420601A (ja) |
| EP (1) | EP0590798B1 (ja) |
| JP (1) | JP2650013B2 (ja) |
| KR (1) | KR100292190B1 (ja) |
| CA (1) | CA2105111C (ja) |
| DE (1) | DE69310305T2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744909A (en) * | 1994-07-07 | 1998-04-28 | Technology Trade And Transfer Corporation | Discharge display apparatus with memory sheets and with a common display electrode |
| KR100485858B1 (ko) * | 2001-03-26 | 2005-04-28 | 가부시키가이샤 히타치세이사쿠쇼 | 플라즈마 디스플레이 패널의 구동 방법, 구동 회로 및화상 표시 장치 |
| KR20050107050A (ko) * | 2004-05-07 | 2005-11-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100563071B1 (ko) * | 2004-07-10 | 2006-03-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| KR100581905B1 (ko) * | 2004-03-25 | 2006-05-22 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100581909B1 (ko) * | 2004-04-09 | 2006-05-22 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100603333B1 (ko) * | 2004-03-18 | 2006-07-20 | 삼성에스디아이 주식회사 | 가변 유지펄스 주기를 적용한 디스플레이 패널구동방법 및디스플레이 패널 |
| KR100615200B1 (ko) * | 2003-12-22 | 2006-08-25 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100647596B1 (ko) * | 2004-03-25 | 2006-11-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100647601B1 (ko) * | 2004-04-09 | 2006-11-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100669713B1 (ko) * | 2004-03-26 | 2007-01-16 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100696468B1 (ko) * | 2004-04-08 | 2007-03-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| US7196470B2 (en) * | 2004-05-01 | 2007-03-27 | Samsung Sdi Co., Ltd. | Plasma display panel having sustain electrode arrangement |
| KR100730130B1 (ko) * | 2005-05-16 | 2007-06-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100757573B1 (ko) * | 2005-11-25 | 2007-09-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| KR100795785B1 (ko) * | 2005-11-24 | 2008-01-21 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10187091A (ja) * | 1996-12-25 | 1998-07-14 | Nec Corp | 面放電型プラズマディスプレイ |
| AU1923200A (en) | 1999-01-22 | 2000-08-07 | Dow Chemical Company, The | Surface modified divinylbenzene resin having a hemocompatible coating |
| DE10261910A1 (de) * | 2002-12-30 | 2004-07-15 | Polymerics Gmbh | Adsorbermaterial für Blut-, Blutplasma- und Albuminreinigungsverfahren |
| KR100647588B1 (ko) * | 2003-10-29 | 2006-11-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 이를 구비한 평판 표시 장치 |
| KR100918410B1 (ko) * | 2004-04-12 | 2009-09-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR20050101431A (ko) * | 2004-04-19 | 2005-10-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3753041A (en) * | 1970-11-18 | 1973-08-14 | Sperry Rand Corp | Digitally addressable gas discharge display apparatus |
| US3781587A (en) * | 1972-12-01 | 1973-12-25 | Sperry Rand Corp | Gas discharge display apparatus |
| US4329616A (en) * | 1979-12-31 | 1982-05-11 | Burroughs Corporation | Keep-alive electrode arrangement for display panel having memory |
| US4315259A (en) * | 1980-10-24 | 1982-02-09 | Burroughs Corporation | System for operating a display panel having memory |
| JPS60221796A (ja) * | 1984-04-18 | 1985-11-06 | 富士通株式会社 | ガス放電パネルの駆動方法 |
| JPH0634148B2 (ja) * | 1986-07-22 | 1994-05-02 | 日本電気株式会社 | プラズマデイスプレイ装置 |
| DE3689233D1 (de) * | 1986-11-04 | 1993-12-02 | Univ Illinois | Plasmaanzeigetafel mit unabhängigen Schaltungen für Entladungsschaltung und Adressierung. |
| US5077553A (en) * | 1988-01-19 | 1991-12-31 | Tektronix, Inc. | Apparatus for and methods of addressing data storage elements |
| JPH04216592A (ja) * | 1990-12-18 | 1992-08-06 | Ricoh Co Ltd | 表示制御装置 |
| JPH0770289B2 (ja) * | 1991-11-29 | 1995-07-31 | 株式会社ティーティーティー | 表示用放電管 |
-
1992
- 1992-09-29 JP JP4300266A patent/JP2650013B2/ja not_active Expired - Fee Related
-
1993
- 1993-08-30 US US08/113,987 patent/US5420601A/en not_active Expired - Lifetime
- 1993-08-30 CA CA002105111A patent/CA2105111C/en not_active Expired - Fee Related
- 1993-09-01 DE DE69310305T patent/DE69310305T2/de not_active Expired - Fee Related
- 1993-09-01 KR KR1019930017370A patent/KR100292190B1/ko not_active IP Right Cessation
- 1993-09-01 EP EP93306893A patent/EP0590798B1/en not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744909A (en) * | 1994-07-07 | 1998-04-28 | Technology Trade And Transfer Corporation | Discharge display apparatus with memory sheets and with a common display electrode |
| KR100485858B1 (ko) * | 2001-03-26 | 2005-04-28 | 가부시키가이샤 히타치세이사쿠쇼 | 플라즈마 디스플레이 패널의 구동 방법, 구동 회로 및화상 표시 장치 |
| KR100615200B1 (ko) * | 2003-12-22 | 2006-08-25 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100603333B1 (ko) * | 2004-03-18 | 2006-07-20 | 삼성에스디아이 주식회사 | 가변 유지펄스 주기를 적용한 디스플레이 패널구동방법 및디스플레이 패널 |
| KR100647596B1 (ko) * | 2004-03-25 | 2006-11-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100581905B1 (ko) * | 2004-03-25 | 2006-05-22 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100669713B1 (ko) * | 2004-03-26 | 2007-01-16 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100696468B1 (ko) * | 2004-04-08 | 2007-03-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100581909B1 (ko) * | 2004-04-09 | 2006-05-22 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100647601B1 (ko) * | 2004-04-09 | 2006-11-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| US7196470B2 (en) * | 2004-05-01 | 2007-03-27 | Samsung Sdi Co., Ltd. | Plasma display panel having sustain electrode arrangement |
| KR20050107050A (ko) * | 2004-05-07 | 2005-11-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100563071B1 (ko) * | 2004-07-10 | 2006-03-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| KR100730130B1 (ko) * | 2005-05-16 | 2007-06-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100795785B1 (ko) * | 2005-11-24 | 2008-01-21 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100757573B1 (ko) * | 2005-11-25 | 2007-09-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| US7400092B2 (en) | 2005-11-25 | 2008-07-15 | Lg Electronics Inc. | Plasma display having barrier ribs that each overlap the bus electrodes of different electrodes only in part |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0590798B1 (en) | 1997-05-02 |
| DE69310305T2 (de) | 1997-10-09 |
| KR100292190B1 (ko) | 2001-06-01 |
| KR940007943A (ko) | 1994-04-28 |
| EP0590798A1 (en) | 1994-04-06 |
| DE69310305D1 (de) | 1997-06-05 |
| CA2105111A1 (en) | 1994-03-30 |
| JP2650013B2 (ja) | 1997-09-03 |
| US5420601A (en) | 1995-05-30 |
| CA2105111C (en) | 2003-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06130913A (ja) | 表示用放電管の駆動方法 | |
| JP3039500B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3640622B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH09274465A (ja) | Ａｃ型ｐｄｐの駆動方法及び表示装置 | |
| JP2002229508A (ja) | プラズマディスプレイパネルの駆動方法 | |
| US6597334B1 (en) | Driving method of plasma display panel | |
| JP2914494B2 (ja) | 交流放電メモリ型プラズマディスプレイパネルの駆動方法 | |
| JPH09245627A (ja) | ガス放電表示装置、その製造方法及びそのパネルの駆動方法 | |
| JP3570496B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH11202830A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP3544055B2 (ja) | プラズマ・ディスプレイ・パネルの駆動装置 | |
| JPH1165516A (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
| JP2002215085A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JP4385568B2 (ja) | プラズマ表示装置の駆動方法 | |
| JP3328932B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH0934397A (ja) | プラズマ・ディスプレイ・パネル | |
| JPH11265164A (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JPH10214057A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3111949B2 (ja) | 面放電型プラズマディスプレイパネルおよびその駆動方法 | |
| JP2001272949A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH1165524A (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JPH09129139A (ja) | 交流型プラズマディスプレイパネルおよびその駆動方法 | |
| JP3872551B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP3641762B2 (ja) | 放電表示装置 | |
| JP3402272B2 (ja) | プラズマディスプレイパネル駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |