JPH06112516A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH06112516A JPH06112516A JP4255183A JP25518392A JPH06112516A JP H06112516 A JPH06112516 A JP H06112516A JP 4255183 A JP4255183 A JP 4255183A JP 25518392 A JP25518392 A JP 25518392A JP H06112516 A JPH06112516 A JP H06112516A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light receiving
- type
- light
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 従来と変わらない製造工程により、受光感度
の高いPIN型受光素子を提供する点。 【構成】 InPから成る半絶縁性基板に設ける凹部
に、p+ InPバッフア層、n- InGaAs光吸収層
ならびにn- InPウインド層を公知の例えば有機金属
気相成長法により選択的に堆積してエピタキシャル成長
して受光部を構成する。また、拡散領域18は、受光部
を構成する各層14、15及び16を囲むように設けて
半導体受光素子を得る。
の高いPIN型受光素子を提供する点。 【構成】 InPから成る半絶縁性基板に設ける凹部
に、p+ InPバッフア層、n- InGaAs光吸収層
ならびにn- InPウインド層を公知の例えば有機金属
気相成長法により選択的に堆積してエピタキシャル成長
して受光部を構成する。また、拡散領域18は、受光部
を構成する各層14、15及び16を囲むように設けて
半導体受光素子を得る。
Description
【0001】
【産業上の利用分野】本発明は、PIN型半導体受光素
子の改良に関する。
子の改良に関する。
【0002】
【従来の技術】従来の半導体受光素子は、n型半導体結
晶層表面から不純物を拡散して、〜100μmΦ程度の
円形領域をp型に変換する方式が採られており、pn接
合の位置が素子特性を決める重要な因子である。しか
し、このような方式では、精密な制御が難しく歩留まり
が低い難点があった。また、光通信などに利用する光検
出器としては、p層−真性領域層(Intrinsic
層)−n+ 層接合型のPIN型受光素子が知られてい
る。
晶層表面から不純物を拡散して、〜100μmΦ程度の
円形領域をp型に変換する方式が採られており、pn接
合の位置が素子特性を決める重要な因子である。しか
し、このような方式では、精密な制御が難しく歩留まり
が低い難点があった。また、光通信などに利用する光検
出器としては、p層−真性領域層(Intrinsic
層)−n+ 層接合型のPIN型受光素子が知られてい
る。
【0003】プレ−ナ型のPIN型受光素子の構成を示
す図1により説明すると、n+ InP基板1には、nI
nPバッファ層2、n- InGaAs光吸収層3、n-
InPウインド層4をこの順に積層して形成する。更に
最上部を構成するn- InPウインド層4には、p+ 拡
散領域5を設け、そのXjをn- InGaAs光吸収層
3に達する程度とする。n- InPウインド層4の表面
部分には、絶縁物層6を被覆する。素子の裏面を構成す
るに基板1露出面には、n型電極7を設置しp+ 拡散領
域5には、これを覆う絶縁物層6に開口を形成し、ここ
にp+ 拡散領域5用電極8を形成する。
す図1により説明すると、n+ InP基板1には、nI
nPバッファ層2、n- InGaAs光吸収層3、n-
InPウインド層4をこの順に積層して形成する。更に
最上部を構成するn- InPウインド層4には、p+ 拡
散領域5を設け、そのXjをn- InGaAs光吸収層
3に達する程度とする。n- InPウインド層4の表面
部分には、絶縁物層6を被覆する。素子の裏面を構成す
るに基板1露出面には、n型電極7を設置しp+ 拡散領
域5には、これを覆う絶縁物層6に開口を形成し、ここ
にp+ 拡散領域5用電極8を形成する。
【0004】このような構造のPIN型受光素子にあっ
ては、pn接合に対して、逆バイアスを印加してn- I
nGaAs光吸収層3内に空乏層を作り、入射光が主と
してこの空乏層内に吸収された際に生ずる電子と正孔を
電界内でドリフトすることにより入射光を光電流に変換
する。
ては、pn接合に対して、逆バイアスを印加してn- I
nGaAs光吸収層3内に空乏層を作り、入射光が主と
してこの空乏層内に吸収された際に生ずる電子と正孔を
電界内でドリフトすることにより入射光を光電流に変換
する。
【0005】
【発明が解決しようとする課題】従来のPIN型受光素
子は、信号増幅のためにFETやHEMTなど用の半絶
縁性基板に、トランジスタとのモノリシックな集積化が
困難であった。また、入射光の経路にp+ InGaAs
光吸収層3が存在するために、光電流に寄与しない光吸
収や再結合が行われて受光感度が低下する問題がある。
子は、信号増幅のためにFETやHEMTなど用の半絶
縁性基板に、トランジスタとのモノリシックな集積化が
困難であった。また、入射光の経路にp+ InGaAs
光吸収層3が存在するために、光電流に寄与しない光吸
収や再結合が行われて受光感度が低下する問題がある。
【0006】また、受光感度を向上するためには、pn
接合位置即ち拡散フロントをn- InGaAs光吸収層
3の表面近傍に制御する必要があるが、前記の理由によ
り歩留まりが低下する問題がある。
接合位置即ち拡散フロントをn- InGaAs光吸収層
3の表面近傍に制御する必要があるが、前記の理由によ
り歩留まりが低下する問題がある。
【0007】この対策としては、基板側から光を入射す
ると良いが、基板の表面及び裏面でのマスク合わせが必
要になり、製造プロセスが複雑になる。更に、pn接合
をn- InPウインド層4に形成して逆バイアスを印加
して空乏層をn- InGaAs光吸収層3まで伸ばせば
良いが、受光領域全面にn- InPウインド層4/n-
InGaAs光吸収層3界面が空乏層中に存在すること
になり、この界面は高電界下におかれて暗電流が増加す
る問題がある。
ると良いが、基板の表面及び裏面でのマスク合わせが必
要になり、製造プロセスが複雑になる。更に、pn接合
をn- InPウインド層4に形成して逆バイアスを印加
して空乏層をn- InGaAs光吸収層3まで伸ばせば
良いが、受光領域全面にn- InPウインド層4/n-
InGaAs光吸収層3界面が空乏層中に存在すること
になり、この界面は高電界下におかれて暗電流が増加す
る問題がある。
【0008】本発明は、このような事情により成された
もので、特に従来と変らないプロセスにより、受光感度
の高いプレ−ナ型のPIN型受光素子を提供することを
目的とする。
もので、特に従来と変らないプロセスにより、受光感度
の高いプレ−ナ型のPIN型受光素子を提供することを
目的とする。
【0009】
【課題を解決するための手段】半絶縁性基板に形成する
凹部と,この凹部底部から順に設置する第1導電型の半
導体層と,これに重ねる第2導電型の光吸収層と,この
光吸収層に積層する禁制帯幅がより大きい第2導電型の
低濃度半導体層と,この低濃度半導体層表面から内部に
かけて形成する受光領域と,この受光領域を囲み前記第
1導電型の半導体層に接して設ける第1導電型の電極領
域とに本発明に係わる半導体受光素子の特徴がある。ま
た、前記第2導電型の半吸収層が、使用するバイアス電
圧によりすべてが空乏化するように、キャリア濃度と層
厚を設定する点にも特徴がある。
凹部と,この凹部底部から順に設置する第1導電型の半
導体層と,これに重ねる第2導電型の光吸収層と,この
光吸収層に積層する禁制帯幅がより大きい第2導電型の
低濃度半導体層と,この低濃度半導体層表面から内部に
かけて形成する受光領域と,この受光領域を囲み前記第
1導電型の半導体層に接して設ける第1導電型の電極領
域とに本発明に係わる半導体受光素子の特徴がある。ま
た、前記第2導電型の半吸収層が、使用するバイアス電
圧によりすべてが空乏化するように、キャリア濃度と層
厚を設定する点にも特徴がある。
【0010】
【作用】本発明に係わる半導体受光素子は、半絶縁性基
板に形成するので、トランジスタとの集積化が容易であ
ると共に、拡散される領域は受光部以外であり、入射光
の経路にp+ 拡散領域が存在しない。従ってp+ 拡散領
域において発生する光電流に寄与しない吸収・再結合が
発生しない。また光吸収層は、受光領域ですべて空乏化
するために受光感度を高くすることができる。その上、
pn接合位置の制御は、結晶成長工程だけで行い、構造
上光吸収層中の表面近傍に拡散フロントを制御する必要
がなく、結果的に素子の歩留まりを上げることができ
る。
板に形成するので、トランジスタとの集積化が容易であ
ると共に、拡散される領域は受光部以外であり、入射光
の経路にp+ 拡散領域が存在しない。従ってp+ 拡散領
域において発生する光電流に寄与しない吸収・再結合が
発生しない。また光吸収層は、受光領域ですべて空乏化
するために受光感度を高くすることができる。その上、
pn接合位置の制御は、結晶成長工程だけで行い、構造
上光吸収層中の表面近傍に拡散フロントを制御する必要
がなく、結果的に素子の歩留まりを上げることができ
る。
【0011】
【実施例】本発明の実施例を図2乃至図6を参照して説
明する。図2は、本発明に係わる半導体受光素子の断面
構造図であり、図3乃至図6には、その製造工程を順を
追って示した。
明する。図2は、本発明に係わる半導体受光素子の断面
構造図であり、図3乃至図6には、その製造工程を順を
追って示した。
【0012】即ち、先ず製造工程を図3及び図4により
説明すると、Feをドープした半絶縁性InP基板11
表面には、絶縁膜例えばSiNx 膜12を堆積被覆後、
AZレジストなどを利用する公知のフォトリソグラフィ
技術によりパタ−ニングする。
説明すると、Feをドープした半絶縁性InP基板11
表面には、絶縁膜例えばSiNx 膜12を堆積被覆後、
AZレジストなどを利用する公知のフォトリソグラフィ
技術によりパタ−ニングする。
【0013】更に、ケミカルドライエッチング法により
SiNx 膜12をエッチングする。更に残ったSiNx
膜12をマスクとしてBr−メタノ−ルエッチング液に
よりFeドープ半絶縁性InP基板11をエッチングし
て図3に明らかにする断面形状とする。この等方性エッ
チング工程の結果凹部13が形成できるが、開口面に
は、SiNx 膜12が張出したいわゆるひさし状となる
ものの、フッ化アンモニウムにより除去する。
SiNx 膜12をエッチングする。更に残ったSiNx
膜12をマスクとしてBr−メタノ−ルエッチング液に
よりFeドープ半絶縁性InP基板11をエッチングし
て図3に明らかにする断面形状とする。この等方性エッ
チング工程の結果凹部13が形成できるが、開口面に
は、SiNx 膜12が張出したいわゆるひさし状となる
ものの、フッ化アンモニウムにより除去する。
【0014】続いてSiNx 膜12をマスクとしてFe
ドープ半絶縁性InP基板11に形成した凹部13の底
部から順にp+ InPバッフア層14、n- InGaA
s光吸収層15ならびにn- InPウインド層16を公
知の例えば有機金属気相成長法により選択的に堆積して
エピタキシャル成長して(図4参照)受光部を構成す
る。前記エピタキシャル成長工程においては、n- In
GaAs光吸収層15の層厚ならびにキャリア濃度は、
5Vの逆バイアス時にn- InGaAs光吸収層15
が、光の入射経路方向にすべて空乏化するように設定す
る。例えばキャリア濃度2E15cm- 3 の時層厚を2
μmとする。
ドープ半絶縁性InP基板11に形成した凹部13の底
部から順にp+ InPバッフア層14、n- InGaA
s光吸収層15ならびにn- InPウインド層16を公
知の例えば有機金属気相成長法により選択的に堆積して
エピタキシャル成長して(図4参照)受光部を構成す
る。前記エピタキシャル成長工程においては、n- In
GaAs光吸収層15の層厚ならびにキャリア濃度は、
5Vの逆バイアス時にn- InGaAs光吸収層15
が、光の入射経路方向にすべて空乏化するように設定す
る。例えばキャリア濃度2E15cm- 3 の時層厚を2
μmとする。
【0015】次にマスクとなったSiNx 膜12を除去
して新たにSiNx 膜17を堆積してから、AZレジス
トなどを利用する公知のフォトリソグラフィ技術により
円形にパタ−ニングする。これには、前記のように例え
ばドライケミカルエッチング法(CDE法)によるエッ
チング工程を利用する。
して新たにSiNx 膜17を堆積してから、AZレジス
トなどを利用する公知のフォトリソグラフィ技術により
円形にパタ−ニングする。これには、前記のように例え
ばドライケミカルエッチング法(CDE法)によるエッ
チング工程を利用する。
【0016】このような工程により円形にパタ−ニング
したSiNx 膜17をマスクとしてp+ InPバッフア
14との電気的接続を行う例えば亜鉛やカドミゥムなど
のP+ 拡散領域18を図5に示すように形成する。図5
に明らかなように、拡散領域18は、受光部を構成する
各層14、15及び16を囲むように設ける。拡散工程
は、拡散フロントがp+ InPバッフア層14に達する
まで行い、最終位置はどこでも良いので、厳密な条件指
定は要らない。拡散工程を終えた断面構造が図5であ
る。
したSiNx 膜17をマスクとしてp+ InPバッフア
14との電気的接続を行う例えば亜鉛やカドミゥムなど
のP+ 拡散領域18を図5に示すように形成する。図5
に明らかなように、拡散領域18は、受光部を構成する
各層14、15及び16を囲むように設ける。拡散工程
は、拡散フロントがp+ InPバッフア層14に達する
まで行い、最終位置はどこでも良いので、厳密な条件指
定は要らない。拡散工程を終えた断面構造が図5であ
る。
【0017】最終的には、拡散領域18表面には、p型
電極金属をエレクトロンビ−ム法により蒸着して、更に
イオンミ−リングによりp型電極19を形成する。ま
た、n- InPウインド層16表面を覆うSiNx 膜1
7を選択的に除去後、n型電極金属を蒸着法により蒸着
後、いわゆるリフトオフ法によりn型電極20を形成し
てPIN型半導体受光素子を完成する(図6参照)。
電極金属をエレクトロンビ−ム法により蒸着して、更に
イオンミ−リングによりp型電極19を形成する。ま
た、n- InPウインド層16表面を覆うSiNx 膜1
7を選択的に除去後、n型電極金属を蒸着法により蒸着
後、いわゆるリフトオフ法によりn型電極20を形成し
てPIN型半導体受光素子を完成する(図6参照)。
【0018】以上の実施例では、Feドープ半絶縁性I
nP基板11に形成する凹部13を利用したが、その形
状はどのようなもので良く、絶縁膜の種類はSiNに特
定化する必要はない。
nP基板11に形成する凹部13を利用したが、その形
状はどのようなもので良く、絶縁膜の種類はSiNに特
定化する必要はない。
【0019】更に構成材料としては、InP、InGa
As以外のInGaAsP、AlGaAsSb、GaA
sなども適用可能である。
As以外のInGaAsP、AlGaAsSb、GaA
sなども適用可能である。
【0020】
【発明の効果】以上のように本発明に係わるPIN型半
導体受光素子によれば、半絶縁性基板に他のFET、H
EMTなどと容易に集積化できる。また、入射光はすべ
て空乏化した光吸収層に直接導かれ、また、入射光が最
も強い光吸収層の上部で光電変換するので、受光感度が
高くできる。また、拡散フロントを制御する必要がない
ために、拡散工程における歩留まりは、非常に高く結果
的にPIN型半導体受光装置の歩留まりも上げることが
できる。
導体受光素子によれば、半絶縁性基板に他のFET、H
EMTなどと容易に集積化できる。また、入射光はすべ
て空乏化した光吸収層に直接導かれ、また、入射光が最
も強い光吸収層の上部で光電変換するので、受光感度が
高くできる。また、拡散フロントを制御する必要がない
ために、拡散工程における歩留まりは、非常に高く結果
的にPIN型半導体受光装置の歩留まりも上げることが
できる。
【0021】このように、プレ−ナ構造を簡単なプロセ
スで、実現できるので、高い信頼性やOEIC(Opt
o Electronic Intgrated Ci
rcuit)化も容易であるなど多くの利点がある。
スで、実現できるので、高い信頼性やOEIC(Opt
o Electronic Intgrated Ci
rcuit)化も容易であるなど多くの利点がある。
【図1】従来のPIN型半導体受光素子の構造を示す断
面図である。
面図である。
【図2】本発明に係わる半導体受光素子の構造を示す断
面図である。
面図である。
【図3】図2の素子の製造工程を明らかにする断面図で
ある。
ある。
【図4】図3に続く製造工程を明らかにする断面図であ
る。
る。
【図5】図4に続く製造工程を明らかにする断面図であ
る。
る。
【図6】図5に続く製造工程を明かにする断面図であ
る。
る。
1、11:InP基板、 2、14:p+ InPバッフア層、 3、15:n- InGaAs光吸収層、 12、17:絶縁膜、 13:凹部、 4、16:n- InPウインド層、 5、18:p+ 拡散領域、 6、20:n型電極、 7、19:p型電極。
Claims (2)
- 【請求項1】 半絶縁性基板に形成する凹部と,この凹
部底部から順に設置する第1導電型の半導体層と,これ
に重ねる第2導電型の光吸収層と,この光吸収層に積層
する禁制帯幅がより大きい第2導電型の低濃度半導体層
と,この低濃度半導体層表面から内部にかけて形成する
受光領域と,この受光領域を囲み前記第1導電型の半導
体層に接して設ける第1導電型の電極領域とを具備する
ことを特徴とする半導体受光素子 - 【請求項2】前記第2導電型の光吸収層が、使用するバ
イアス電圧によりすべてが空乏化するように、キャリア
濃度と層厚を設定することをと特徴とする半導体受光素
子
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4255183A JPH06112516A (ja) | 1992-09-25 | 1992-09-25 | 半導体受光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4255183A JPH06112516A (ja) | 1992-09-25 | 1992-09-25 | 半導体受光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06112516A true JPH06112516A (ja) | 1994-04-22 |
Family
ID=17275193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4255183A Pending JPH06112516A (ja) | 1992-09-25 | 1992-09-25 | 半導体受光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06112516A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008214819A (ja) * | 2007-03-06 | 2008-09-18 | Teijin Ltd | ピッチ系炭素繊維フィラー |
JP2016152272A (ja) * | 2015-02-16 | 2016-08-22 | エスアイアイ・セミコンダクタ株式会社 | 受光素子を有する光検出半導体装置 |
-
1992
- 1992-09-25 JP JP4255183A patent/JPH06112516A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008214819A (ja) * | 2007-03-06 | 2008-09-18 | Teijin Ltd | ピッチ系炭素繊維フィラー |
JP2016152272A (ja) * | 2015-02-16 | 2016-08-22 | エスアイアイ・セミコンダクタ株式会社 | 受光素子を有する光検出半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0053513B1 (en) | Avalanche photodiodes | |
US4651187A (en) | Avalanche photodiode | |
US5190883A (en) | Method for making an integrated light guide detector structure made of a semiconductive material | |
US7345325B2 (en) | Avalanche photodiode | |
US5843804A (en) | Method of making avalanche photodiodes with epitaxially-regrown guard rings | |
US4442444A (en) | Avalanche photodiodes | |
US20040251483A1 (en) | Planar avalanche photodiode | |
US20080121867A1 (en) | Avalanche Photodiode | |
US5880489A (en) | Semiconductor photodetector | |
US4794439A (en) | Rear entry photodiode with three contacts | |
EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
JP3828982B2 (ja) | 半導体受光素子 | |
US4587544A (en) | Avalanche photodetector | |
US4586067A (en) | Photodetector with isolated avalanche region | |
US11978812B2 (en) | Waveguide photodetector | |
US4586066A (en) | Avalanche photodetector | |
JPH06112516A (ja) | 半導体受光素子 | |
JPH11330536A (ja) | 半導体受光素子 | |
JPH05343731A (ja) | 受光素子 | |
JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
JP3610910B2 (ja) | 半導体受光素子 | |
WO2024154204A1 (ja) | 裏面入射型受光素子 | |
JP2645460B2 (ja) | 受光素子の製造方法 | |
JPS63281480A (ja) | 半導体受光素子及びその製造方法 | |
JPS6130085A (ja) | 光伝導検出素子 |