JPH06104638A - 電流／電圧制御される高速オッシレータ回路 - Google Patents
電流／電圧制御される高速オッシレータ回路Info
- Publication number
- JPH06104638A JPH06104638A JP5202545A JP20254593A JPH06104638A JP H06104638 A JPH06104638 A JP H06104638A JP 5202545 A JP5202545 A JP 5202545A JP 20254593 A JP20254593 A JP 20254593A JP H06104638 A JPH06104638 A JP H06104638A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- current
- cell
- current source
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】オッシレーター回路に使用し得る差動インバー
ターを与える。 【構成】本差動インバーターは第一および第二電流源と
の間に接続される。本差動インバーターは上記第一およ
び第二の制御される電流源の間に接続された第一および
第二単一信号ＣＭＯＳインバーターを含む。各電流源は
ＭＯＳトランジスターである。これらＭＯＳトランジス
ターの制御ゲートにはバイアス回路が接続されてこれら
ゲートにバイアス信号を与える。このバイアス回路は可
変電流源を含み、バイアス信号は上記可変電流源内を流
れる電流に呼応して発生される。
ターを与える。 【構成】本差動インバーターは第一および第二電流源と
の間に接続される。本差動インバーターは上記第一およ
び第二の制御される電流源の間に接続された第一および
第二単一信号ＣＭＯＳインバーターを含む。各電流源は
ＭＯＳトランジスターである。これらＭＯＳトランジス
ターの制御ゲートにはバイアス回路が接続されてこれら
ゲートにバイアス信号を与える。このバイアス回路は可
変電流源を含み、バイアス信号は上記可変電流源内を流
れる電流に呼応して発生される。
Description
【０００１】
【産業上の利用分野】本発明は一般的に、印加する電流
若しくは電圧を変化させることにより振動周波数が変化
されるＣＭＯＳ（相補的金属酸化物半導体）型の電流制
御される（current-controlled）若しくは電圧制御され
る（voltage-controlled）オッシレーターに関し、特に
奇数複数個、好ましくは三個のオッシレーターセルを環
状に相互接続することにより高速の電流制御されるオッ
シレーター（以下、電流制御型オッシレーターという）
もしくは電圧制御されるオッシレーター（以下、電圧制
御型オッシレーターという）の構成に有用なＣＭＯＳ集
積回路に関する。
若しくは電圧を変化させることにより振動周波数が変化
されるＣＭＯＳ（相補的金属酸化物半導体）型の電流制
御される（current-controlled）若しくは電圧制御され
る（voltage-controlled）オッシレーターに関し、特に
奇数複数個、好ましくは三個のオッシレーターセルを環
状に相互接続することにより高速の電流制御されるオッ
シレーター（以下、電流制御型オッシレーターという）
もしくは電圧制御されるオッシレーター（以下、電圧制
御型オッシレーターという）の構成に有用なＣＭＯＳ集
積回路に関する。
【０００２】
【従来の技術】電流制御型および電圧制御型オッシレー
ターは精確に制御された周波数を有する周期的波形を発
生するため、デジタルおよびアナログシステムの双方に
おいて広く使用されている。このようなオッシレーター
はしばしば、位相ロックされたループ（phase-locked l
oop, PLL）中に含められて、当該ＰＬＬにおける位相お
よび周波数のトラッキングを与える。電流制御され、若
しくは電圧制御されるオッシレーターを含むＰＬＬ用の
一つの特定応用例は、ＰＬＬクロック発生器で、これは
遅いオフチップシステムクロック（off-chip system cl
ock）から高速のオンチップクロック（on-chip clock）
を発生するのに使用される。
ターは精確に制御された周波数を有する周期的波形を発
生するため、デジタルおよびアナログシステムの双方に
おいて広く使用されている。このようなオッシレーター
はしばしば、位相ロックされたループ（phase-locked l
oop, PLL）中に含められて、当該ＰＬＬにおける位相お
よび周波数のトラッキングを与える。電流制御され、若
しくは電圧制御されるオッシレーターを含むＰＬＬ用の
一つの特定応用例は、ＰＬＬクロック発生器で、これは
遅いオフチップシステムクロック（off-chip system cl
ock）から高速のオンチップクロック（on-chip clock）
を発生するのに使用される。
【０００３】バイポーラ若しくはガリウム砒素（galliu
m arsenide）技術を使用して用意された、先行技術の電
流制御型および電圧制御されるオッシレーターは１Ｇｈ
ｚ（ギガヘルツ）を超える周波数で動作することができ
る。しかし、廉価なＣＭＯＳ技術を利用したときは、公
知の電流制御されるオッシレーターおよび電圧制御され
るオッシレーター回路の最大動作周波数は、実質的にも
っと低くなる。このことの部分的理由は、ＭＯＳデバイ
スに固有の相互コンダクタンスが小さいことによる。
m arsenide）技術を使用して用意された、先行技術の電
流制御型および電圧制御されるオッシレーターは１Ｇｈ
ｚ（ギガヘルツ）を超える周波数で動作することができ
る。しかし、廉価なＣＭＯＳ技術を利用したときは、公
知の電流制御されるオッシレーターおよび電圧制御され
るオッシレーター回路の最大動作周波数は、実質的にも
っと低くなる。このことの部分的理由は、ＭＯＳデバイ
スに固有の相互コンダクタンスが小さいことによる。
【０００４】改良されたトランジス相互コンダクタンス
を有するサブミクロンＣＭＯＳを使用すると、ＣＭＯＳ
の動作速度を増大することができるようになったため、
バイポーラ型若しくはＧａＡＳデバイスを必要とした使
用例にＣＭＯＳ回路を使用することができるようにな
る。残念なことに公知技術のＣＭＯＳで作った電流制御
されるオッシレーターおよび電圧制御されるオッシレー
ターの設計は、たとえサブミクロンＣＭＯＳ技術を使用
しても、１Ｇｈｚに近い有用な周波数帯域を与えること
ができない。
を有するサブミクロンＣＭＯＳを使用すると、ＣＭＯＳ
の動作速度を増大することができるようになったため、
バイポーラ型若しくはＧａＡＳデバイスを必要とした使
用例にＣＭＯＳ回路を使用することができるようにな
る。残念なことに公知技術のＣＭＯＳで作った電流制御
されるオッシレーターおよび電圧制御されるオッシレー
ターの設計は、たとえサブミクロンＣＭＯＳ技術を使用
しても、１Ｇｈｚに近い有用な周波数帯域を与えること
ができない。
【０００５】
【発明が解決しようとする課題】従ってそのような高周
波帯域内で動作するＣＭＯＳ電流制御型オッシレーター
および電圧制御型オッシレーターを与える改良設計を与
える必要がある。
波帯域内で動作するＣＭＯＳ電流制御型オッシレーター
および電圧制御型オッシレーターを与える改良設計を与
える必要がある。
【０００６】
【発明の要約】上記の設計は本発明の改良されたＣＭＯ
Ｓオッシレーター回路により与えることができる。本発
明は、その実施例を通して示すと、約２６０Ｍｈｚない
し７００Ｍｈｚの有用な周波数帯域にわたり制御可能な
動作をすることができる。１Ｇｈｚに近い周波数のみな
らず実際１Ｇｈｚを超える周波数も、ＣＭＯＳトランジ
スターの相互コンダクタンスをさらに良好にする本発明
のオッシレーター設計を使用することにより可能である
ことを了解されたい。本発明の最も基本的な形態ではオ
ッシレーター回路の振動周波数は電流制御されるもので
ある。しかし。本オッシレーター回路の入力に在来の電
圧-電流変換回路を使用することにより、電圧制御も適
宜利用可能である。
Ｓオッシレーター回路により与えることができる。本発
明は、その実施例を通して示すと、約２６０Ｍｈｚない
し７００Ｍｈｚの有用な周波数帯域にわたり制御可能な
動作をすることができる。１Ｇｈｚに近い周波数のみな
らず実際１Ｇｈｚを超える周波数も、ＣＭＯＳトランジ
スターの相互コンダクタンスをさらに良好にする本発明
のオッシレーター設計を使用することにより可能である
ことを了解されたい。本発明の最も基本的な形態ではオ
ッシレーター回路の振動周波数は電流制御されるもので
ある。しかし。本オッシレーター回路の入力に在来の電
圧-電流変換回路を使用することにより、電圧制御も適
宜利用可能である。
【０００７】本発明のオッシレーター回路は環状に相互
接続された奇数複数個のオッシレーターセルを含む。最
高周波数は得るには三個のオッシレーターセルを接続す
る。各オッシレーターセルは相互に並列接続された第一
および第二単一信号インバーターからなる差動インバー
ター（differential converter）を含む。この差動イン
バーターは差動入力信号を受信し、第一および第二の制
御される電流源（以下、制御電流源という）の間に接続
される。この第一制御電流源は、上記セルを充電させる
ための第一電流源トランジスターと、セルを放電させる
ための第二電流源トランジスターとを含む。
接続された奇数複数個のオッシレーターセルを含む。最
高周波数は得るには三個のオッシレーターセルを接続す
る。各オッシレーターセルは相互に並列接続された第一
および第二単一信号インバーターからなる差動インバー
ター（differential converter）を含む。この差動イン
バーターは差動入力信号を受信し、第一および第二の制
御される電流源（以下、制御電流源という）の間に接続
される。この第一制御電流源は、上記セルを充電させる
ための第一電流源トランジスターと、セルを放電させる
ための第二電流源トランジスターとを含む。
【０００８】ここに使用する電流源は広い負荷範囲にわ
たり全体として一様な電流を与えるデバイスを指す。供
給電圧と負荷との間に接続されて飽和領域で動作するト
ランジスターを電流源として使用することができる。し
かしながらトランジスターはオーム抵抗領域（ohmic re
gion）又は三極領域（triode region）で動作するとき
は電流源とはならない。
たり全体として一様な電流を与えるデバイスを指す。供
給電圧と負荷との間に接続されて飽和領域で動作するト
ランジスターを電流源として使用することができる。し
かしながらトランジスターはオーム抵抗領域（ohmic re
gion）又は三極領域（triode region）で動作するとき
は電流源とはならない。
【０００９】本例で使用する制御電流源は、これから与
えられる電流量が独立の制御機構により選択しうる電流
源を指す。電流源として使用されたトランジスターはそ
の制御電極に印加された電圧を変化させる機構があるな
ら、制御電流源である。もちろんこの印加電圧はトラン
ジスターがオーム抵抗領域若しくは三極領域に入ること
を許してはならず、もしもこれら領域に入った場合はそ
のトランジスターはもはや電流源ではない。
えられる電流量が独立の制御機構により選択しうる電流
源を指す。電流源として使用されたトランジスターはそ
の制御電極に印加された電圧を変化させる機構があるな
ら、制御電流源である。もちろんこの印加電圧はトラン
ジスターがオーム抵抗領域若しくは三極領域に入ること
を許してはならず、もしもこれら領域に入った場合はそ
のトランジスターはもはや電流源ではない。
【００１０】制御電流（control current）又は制御電
圧の表れである制御信号が前記第一および第二電流源ト
ランジスターに与えられ、オッシレーター回路の振動周
波数を制御する。この場合、セルへの充放電電流が高く
なるほど高い振動周波数を生ずる。セルへの充放電電流
が低いほど低い振動周波数を生ずる。
圧の表れである制御信号が前記第一および第二電流源ト
ランジスターに与えられ、オッシレーター回路の振動周
波数を制御する。この場合、セルへの充放電電流が高く
なるほど高い振動周波数を生ずる。セルへの充放電電流
が低いほど低い振動周波数を生ずる。
【００１１】また各オッシレーターセルは、オッシレー
ターセルへの充放電電流に電流を追加し又は減ずること
によりオッシレーター回路の速度を増大するブースター
回路を含むことが好ましい。オッシレーターセルコント
ローラ手段が第一および第二電流源トランジスターへの
制御信号を発生すると共に、このブースター回路を制御
するためのブースターコントローラ手段を含む。
ターセルへの充放電電流に電流を追加し又は減ずること
によりオッシレーター回路の速度を増大するブースター
回路を含むことが好ましい。オッシレーターセルコント
ローラ手段が第一および第二電流源トランジスターへの
制御信号を発生すると共に、このブースター回路を制御
するためのブースターコントローラ手段を含む。
【００１２】可変電流源すなわち制御電流源が上記第一
および第二電流源トランジスターに対する上記制御信号
を発生すると共に、前記定電流源が上記ブースター回路
を制御する。本オッシレーターセルにおける上記第一お
よび第二電流源トランジスターは上記制御電流源を流れ
る電流により電流鏡像化され（current-mirrored）、上
記ブースター回路内の別の電流源トランジスターが前記
定電流源を流れる電流により鏡像化される。このような
電流鏡像を生ずる接続は、本発明のオッシレーター回路
を、製造工程、動作温度およびオッシレーター回路への
供給電力の変動から実質的に独立なものにする。
および第二電流源トランジスターに対する上記制御信号
を発生すると共に、前記定電流源が上記ブースター回路
を制御する。本オッシレーターセルにおける上記第一お
よび第二電流源トランジスターは上記制御電流源を流れ
る電流により電流鏡像化され（current-mirrored）、上
記ブースター回路内の別の電流源トランジスターが前記
定電流源を流れる電流により鏡像化される。このような
電流鏡像を生ずる接続は、本発明のオッシレーター回路
を、製造工程、動作温度およびオッシレーター回路への
供給電力の変動から実質的に独立なものにする。
【００１３】本発明の一局面による高速の電流制御型オ
ッシレーターおよび電圧制御型オッシレーターの構成に
有用な集積回路デバイスは、第一および第二制御電流源
の間の接続された差動インバーターを含む。この差動イ
ンバーターは、上記第一および第二制御電流源の間に並
列接続された第一および第二単一信号インバーターを含
む。これら単一信号インバーターはそれぞれ、この差動
インバーターに対する差動入力信号のうちの対応するも
のを一つ受信する。
ッシレーターおよび電圧制御型オッシレーターの構成に
有用な集積回路デバイスは、第一および第二制御電流源
の間の接続された差動インバーターを含む。この差動イ
ンバーターは、上記第一および第二制御電流源の間に並
列接続された第一および第二単一信号インバーターを含
む。これら単一信号インバーターはそれぞれ、この差動
インバーターに対する差動入力信号のうちの対応するも
のを一つ受信する。
【００１４】バイアス回路の中の可変電流源内を流れる
電流に呼応して、そのバイアス回路が上記第一および第
二制御電流源を制御するためのバイアス信号を発生す
る。またこのバイアス回路は、上記単一信号インバータ
ーに接続されたブースター回路を制御する。
電流に呼応して、そのバイアス回路が上記第一および第
二制御電流源を制御するためのバイアス信号を発生す
る。またこのバイアス回路は、上記単一信号インバータ
ーに接続されたブースター回路を制御する。
【００１５】本発明の別の局面によれば、周波数制御信
号により制御される振動周波数を有するオッシレーター
回路は奇数複数個のオッシレーターセルを含む。このオ
ッシレーターセルは環状に接続され、各オッシレーター
セルがこのセルを充電するための第一電流源トランジス
ターと、このセルを放電させるための第二電流源トラン
ジスターとを含む。これらオッシレーターセルの上記第
一および第二電流源トランジスターを駆動するための制
御信号を発生するため、オッシレーターセルコントロー
ラ手段が設けられる。これらオッシレーターセルコント
ローラ手段は上記制御信号を発生するための上記周波数
制御信号に応答する。
号により制御される振動周波数を有するオッシレーター
回路は奇数複数個のオッシレーターセルを含む。このオ
ッシレーターセルは環状に接続され、各オッシレーター
セルがこのセルを充電するための第一電流源トランジス
ターと、このセルを放電させるための第二電流源トラン
ジスターとを含む。これらオッシレーターセルの上記第
一および第二電流源トランジスターを駆動するための制
御信号を発生するため、オッシレーターセルコントロー
ラ手段が設けられる。これらオッシレーターセルコント
ローラ手段は上記制御信号を発生するための上記周波数
制御信号に応答する。
【００１６】本発明の課題の一つは、１Ｇｈｚに近い周
波数において動作可能な改良されたＣＭＯＳ電流制御型
または電圧制御型オッシレーター回路を与えること、環
状に相互接続された奇数複数個（最高周波数を得るため
には三個）のオッシレーターセルからなる、改良された
ＣＭＯＳ電流制御型または電圧制御型のオッシレーター
回路を与えること、環状に相互接続された奇数複数個の
差動オッシレーターセルからなり、制御電流源内を流れ
る電流により電流鏡像化されて製造工程、温度および供
給電圧の変動を補償しうる電流源トランジスターを含
む、改良されたＣＭＯＳ電流制御型または電圧制御型の
オッシレーター回路を与えること、環状に相互接続され
た奇数複数個の差動オッシレーターセルからなり、本回
路の動作を高速化するためのブースター回路網を含む、
改良されたＣＭＯＳ電流制御型または電圧制御型のオッ
シレーター回路を与えること、および環状に相互接続さ
れた奇数複数個の差動オッシレーターセルからなり、定
電流源内を流れる電流により電流鏡像化されて製造工
程、温度および供給電圧の変動を補償しうる電流源トラ
ンジスターを含む、改良されたＣＭＯＳ電流制御型また
は電圧制御型オッシレーター回路を与えることである。
波数において動作可能な改良されたＣＭＯＳ電流制御型
または電圧制御型オッシレーター回路を与えること、環
状に相互接続された奇数複数個（最高周波数を得るため
には三個）のオッシレーターセルからなる、改良された
ＣＭＯＳ電流制御型または電圧制御型のオッシレーター
回路を与えること、環状に相互接続された奇数複数個の
差動オッシレーターセルからなり、制御電流源内を流れ
る電流により電流鏡像化されて製造工程、温度および供
給電圧の変動を補償しうる電流源トランジスターを含
む、改良されたＣＭＯＳ電流制御型または電圧制御型の
オッシレーター回路を与えること、環状に相互接続され
た奇数複数個の差動オッシレーターセルからなり、本回
路の動作を高速化するためのブースター回路網を含む、
改良されたＣＭＯＳ電流制御型または電圧制御型のオッ
シレーター回路を与えること、および環状に相互接続さ
れた奇数複数個の差動オッシレーターセルからなり、定
電流源内を流れる電流により電流鏡像化されて製造工
程、温度および供給電圧の変動を補償しうる電流源トラ
ンジスターを含む、改良されたＣＭＯＳ電流制御型また
は電圧制御型オッシレーター回路を与えることである。
【００１７】以下の説明、添付の図面および前記特許請
求の範囲から本発明の他の課題および利点を明らかにす
る。
求の範囲から本発明の他の課題および利点を明らかにす
る。
【００１８】
【実施例】図１にブロック線図で示す本発明のＣＭＯＳ
電流制御型又は電圧制御型オッシレーター回路１００
は、差動環状オッシレーター１０４を制御すべく接続さ
れたオッシレーターセルコントローラ手段すなわちバイ
アス発生器回路１０２を含む。この差動環状オッシレー
ター１０４は奇数複数個のオッシレーターセルを含む
が、図示した実施例では三個の差動オッシレーターセル
１０６Ａ、１０６Ｂおよび１０６Ｃを含む。
電流制御型又は電圧制御型オッシレーター回路１００
は、差動環状オッシレーター１０４を制御すべく接続さ
れたオッシレーターセルコントローラ手段すなわちバイ
アス発生器回路１０２を含む。この差動環状オッシレー
ター１０４は奇数複数個のオッシレーターセルを含む
が、図示した実施例では三個の差動オッシレーターセル
１０６Ａ、１０６Ｂおよび１０６Ｃを含む。
【００１９】オッシレーターセル１０６Ａ、１０６Ｂお
よび１０６Ｃは互いに同一であるので、ここではオッシ
レーターセル１０６Ａのみを図４を参照して説明する。
差動環状オッシレーター１０４の出力は図３にその詳細
を示す差動-単一端変換器手段（differential to singl
e ended converter means）１０８に接続され、オッシ
レーター回路１００の出力１１０に単一端出力信号を発
生する。
よび１０６Ｃは互いに同一であるので、ここではオッシ
レーターセル１０６Ａのみを図４を参照して説明する。
差動環状オッシレーター１０４の出力は図３にその詳細
を示す差動-単一端変換器手段（differential to singl
e ended converter means）１０８に接続され、オッシ
レーター回路１００の出力１１０に単一端出力信号を発
生する。
【００２０】簡単のため、図１には三個の差動オッシレ
ーターセル１０６Ａ、１０６Ｂ、１０６Ｃのみが示され
ている。しかし、本発明で任意の適当な奇数複数個
（３、５、７、９等）の差動オッシレーターセルが使用
できる。オッシレーターセルの数が増大するに伴い、対
応のオッシレーターの周波数帯域が低下する。従って三
個の差動オッシレーターセルを有するＣＭＯＳオッシレ
ーター回路１００の図示実施例は、本発明に従って最高
の動作周波数帯域を有するオッシレーターを与える。
ーターセル１０６Ａ、１０６Ｂ、１０６Ｃのみが示され
ている。しかし、本発明で任意の適当な奇数複数個
（３、５、７、９等）の差動オッシレーターセルが使用
できる。オッシレーターセルの数が増大するに伴い、対
応のオッシレーターの周波数帯域が低下する。従って三
個の差動オッシレーターセルを有するＣＭＯＳオッシレ
ーター回路１００の図示実施例は、本発明に従って最高
の動作周波数帯域を有するオッシレーターを与える。
【００２１】ＣＭＯＳオッシレーター回路１００の差動
オッシレーターセル１０６Ａの略線図が図４に示されて
いるが、これはオッシレーターセル１０６Ａを充電させ
るための第一のｐ-チャンネル型制御電流源トランジス
ターＱＰ１とオッシレーター１０６Ａを放電させるため
の第二のＮ-チャンネル型制御電流源トランジスターＱ
Ｎ１とを含む。第一電流源トランジスターＱＰ１と第二
電流源トランジスターＱＮ１との間に、Ｐ-チャンネル
型トランジスターＱＰ２およびＮ-チャンネル型トラン
ジスターＱＮ２が直列接続される。トランジスターＱＰ
２およびＱＮ２のゲートは相互に接続されて、セル１０
６Ａへの第一入力１１２を確定し、トランジスターＱＰ
２およびＱＮ２間の相互接続点がセル１０６Ａへの第一
出力１１４を確定する。トランジスターＱＰ２およびＱ
Ｎ２の直列接続は、入力ラインを有する第一単一信号イ
ンバーターＩ１を形成する。その入力ラインはセル１０
６Ａの入力１１２と同一であり、その出力ラインはセル
１０６Ａの出力１１４と同一である。
オッシレーターセル１０６Ａの略線図が図４に示されて
いるが、これはオッシレーターセル１０６Ａを充電させ
るための第一のｐ-チャンネル型制御電流源トランジス
ターＱＰ１とオッシレーター１０６Ａを放電させるため
の第二のＮ-チャンネル型制御電流源トランジスターＱ
Ｎ１とを含む。第一電流源トランジスターＱＰ１と第二
電流源トランジスターＱＮ１との間に、Ｐ-チャンネル
型トランジスターＱＰ２およびＮ-チャンネル型トラン
ジスターＱＮ２が直列接続される。トランジスターＱＰ
２およびＱＮ２のゲートは相互に接続されて、セル１０
６Ａへの第一入力１１２を確定し、トランジスターＱＰ
２およびＱＮ２間の相互接続点がセル１０６Ａへの第一
出力１１４を確定する。トランジスターＱＰ２およびＱ
Ｎ２の直列接続は、入力ラインを有する第一単一信号イ
ンバーターＩ１を形成する。その入力ラインはセル１０
６Ａの入力１１２と同一であり、その出力ラインはセル
１０６Ａの出力１１４と同一である。
【００２２】Ｐ-チャンネルトランジスターＱＰ２およ
びＮ-チャンネルトランジスターＱＮ３を含む第三およ
び第四ＣＭＯＳトランジスターもまた第一電流源トラン
ジスターＱＰ１および第二電流源トランジスターＱＮ１
との間に直列接続される。トランジスターＱＰ３、ＱＮ
３のゲートは相互に接続されてセル１０６Ａの第二入力
１１６を確定し、トランジスターＱＰ３、ＱＮ３間の相
互接続点はセル１０６Ａの第二出力１１８を確定する。
トランジスターＱＰ３およびＱＮ３の直列接続は、入力
ラインおよび出力ライン付きの第二単一信号インバータ
ーＩ２を形成する。この入力ラインおよび出力ラインは
それぞれ、セル１０６Ａの入力１１６およびセル１０６
Ａの出力１１８と同一である。
びＮ-チャンネルトランジスターＱＮ３を含む第三およ
び第四ＣＭＯＳトランジスターもまた第一電流源トラン
ジスターＱＰ１および第二電流源トランジスターＱＮ１
との間に直列接続される。トランジスターＱＰ３、ＱＮ
３のゲートは相互に接続されてセル１０６Ａの第二入力
１１６を確定し、トランジスターＱＰ３、ＱＮ３間の相
互接続点はセル１０６Ａの第二出力１１８を確定する。
トランジスターＱＰ３およびＱＮ３の直列接続は、入力
ラインおよび出力ライン付きの第二単一信号インバータ
ーＩ２を形成する。この入力ラインおよび出力ラインは
それぞれ、セル１０６Ａの入力１１６およびセル１０６
Ａの出力１１８と同一である。
【００２３】単一信号インバーターＩ１およびＩ２の並
列接続は差動インバーターを形成し、その場合、各単一
信号インバーターＩ１、Ｉ２は差動インバーターの差動
入力のうちの対応するものを一つ受信する。ここに「差
動インバーター」とは、例えば一高論理値と別の一低論
理値のような差動入力信号を受信し、各入力信号を反転
させ、それらの出力端に入力信号を反転した信号を与え
るインバーターを指す。単一信号インバーターＩ１、Ｉ
２で構成される差動インバーターと制御電流源トランジ
スターＱＰ１および制御電流源トランジスターＱＮ１と
の組み合わせは、第一および第二基準電圧源ＶＤＤとＶ
ＳＳとの間に接続される制御可能な差動インバーターセ
ルを形成する。この制御可能な差動インバーターセル
は、一般的に上記第一および第二電圧源ＶＤＤ、ＶＳＳ
の電圧レベルの中点に等しい電圧レベルを持つ中点を有
する一対の差動出力信号を与える。
列接続は差動インバーターを形成し、その場合、各単一
信号インバーターＩ１、Ｉ２は差動インバーターの差動
入力のうちの対応するものを一つ受信する。ここに「差
動インバーター」とは、例えば一高論理値と別の一低論
理値のような差動入力信号を受信し、各入力信号を反転
させ、それらの出力端に入力信号を反転した信号を与え
るインバーターを指す。単一信号インバーターＩ１、Ｉ
２で構成される差動インバーターと制御電流源トランジ
スターＱＰ１および制御電流源トランジスターＱＮ１と
の組み合わせは、第一および第二基準電圧源ＶＤＤとＶ
ＳＳとの間に接続される制御可能な差動インバーターセ
ルを形成する。この制御可能な差動インバーターセル
は、一般的に上記第一および第二電圧源ＶＤＤ、ＶＳＳ
の電圧レベルの中点に等しい電圧レベルを持つ中点を有
する一対の差動出力信号を与える。
【００２４】図１に示すようにオッシレーターセル１０
６Ａ、１０６Ｂ、１０６Ｃは環状に相互接続される。そ
の際、各オッシレーターセルの第一入力が環におけるそ
の先行のセルの第一出力に接続され、各オッシレーター
セルの第二入力が環における先行のセルの第二出力に接
続され、各オッシレーターセルの第一出力が環における
その後続のセルの第一入力に接続され、各オッシレータ
ーセルの第二出力が環における後続のセルの第二入力に
接続される。
６Ａ、１０６Ｂ、１０６Ｃは環状に相互接続される。そ
の際、各オッシレーターセルの第一入力が環におけるそ
の先行のセルの第一出力に接続され、各オッシレーター
セルの第二入力が環における先行のセルの第二出力に接
続され、各オッシレーターセルの第一出力が環における
その後続のセルの第一入力に接続され、各オッシレータ
ーセルの第二出力が環における後続のセルの第二入力に
接続される。
【００２５】前述したように、トランジスターＱＰ１、
ＱＮ１はそれぞれ、オッシレーターセル１０６Ａのよう
なオッシレーターセルの充電および放電の振幅を決定す
る、制御電流源を形成する。高い充放電電流を使用する
と、ＣＭＯＳオッシレーター回路１００は高い振動周波
数を生じ、小さな充放電電流を使用すると低い振動周波
数を生ずる。
ＱＮ１はそれぞれ、オッシレーターセル１０６Ａのよう
なオッシレーターセルの充電および放電の振幅を決定す
る、制御電流源を形成する。高い充放電電流を使用する
と、ＣＭＯＳオッシレーター回路１００は高い振動周波
数を生じ、小さな充放電電流を使用すると低い振動周波
数を生ずる。
【００２６】より高い振動周波数を達成するためには、
各対ＱＰ２、ＱＮ２およびＱＰ３、ＱＮ３のトランジス
ターの一方が導通しているときに他方が断となり、図１
に示す環状形状内のセル１０６Ａ、１０６Ｂ、１０６Ｃ
の相互接続の結果としてオッシレーター信号が奇数複数
個のオッシレーターセル１０６Ａ、１０６Ｂ、１０６Ｃ
を循環するようにさせるような差動設計を与えることが
望ましい。
各対ＱＰ２、ＱＮ２およびＱＰ３、ＱＮ３のトランジス
ターの一方が導通しているときに他方が断となり、図１
に示す環状形状内のセル１０６Ａ、１０６Ｂ、１０６Ｃ
の相互接続の結果としてオッシレーター信号が奇数複数
個のオッシレーターセル１０６Ａ、１０６Ｂ、１０６Ｃ
を循環するようにさせるような差動設計を与えることが
望ましい。
【００２７】図４に示すように、これらオッシレーター
セルは電流源トランジスターＱＰ１、ＱＮ１に関して対
称的である。例えばトランジスターＱＰ２はトランジス
ターＱＰ３に同一であり、トランジスターＱＮ２はトラ
ンジスターＱＮ３に同一である。その結果、電流源トラ
ンジスターＱＰ１は決して断とならない。なぜならば任
意の時刻に二つのトランジスターＱＰ２、ＱＰ３の一方
が導通しているからである。同様に、任意時刻において
二つのトランジスターＱＮ２、ＱＮ３の一方が導通して
いるので電流源トランジスターＱＮ１は決して断となら
ない。従ってトランジスターＱＰ１およびＱＮ１のドレ
ーン内に蓄積された電荷は各振動サイクル毎に充放電す
る必要がない。トランジスターＱＰ１およびＱＮ１は比
較的大きいので、もしもこれらトランジスターのドレー
ン容量が各振動サイクル毎に充放電されなければならな
いとすれば振動周波数を実質的に低下させる。
セルは電流源トランジスターＱＰ１、ＱＮ１に関して対
称的である。例えばトランジスターＱＰ２はトランジス
ターＱＰ３に同一であり、トランジスターＱＮ２はトラ
ンジスターＱＮ３に同一である。その結果、電流源トラ
ンジスターＱＰ１は決して断とならない。なぜならば任
意の時刻に二つのトランジスターＱＰ２、ＱＰ３の一方
が導通しているからである。同様に、任意時刻において
二つのトランジスターＱＮ２、ＱＮ３の一方が導通して
いるので電流源トランジスターＱＮ１は決して断となら
ない。従ってトランジスターＱＰ１およびＱＮ１のドレ
ーン内に蓄積された電荷は各振動サイクル毎に充放電す
る必要がない。トランジスターＱＰ１およびＱＮ１は比
較的大きいので、もしもこれらトランジスターのドレー
ン容量が各振動サイクル毎に充放電されなければならな
いとすれば振動周波数を実質的に低下させる。
【００２８】このＣＭＯＳオッシレーター回路１００の
動作速度をさらに改善するため、電流源トランジスター
ＱＰ１、ＱＮ１により印加される充放電電流に電流を追
加もしくは減ずるためのブースター回路手段が各オッシ
レーターセル中に含められる。図４に示すように、この
ブースター回路手段は、オッシレーターセル１０６Ａを
充電するためのＮ-チャンネル電流源トランジスターＱ
Ｎ４、ＱＮ５を含む第一電流源ブースタートランジスタ
ー手段と、オッシレーターセル１０６Ａを放電させるＰ
-チャンネル電流源トランジスターＱＰ４、ＱＰ５を含
む第二電流源ブースタートランジスター手段とを含む。
動作速度をさらに改善するため、電流源トランジスター
ＱＰ１、ＱＮ１により印加される充放電電流に電流を追
加もしくは減ずるためのブースター回路手段が各オッシ
レーターセル中に含められる。図４に示すように、この
ブースター回路手段は、オッシレーターセル１０６Ａを
充電するためのＮ-チャンネル電流源トランジスターＱ
Ｎ４、ＱＮ５を含む第一電流源ブースタートランジスタ
ー手段と、オッシレーターセル１０６Ａを放電させるＰ
-チャンネル電流源トランジスターＱＰ４、ＱＰ５を含
む第二電流源ブースタートランジスター手段とを含む。
【００２９】Ｐ-チャンネルトランジスターＱＰ６およ
びＮ-チャンネルトランジスターＱＮ６を含む第一およ
び第二ＣＭＯＳブースタートランジスターは、第一電流
源ブースタートランジスター手段ＱＮ４、ＱＮ５のトラ
ンジスターＱＮ４と、第二電流源ブースタートランジス
ター手段ＱＰ４、ＱＰ５のトランジスターＱＰ４との間
に直列接続される。トランジスターＱＰ６およびＱＮ６
のゲートは相互に接続されると共にオッシレーターセル
１０６Ａの第一入力１１２に接続され、トランジスター
ＱＰ６、ＱＮ６間の相互接続点はオッシレーターセル１
０６Ａの第一出力１１４に接続される。
びＮ-チャンネルトランジスターＱＮ６を含む第一およ
び第二ＣＭＯＳブースタートランジスターは、第一電流
源ブースタートランジスター手段ＱＮ４、ＱＮ５のトラ
ンジスターＱＮ４と、第二電流源ブースタートランジス
ター手段ＱＰ４、ＱＰ５のトランジスターＱＰ４との間
に直列接続される。トランジスターＱＰ６およびＱＮ６
のゲートは相互に接続されると共にオッシレーターセル
１０６Ａの第一入力１１２に接続され、トランジスター
ＱＰ６、ＱＮ６間の相互接続点はオッシレーターセル１
０６Ａの第一出力１１４に接続される。
【００３０】このようにしてトランジスターＱＰ６およ
びＱＮ６は、第一単一信号インバーターＩ１と入力１１
２および出力１１４を共有する第三インバーターＩ３を
形成する。この第三インバーターＩ３はトランジスター
ＱＮ４により確定される第三の制御電流源と、トランジ
スターＱＰ４により確定される第四の制御電流源との間
に接続される。
びＱＮ６は、第一単一信号インバーターＩ１と入力１１
２および出力１１４を共有する第三インバーターＩ３を
形成する。この第三インバーターＩ３はトランジスター
ＱＮ４により確定される第三の制御電流源と、トランジ
スターＱＰ４により確定される第四の制御電流源との間
に接続される。
【００３１】Ｐ-チャンネルトランジスターＱＰ７およ
びＮ-チャンネルトランジスターＱＮ７を含む上記第三
および第四ＣＭＯＳブースタートランジスターは又、第
一電流源ブースタートランジスター手段ＱＮ４、ＱＮ５
のトランジスターＱＮ５と、第二電流源ブースタートラ
ンジスター手段ＱＰ４、ＱＰ５のトランジスターＱＰ５
との間に直列接続される。トランジスターＱＰ７、ＱＮ
７のゲートは相互に接続されると共に、オッシレーター
セル１０６Ａの第二入力１１６にも接続され、トランジ
スターＱＰ７、ＱＮ７間の相互接続点はオッシレーター
セル１０６Ａの第二出力１１８に接続される。第一およ
び第二電流源ブースタートランジスター手段ＱＮ４、Ｑ
Ｎ５およびＱＰ４、ＱＰ５は、後で詳述するように図２
に示すバイアス発生器回路１０２により発生されるブー
スター制御信号により駆動される。
びＮ-チャンネルトランジスターＱＮ７を含む上記第三
および第四ＣＭＯＳブースタートランジスターは又、第
一電流源ブースタートランジスター手段ＱＮ４、ＱＮ５
のトランジスターＱＮ５と、第二電流源ブースタートラ
ンジスター手段ＱＰ４、ＱＰ５のトランジスターＱＰ５
との間に直列接続される。トランジスターＱＰ７、ＱＮ
７のゲートは相互に接続されると共に、オッシレーター
セル１０６Ａの第二入力１１６にも接続され、トランジ
スターＱＰ７、ＱＮ７間の相互接続点はオッシレーター
セル１０６Ａの第二出力１１８に接続される。第一およ
び第二電流源ブースタートランジスター手段ＱＮ４、Ｑ
Ｎ５およびＱＰ４、ＱＰ５は、後で詳述するように図２
に示すバイアス発生器回路１０２により発生されるブー
スター制御信号により駆動される。
【００３２】従ってトランジスターＱＰ７、ＱＮ７は、
第二単一信号インバーターＩ２と入力１１６および出力
１１８を共有する第四インバーターＩ４を形成する。こ
の第四インバーターＩ４はトランジスターＱＮ５により
確定される第五の制御電流源とトランジスターＱＰ５に
より確定される第六の制御電流源との間に接続される。
第二単一信号インバーターＩ２と入力１１６および出力
１１８を共有する第四インバーターＩ４を形成する。こ
の第四インバーターＩ４はトランジスターＱＮ５により
確定される第五の制御電流源とトランジスターＱＰ５に
より確定される第六の制御電流源との間に接続される。
【００３３】ブースター回路の目的は電流源トランジス
ターＱＰ１およびＱＮ１により印加される充放電電流に
電流に電流を追加しもしくは減ずることにより、振動周
波数を増大することにあるので、電流源ブースタートラ
ンジスターＱＮ４およびＱＮ５は、Ｐ-チャンネルトラ
ンジスターではなくて、Ｎ-チャンネルトランジスター
である。Ｎ-チャンネルトランジスターを使用し、それ
らのドレーンをＣＭＯＳ供給電圧ＶＤＤに接続すること
により、ブースター回路の最大出力電圧はＶＤＤより一
しきい値電圧（one threshold voltage）分低い。同様
にしてＰ-チャンネルトランジスターをトランジスター
ＱＰ４およびＱＰ５に使用し、それらのソースをＣＭＯ
Ｓ供給電圧ＶＳＳに接続することにより、ブースター回
路の最小出力電圧はＶＳＳより一しきい値分高い。その
結果、ブースター回路の出力電圧は電流源トランジスタ
ーＱＰ１のドレーン電圧を変化させるに高くなり過ぎる
ことはなく、電流源トランジスターＱＮ１のドレーン電
圧を変化させるに低くなり過ぎることもない。
ターＱＰ１およびＱＮ１により印加される充放電電流に
電流に電流を追加しもしくは減ずることにより、振動周
波数を増大することにあるので、電流源ブースタートラ
ンジスターＱＮ４およびＱＮ５は、Ｐ-チャンネルトラ
ンジスターではなくて、Ｎ-チャンネルトランジスター
である。Ｎ-チャンネルトランジスターを使用し、それ
らのドレーンをＣＭＯＳ供給電圧ＶＤＤに接続すること
により、ブースター回路の最大出力電圧はＶＤＤより一
しきい値電圧（one threshold voltage）分低い。同様
にしてＰ-チャンネルトランジスターをトランジスター
ＱＰ４およびＱＰ５に使用し、それらのソースをＣＭＯ
Ｓ供給電圧ＶＳＳに接続することにより、ブースター回
路の最小出力電圧はＶＳＳより一しきい値分高い。その
結果、ブースター回路の出力電圧は電流源トランジスタ
ーＱＰ１のドレーン電圧を変化させるに高くなり過ぎる
ことはなく、電流源トランジスターＱＮ１のドレーン電
圧を変化させるに低くなり過ぎることもない。
【００３４】前述したように、本発明のＣＭＯＳオッシ
レーター回路１００の振動周波数は電流源トランジスタ
ーＱＰ１およびＱＮ１から来る充電および放電電流によ
り決定される。充電電流および放電電流を変化させるた
めには、電流源トランジスターＱＰ１およびＱＮ１のゲ
ート上のバイアスを変化させる必要がある。図２はバイ
アス発生器回路１０２すなわちＣＭＯＳオッシレーター
回路１００のオッシレーターセルコントローラ手段の略
線図である。このバイアス発生器回路１０２はバイアス
電圧、すなわち電流源トランジスターＱＰ１およびＱＮ
１に対する制御信号並びに第一および第二電流源ブース
タートランジスター手段ＱＮ４、ＱＮ５およびＱＰ４、
ＱＰ５のブースター制御信号、を発生する。
レーター回路１００の振動周波数は電流源トランジスタ
ーＱＰ１およびＱＮ１から来る充電および放電電流によ
り決定される。充電電流および放電電流を変化させるた
めには、電流源トランジスターＱＰ１およびＱＮ１のゲ
ート上のバイアスを変化させる必要がある。図２はバイ
アス発生器回路１０２すなわちＣＭＯＳオッシレーター
回路１００のオッシレーターセルコントローラ手段の略
線図である。このバイアス発生器回路１０２はバイアス
電圧、すなわち電流源トランジスターＱＰ１およびＱＮ
１に対する制御信号並びに第一および第二電流源ブース
タートランジスター手段ＱＮ４、ＱＮ５およびＱＰ４、
ＱＰ５のブースター制御信号、を発生する。
【００３５】電流源トランジスターＱＰ１およびＱＮ１
のゲートのバイアス電圧すなわち制御信号は、可変電流
源１２０すなわち制御電流源１２０を流れる制御電流Ｉ
1により決定される。もしも電圧制御が望まれるなら、
制御電流源１２０の代わりに在来のＣＭＯＳ電圧-電流
変換回路１２１を使用することができることは当業者に
は明白であろう。本技術分野ではこれにとって替る多数
の設計がよく知られているので、ＣＭＯＳ電圧-電流コ
ンバーター回路１２１を詳細に図示又は記載することは
しない。
のゲートのバイアス電圧すなわち制御信号は、可変電流
源１２０すなわち制御電流源１２０を流れる制御電流Ｉ
1により決定される。もしも電圧制御が望まれるなら、
制御電流源１２０の代わりに在来のＣＭＯＳ電圧-電流
変換回路１２１を使用することができることは当業者に
は明白であろう。本技術分野ではこれにとって替る多数
の設計がよく知られているので、ＣＭＯＳ電圧-電流コ
ンバーター回路１２１を詳細に図示又は記載することは
しない。
【００３６】もしも制御電流Ｉ1が増大されるとＶＣ１
が減少され、ＶＣ２は増大される。従ってＣＭＯＳオッ
シレーター回路１００はより高い周波数で振動する。電
流源トランジスターＱＰ１、ＱＮ１からの充電電流およ
び放電電流は制御電流Ｉ1により電流鏡像化されるの
で、これら電流は製造工程、温度および供給電源の変動
に対し実質的に独立である。同様にしてブースター回路
の充電電流および放電電流も定電流源１２２を流れる制
御電流Ｉ2により電流鏡像化され、従ってこのブースタ
ー電流もまた製造工程、温度および供給電力の変動に対
して実質的に独立である。
が減少され、ＶＣ２は増大される。従ってＣＭＯＳオッ
シレーター回路１００はより高い周波数で振動する。電
流源トランジスターＱＰ１、ＱＮ１からの充電電流およ
び放電電流は制御電流Ｉ1により電流鏡像化されるの
で、これら電流は製造工程、温度および供給電源の変動
に対し実質的に独立である。同様にしてブースター回路
の充電電流および放電電流も定電流源１２２を流れる制
御電流Ｉ2により電流鏡像化され、従ってこのブースタ
ー電流もまた製造工程、温度および供給電力の変動に対
して実質的に独立である。
【００３７】ＣＭＯＳオッシレーター回路１００により
発生される出力波形のデューティーサイクルを改善する
ため、差動-単一端変換手段１０８をオッシレーター回
路１００についての例示実施例に使用する。差動-単一
端変換手段１０８の略線図は図３に示されているが、こ
の手段はオッシレーター回路１００の差動入力１２４、
１２６および出力１１０を含む。出力波形のデューティ
ーサイクルは、差動環状オッシレーター１０４からの差
動出力信号をオッシレーター出力１１０における単一端
出力信号（single-ended output signal）に変換するこ
とにより著しく改善される。なぜならばその場合、デュ
ーティーサイクルは差動出力信号の交差点（crossover
point）により決定されるからである。これらオッシレ
ーターセルは対称的であるので、各交差点は一定であ
る。
発生される出力波形のデューティーサイクルを改善する
ため、差動-単一端変換手段１０８をオッシレーター回
路１００についての例示実施例に使用する。差動-単一
端変換手段１０８の略線図は図３に示されているが、こ
の手段はオッシレーター回路１００の差動入力１２４、
１２６および出力１１０を含む。出力波形のデューティ
ーサイクルは、差動環状オッシレーター１０４からの差
動出力信号をオッシレーター出力１１０における単一端
出力信号（single-ended output signal）に変換するこ
とにより著しく改善される。なぜならばその場合、デュ
ーティーサイクルは差動出力信号の交差点（crossover
point）により決定されるからである。これらオッシレ
ーターセルは対称的であるので、各交差点は一定であ
る。
【００３８】シミユレーションの結果ガ図５および６に
示してあル。これらの図はそれぞれ、図１の回路につい
てＣＭＯＳオッシレーター１００および実効周波数を電
流特性に対し記録したグラフを示す。図１のオッシレー
ター回路はデューティーサイクルを改善するための二分
の一回路（a divide by two circuit）の必要性をとり
除くので、これから得られる図５に示す出力信号は優れ
たデューティーサイクルを示している。さらに回路の最
高振動周波数においてさえ十分なレール-ツー-レール
スウィング（rail-to-rail swing）が達成される。正常
な動作条件の下ではこのデューティーサイクルは５０／
５０である。高速ＮＭＯＳおよび遅速ＰＭＯＳトランジ
スターが存在するような最悪の条件の下でも、デューテ
ィーサイクルは依然４７／５３である。この最悪の条件
は、振動周波数２６６Ｍｈｚ時のビットセンターからの
偏差が０．１２ナノ秒未満の場合を表している。
示してあル。これらの図はそれぞれ、図１の回路につい
てＣＭＯＳオッシレーター１００および実効周波数を電
流特性に対し記録したグラフを示す。図１のオッシレー
ター回路はデューティーサイクルを改善するための二分
の一回路（a divide by two circuit）の必要性をとり
除くので、これから得られる図５に示す出力信号は優れ
たデューティーサイクルを示している。さらに回路の最
高振動周波数においてさえ十分なレール-ツー-レール
スウィング（rail-to-rail swing）が達成される。正常
な動作条件の下ではこのデューティーサイクルは５０／
５０である。高速ＮＭＯＳおよび遅速ＰＭＯＳトランジ
スターが存在するような最悪の条件の下でも、デューテ
ィーサイクルは依然４７／５３である。この最悪の条件
は、振動周波数２６６Ｍｈｚ時のビットセンターからの
偏差が０．１２ナノ秒未満の場合を表している。
【００３９】図６ではグラフは最善、定格および最悪の
場合の状態について電流範囲０．１ｍＡないし０．６ｍ
Ａの制御電流Ｉ1を変化させたきの、制御電流Ｉ1に対す
るシミユレーション周波数を示す。定格の場合、ＣＭＯ
Ｓオッシレーター回路１００は周波数範囲２６０Ｍｈｚ
ないし７００Ｍｈｚにわたり機能する。より低い周波数
帯域を必要とする用途のためにはオッシレーター１０６
の個数を増大させるか又はデバイダー回路を使用するこ
とにより、出力周波数を低減させることができる。
場合の状態について電流範囲０．１ｍＡないし０．６ｍ
Ａの制御電流Ｉ1を変化させたきの、制御電流Ｉ1に対す
るシミユレーション周波数を示す。定格の場合、ＣＭＯ
Ｓオッシレーター回路１００は周波数範囲２６０Ｍｈｚ
ないし７００Ｍｈｚにわたり機能する。より低い周波数
帯域を必要とする用途のためにはオッシレーター１０６
の個数を増大させるか又はデバイダー回路を使用するこ
とにより、出力周波数を低減させることができる。
【００４０】
【効果】以上に説明したように、本発明はＣＭＯＳ型オ
ッシレーターでありながら、高周波帯域内で動作する改
良型オッシレーターを与えることができる。
ッシレーターでありながら、高周波帯域内で動作する改
良型オッシレーターを与えることができる。
【００４１】すなわち本発明による改良されたＣＭＯＳ
オッシレーター回路は有用な周波数帯域、たとえば２６
０Ｍｈｚないし７００Ｍｈｚ、にわたり制御可能な動作
をすることができるのみならず、ＣＭＯＳトランジスタ
ーの相互コンダクタンスをさらに良好にする本発明のオ
ッシレーター設計を使用することにより１Ｇｈｚに近い
周波数のみならず実際１Ｇｈｚを超える周波数も可能で
ある。また本発明の最も基本的な形態ではオッシレータ
ー回路の振動周波数は電流制御されるものであるが、オ
ッシレーター回路の入力に在来の電圧-電流変換回路を
使用することにより、電圧制御型オッシレーターとして
利用することも可能である。
オッシレーター回路は有用な周波数帯域、たとえば２６
０Ｍｈｚないし７００Ｍｈｚ、にわたり制御可能な動作
をすることができるのみならず、ＣＭＯＳトランジスタ
ーの相互コンダクタンスをさらに良好にする本発明のオ
ッシレーター設計を使用することにより１Ｇｈｚに近い
周波数のみならず実際１Ｇｈｚを超える周波数も可能で
ある。また本発明の最も基本的な形態ではオッシレータ
ー回路の振動周波数は電流制御されるものであるが、オ
ッシレーター回路の入力に在来の電圧-電流変換回路を
使用することにより、電圧制御型オッシレーターとして
利用することも可能である。
【００４２】また本オッシレーターセルにおける電流源
トランジスターはその制御電流源を流れる電流により電
流鏡像化され、ブースター回路内の別の電流源トランジ
スターはその定電流源を流れる電流により鏡像化される
ので、本発明のオッシレーター回路はその製造工程、動
作温度およびオッシレーター回路への供給電力の変動か
ら実質的に独立に動作することができる。
トランジスターはその制御電流源を流れる電流により電
流鏡像化され、ブースター回路内の別の電流源トランジ
スターはその定電流源を流れる電流により鏡像化される
ので、本発明のオッシレーター回路はその製造工程、動
作温度およびオッシレーター回路への供給電力の変動か
ら実質的に独立に動作することができる。
【００４３】本発明は好ましい実施例を参照しつつ詳細
に上に説明したが、本発明の特許請求の範囲を逸脱する
ことなく種々の設計変更が可能であることを了解された
い。
に上に説明したが、本発明の特許請求の範囲を逸脱する
ことなく種々の設計変更が可能であることを了解された
い。
【図１】本発明に基づくＣＭＯＳ電流制御型又は電圧制
御型のオッシレーター回路のブロック線図である。
御型のオッシレーター回路のブロック線図である。
【図２】図１のＣＭＯＳオッシレーター回路のバイアス
発生器回路又はオッシレーターセルコントローラの略線
図である。
発生器回路又はオッシレーターセルコントローラの略線
図である。
【図３】図１のＣＭＯＳオッシレーター回路の差動-単
一端変換器回路の略線図である。
一端変換器回路の略線図である。
【図４】図１のＣＭＯＳオッシレーター回路の差動オッ
シレーターセルの略線図である。
シレーターセルの略線図である。
【図５】図１のＣＭＯＳオッシレーター回路のシミュレ
ーションで得られる出力信号を例すグラフである。
ーションで得られる出力信号を例すグラフである。
【図６】図５のシミュレーションにおけるオッシレータ
ー周波数を制御電流に対して示したグラフである。
ー周波数を制御電流に対して示したグラフである。
１００ ＣＭＯＳ電流制御型／電圧制御型オッシレータ
ー回路 １０２ バイアス発生器回路 １０４ 差動環状オッシレーター １０６ 差動オッシレーターセル １０８ 差動-単一端変換器 １１０ 出力端
ー回路 １０２ バイアス発生器回路 １０４ 差動環状オッシレーター １０６ 差動オッシレーターセル １０８ 差動-単一端変換器 １１０ 出力端
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート ディー．ウォールドラン アメリカ合衆国 80526 コロラド、フォ ート コリンズ、チャパラル ドライブ 2712
Claims (36)
- 【請求項１】第一および第二の制御される電流源（以
下、制御電流源という）間に接続された差動インバータ
を含む集積回路デバイス。 - 【請求項２】請求項１に記載のデバイスにおいて、該差
動インバーターが該第一および第二制御電流源間に並列
に接続された第一および第二単一信号インバーターを含
む、デバイス。 - 【請求項３】請求項２に記載のデバイスにおいて、該単
一信号インバーターがＣＭＯＳインバーターであるデバ
イス。 - 【請求項４】請求項３に記載のデバイスにおいて、該差
動インバーターが差動入力信号を受信すると共に各該単
一信号インバーターが該差動入力信号のうちの対応する
ものを一つ受信する、デバイス。 - 【請求項５】請求項４に記載のデバイスにおいて、各該
制御電流源が制御ゲート付きのＭＯＳトランジスターで
ある、デバイス。 - 【請求項６】請求項５に記載のデバイスであってさら
に、 該ゲートに接続された出力ラインを有し、該ゲートにバ
イアス信号を与えるバイアス回路にして、該バイアス回
路が可変電流源を含み、該バイアス信号が該可変電流源
内の電流に応答して発生されるようにされたデバイス。 - 【請求項７】請求項４に記載のデバイスであってさら
に、 該差動インバーターのスイッチング速度を増大すべく該
単一信号インバーターに接続されたブースター回路を含
むデバイス。 - 【請求項８】請求項７に記載のデバイスにおいて、 各該単一信号インバーターが入力および出力ラインを有
し、各該入力ラインがそれぞれの該差動入力信号を受信
し、該出力ラインが該信号の反転信号を与えると共に、 該ブースター回路が、該第一単一信号インバーターと入
力ラインおよび出力ラインを共有する第三インバーター
と、該第二単一信号インバーターと入力ラインおよび出
力ラインを共有する第四インバーターとを含むようにさ
れたデバイス。 - 【請求項９】請求項８に記載のデバイスであってさら
に、 第三、第四、第五および第六の制御電流源を含み、 該第三インバーターが該第三および第四制御電流源間に
接続され、 該第四インバーターが該第五および第六制御電流源間に
接続されるようにされたデバイス。 - 【請求項１０】集積回路デバイスであって、 各々が制御ゲート付きＭＯＳトランジスターである第一
および第二の制御電流源（以下、制御電流源という）
と、 該第一および第二制御電流源間に並列に接続された第一
および第二単一信号ＣＭＯＳインバーターを有する差動
インバーターにして、該差動インバーターが差動入力信
号を受信すると共に、該単一信号インバーターが該信号
のうち対応するものを一つ受信する、差動インバーター
と、 該制御ゲートに接続されてこれらにバイアス信号を与え
る出力ラインを有するバイアス回路にして、該バイアス
回路が可変電流源を含み、該バイアス信号が該可変電流
源内の電流に応答して発生される、バイアス回路と、 該差動インバーターのスイッチング速度を増大すべく該
単一信号インバーターに接続されたブースター回路にし
て、各該単一信号インバーターが入力ラインおよび出力
ラインを有し、各該入力ラインがそれぞれ該差動入力信
号を受信し、該出力ラインが該信号の反転信号を与え、
該第一単一信号インバーターと該入力ラインおよび出力
ラインを共有する第三インバーター並びに該第二単一信
号インバーターと該入力および出力ラインを共有する第
四インバーターを含むブースター回路と、 第三、第四、第五および第六の制御電流源にして、該第
三インバーターが該第三および第四制御電流源間に接続
され、該第四インバーターが該第五および第六制御電流
源間に接続される第三、第四、第五および第六制御電流
源とを含むデバイス。 - 【請求項１１】第一および第二基準電圧源を有する集積
回路において前記基準電圧源間に接続された制御可能な
差動インバーターセルであって、該セルが一般的に該第
一および第二電圧源の電圧レベルの中間値に等しい電圧
レベルを有する一対の差動出力信号を与えるようにされ
た制御可能な差動インバーターセル。 - 【請求項１２】集積回路において、二つの電流源に接続
された一対のインバーターを含む差動インバーターセル
であって、その電流源の一方が該一対のインバーターに
電荷を与え、他方が該インバーターから電荷を除去する
ようにされた差動インバーターセル。 - 【請求項１３】集積回路において、二つの電流源に接続
された一対のインバーターを各々に含む複数のセルを有
するオッシレーター。 - 【請求項１４】集積回路において、直列接続された複数
のセルを有するオッシレーターであって、各該セルがＣ
ＭＯＳ差動インバーターと、 該オッシレーターが２６０メガＨｚを超える周波数を有
するようにさせるため該オッシレーターセルに接続され
た制御される電流源とを含むようにされたオッシレータ
ー。 - 【請求項１５】電流制御されるオッシレーター回路（以
下、電流制御型オッシレーター回路という）であって、 環状に相互接続された奇数複数個のオッシレーターセル
にしてその各々が、該オッシレーターを充電させるため
の第一電流源トランジスターと該オッシレーターセルを
放電させるための第二電流源トランジスターとを含む、
オッシレーターセルと、 該オッシレーターセルの該第一および第二電流源トラン
ジスターを駆動するための制御信号を発生すると共に、
制御される電流源（以下、制御電流源という）内の電流
に応答して該制御信号が発生されるようにされた該制御
電流源を含む、オッシレーターセルコントローラ手段と
を含むことを特徴とする電流制御型オッシレーター回
路。 - 【請求項１６】請求項１５に記載の電流制御型オッシレ
ーター回路において、各該オッシレーターセルの該第一
電流源トランジスターおよび該第二電流源トランジスタ
ーが、該制御電流源内を流れる電流により電流鏡像化さ
れることを特徴とする電流制御型オッシレーター回路。 - 【請求項１７】請求項１６に記載の電流制御型オッシレ
ーター回路において、該オッシレーターセルの各々がさ
らに、該第一および第二電流源トランジスターのオペレ
ーションを援助するためのブースター回路手段を含み、
該オッシレーターセルコントローラ手段がさらに該ブー
スター回路手段を制御するためのブースターコントロー
ラ手段を含むようにされた電流制御型オッシレーター回
路。 - 【請求項１８】請求項１７に記載の電流制御型オッシレ
ーター回路において、該オッシレーターセルが差動オッ
シレーターセルを含み、該電流制御型オッシレーター回
路がさらに、該電流制御型オッシレーター回路のため単
一端出力信号を発生すべく、該奇数複数個の差動オッシ
レーターセルに接続された差動-単一端信号変換器手段
を含むようにされた電流制御型オッシレーター回路。 - 【請求項１９】請求項１８に記載の電流制御型オッシレ
ーター回路において、各該差動オッシレーターセルがそ
れぞれにゲート、ドレーンおよびソースを有し、該第一
電流源トランジスターおよび該第二電流源トランジスタ
ー間に接続された第一および第二ＣＭＯＳトランジスタ
ーにして、該第一および第二ＣＭＯＳトランジスターの
ゲートが相互に接続されて該セルの第一入力を確定し、
該第一および第二ＣＭＯＳトランジスターの相互接続点
が該セルの第一出力を確定するようにされた、第一およ
び第二ＣＭＯＳトランジスターと、 それぞれにゲート、ドレーンおよびソースを有し、該第
一電流源トランジスターおよび該第二電流源トランジス
ター間に接続された第三および第四ＣＭＯＳトランジス
ターにして、該第三および第四ＣＭＯＳトランジスター
のゲートが相互に接続されて該セルの第二入力を確定
し、該第三および第四ＣＭＯＳトランジスターの相互接
続点が該セルの第二出力を確定するようにされた、第三
および第四ＣＭＯＳトランジスターとを含み、 環状になるように、各セルの該第一入力がそのセルに先
行するセルの第一出力に接続されると共に、各セルの該
第二入力がそのセルに先行するセルの第二出力に接続さ
れ、該第一出力が当該環状内でそのセルに後続するセル
の第一入力に接続され、該第二出力が当該環状内でその
セルに後続するセルの第二入力に接続されるようにされ
た電流制御型オッシレーター回路。 - 【請求項２０】請求項１９に記載の電流制御型オッシレ
ーター回路において、該ブースター回路手段が、 該オッシレーターセルを充電させるための第一電流源ブ
ースタートランジスター手段、および該オッシレーター
セルを放電させるための第二電流源ブースタートランジ
スター手段と、 各々にゲート、ドレーンおよびソースを有し、かつ該第
一電流源ブースタートランジスター手段と該第二電流源
ブースタートランジスター手段との間に直列接続され
た、第三および第四ＣＭＯＳブースタートランジスター
にして、該第三および第四ＣＭＯＳブースタートランジ
スターはそれらのゲートが相互に接続されると共に該セ
ルの該第二入力に接続され、該第三および第四ＣＭＯＳ
ブースタートランジスター間の相互接続点が該セルの該
第二出力に接続されるようにされた第三、第四ＣＭＯＳ
トランジスターブースタートランジスターとを含み、 該第一および第二電流源ブースタートランジスター手段
が該ブースター制御信号により駆動されるようにされた
電流制御型オッシレーター回路。 - 【請求項２１】請求項２０に記載の電流制御型オッシレ
ーター回路において、該オッシレーターセルコントロー
ラ手段の該ブースターコントローラ手段が、ブースター
制御電流を発生するための電流源を含み、各該オッシレ
ーターセルの該第一および第二電流源ブースタートラン
ジスター手段が該ブースター制御電流により電流鏡像化
されるようにされた電流制御型オッシレーター回路。 - 【請求項２２】振動周波数が周波数制御信号により制御
されるオッシレーター回路であって、 環状に相互接続された奇数複数個のオッシレーターセル
にしてその各々が、該オッシレーターを充電させるため
の第一電流源トランジスターと該オッシレーターセルを
放電させるための第二電流源トランジスターとを含むよ
うにされたオッシレーターセルと、 該オッシレーターセルの該第一および第二電流源トラン
ジスターを駆動するための制御信号を発生すると共に、
該制御信号を発生すべく該周波数制御信号に応答するオ
ッシレーターセルコントローラ手段とを含むことを特徴
とする電流制御型オッシレーター回路。 - 【請求項２３】請求項２２に記載のオッシレーター回路
において、 該周波数制御信号が電流信号を含み、 該オッシレーターセルコントローラ手段が、制御される
電流源（以下、制御電流源と言う）を含み、 該制御電流源を流れる電流が該オッシレーター回路の振
動周波数を決定するようにされたオッシレーター回路。 - 【請求項２４】請求項２３に記載のオッシレーター回路
において、各該セルの該第一電流源トランジスターおよ
び第二電流源トランジスターが、該制御電流源を流れる
電流により電流鏡像化されるようにされたオッシレータ
ー回路。 - 【請求項２５】請求項２２に記載のオッシレーター回路
において該周波数制御信号が電圧信号を含み、 該オッシレーターセルコントローラ手段が、制御される
電流源（以下、制御電流源という）にしてこれを流れる
電流が該オッシレーター回路の周波数を決定するように
された制御電流源を含み、さらに該オッシレーター回路
は、該電圧信号を、該制御電流源を流れる電流を確定す
る電流に変換するための電圧-電流変換手段を含むよう
にされたオッシレーター回路。 - 【請求項２６】請求項２５に記載のオッシレーター回路
において、 各該オッシレーターセルの該第一電流源トランジスター
および該第二電流源トランジスターが、該制御電流源を
流れる電流により鏡像化されるようにされたオッシレー
ター回路。 - 【請求項２７】請求項２２に記載のオッシレーター回路
において、 各該オッシレーターセルがさらに、該第一および第二電
流源トランジスターのオペレーションを援助するための
ブースター回路手段を含み、 該オッシレーターセルコントローラ手段がさらに該ブー
スター回路手段を制御するためのブースターコントロー
ラ手段を含むようにされたオッシレーター回路。 - 【請求項２８】請求項２７に記載のオッシレーター回路
において、 該オッシレーターセルが差動オッシレーターセルを含
み、 該オッシレーター回路がさらに、該奇数複数個の差動オ
ッシレーターセルに接続されており該オッシレーター回
路への単一端出力信号を発生するための差動-単一端変
換器手段を含むようにされたオッシレーター回路。 - 【請求項２９】請求項２８に記載のオッシレーター回路
において、各該差動オッシレーターセルが、 それぞれにゲート、ドレーンおよびソースを有し、該第
一電流源トランジスターおよび該第二電流源トランジス
ター間に接続された第一および第二ＣＭＯＳトランジス
ターにして、該第一および第二ＣＭＯＳトランジスター
のゲートが相互に接続されて該セルの第一入力を確定
し、該第一および第二ＣＭＯＳトランジスターの相互接
続点が該セルの第一出力を確定するようにされた、第一
および第二ＣＭＯＳトランジスターと、 それぞれにゲート、ドレーンおよびソースを有し、該第
一電流源トランジスターおよび該第二電流源トランジス
ター間に接続された第三および第四ＣＭＯＳトランジス
ターにして、該第三および第四ＣＭＯＳトランジスター
のゲートが相互に接続されて該セルの第二入力を確定
し、該第三および第四ＣＭＯＳトランジスターの相互接
続点が該セルの第二出力を確定するようにされた、第三
および第四ＣＭＯＳトランジスターとを含み、 環状になるように、各セルの該第一入力がそのセルに先
行するセルの第一出力に接続されると共に、各セルの該
第二入力がそのセルに先行するセルの第二出力に接続さ
れ、該第一出力が当該環状内でそのセルに後続するセル
の第一入力に接続され、該第二出力が当該環状内でその
セルに後続するセルの第二入力に接続されるようにされ
た電流制御型オッシレーター回路。 - 【請求項３０】請求項２９に記載のオッシレーター回路
において該ブースター回路手段が該オッシレーターセル
を充電させるための第一電流源ブースタートランジスタ
ー手段と該オッシレーターセルを放電させるための第二
電流源ブースタートランジスター手段と、 各々にゲート、ドレーンおよびソースを有し、かつ該第
一電流源ブースタートランジスター手段と該第二電流源
ブースタートランジスター手段との間に直列接続され
た、第三および第四ＣＭＯＳブースタートランジスター
にして、該第三および第四ＣＭＯＳブースタートランジ
スターはそれらのゲートが相互に接続されると共に、該
セルの該第二入力に接続され、該第三および第四ＣＭＯ
Ｓブースタートランジスター間の相互接続点が該セルの
該第二出力に接続されるようにされた第三、第四ＣＭＯ
Ｓトランジスターブースタートランジスターとを含み、 該第一および第二電流源ブースタートランジスター手段
が該ブースター制御信号により駆動されるようにされた
電流制御型オッシレーター回路。 - 【請求項３１】請求項２０に記載の電流制御型オッシレ
ーター回路において、該オッシレーターセルコントロー
ラ手段の該ブースターコントローラ手段が、ブースター
制御電流を発生するための電流源を含み、各該オッシレ
ーターセルの該第一および第二電流源ブースタートラン
ジスター手段が該ブースター制御電流により電流鏡像化
されるようにされた電流制御型オッシレーター回路。 - 【請求項３２】振動周波数が周波数制御信号により制御
されるオッシレーター回路であって、 環状に相互接続された三個のオッシレーターセルにして
その各々が、該オッシレーターを充電させるための第一
電流源トランジスターと該オッシレーターセルを放電さ
せるための第二電流源トランジスターとを含むようにさ
れたオッシレーターセルと、 該オッシレーターセルの該第一および第二電流源トラン
ジスターを駆動するための制御信号を発生すると共に、
該制御信号を発生すべく該周波数制御信号に応答するオ
ッシレーターセルコントローラ手段とを含むことを特徴
とする電流制御型オッシレーター回路。 - 【請求項３３】請求項３２に記載のオッシレーター回路
において、 該周波数制御信号が電流信号を含み、 該オッシレーターセルコントローラ手段が、制御される
電流源（以下、制御電流源と言う）を含み、 該制御電流源を流れる電流が該オッシレーター回路の振
動周波数を決定するようにされたオッシレーター回路。 - 【請求項３４】請求項３３に記載の電流制御されたオッ
シレーター回路において、各該オッシレーターセルの該
第一電流源トランジスターおよび第二電流源トランジス
ターが、該制御電流源を流れる電流により電流鏡像化さ
れるようにされたオッシレーター回路。 - 【請求項３５】請求項３２に記載のオッシレーター回路
において該周波数制御信号が電圧信号を含み、 該オッシレーターセルコントローラ手段が、制御される
電流源（以下、制御電流源という）にしてこれを流れる
電流が該オッシレーター回路の周波数を決定するように
された制御電流源を含み、さらに該オッシレーター回路
は、該電圧信号を、該制御電流源を流れる電流を確定す
る電流に変換するための電圧-電流変換手段を含むよう
にされたオッシレーター回路。 - 【請求項３６】請求項３５に記載の電流制御されるオッ
シレーター回路において、 各該オッシレーターセルの第一電流源トランジスターお
よび該第二電流源トランジスターが、該制御電流源を流
れる電流により鏡像化されるようにされたオッシレータ
ー回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/921,157 US5300898A (en) | 1992-07-29 | 1992-07-29 | High speed current/voltage controlled ring oscillator circuit |
| US921157 | 1992-07-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104638A true JPH06104638A (ja) | 1994-04-15 |
Family
ID=25445002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5202545A Pending JPH06104638A (ja) | 1992-07-29 | 1993-07-26 | 電流／電圧制御される高速オッシレータ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5300898A (ja) |
| JP (1) | JPH06104638A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072372A (en) * | 1997-11-07 | 2000-06-06 | Oki Electric Industry Co., Ltd. | Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit |
| US6407644B1 (en) | 1999-09-20 | 2002-06-18 | Nec Corporation | Voltage controlled oscillator |
| CN107204756A (zh) * | 2016-03-18 | 2017-09-26 | 精工半导体有限公司 | 振荡电路、升压电路及半导体装置 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE38482E1 (en) * | 1992-05-28 | 2004-03-30 | Rambus Inc. | Delay stage circuitry for a ring oscillator |
| US5485490A (en) * | 1992-05-28 | 1996-01-16 | Rambus, Inc. | Method and circuitry for clock synchronization |
| US5559473A (en) * | 1994-06-23 | 1996-09-24 | At&T Global Information Solutions Company | Multi-range voltage controlled oscillator |
| US5477198A (en) * | 1994-06-23 | 1995-12-19 | At&T Global Information Solutions Company | Extendible-range voltage controlled oscillator |
| US5426398A (en) * | 1994-08-19 | 1995-06-20 | National Semiconductor Corporation | High speed differential mode voltage controlled ring oscillator |
| US5477193A (en) * | 1994-10-21 | 1995-12-19 | Cyrix Corporation | Current source loop filter with automatic gain control |
| US5434545A (en) * | 1994-10-21 | 1995-07-18 | Cyrix Corporation | Fully differential voltage controlled oscillator |
| JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| US5650754A (en) * | 1995-02-15 | 1997-07-22 | Synergy Microwave Corporation | Phase-loched loop circuits and voltage controlled oscillator circuits |
| JP3695819B2 (ja) | 1996-01-16 | 2005-09-14 | 株式会社東芝 | 信号処理回路及びこれを用いた再生装置 |
| US5596302A (en) * | 1996-01-17 | 1997-01-21 | Lucent Technologies Inc. | Ring oscillator using even numbers of differential stages with current mirrors |
| US5629650A (en) * | 1996-01-29 | 1997-05-13 | International Business Machines Corporation | Self-biased phase-locked loop |
| US5748050A (en) | 1996-03-29 | 1998-05-05 | Symbios Logic Inc. | Linearization method and apparatus for voltage controlled oscillator |
| US5783953A (en) * | 1996-07-01 | 1998-07-21 | Sun Microsystems, Inc. | CMOS current controlled delay element using cascoded complementary differential amplifiers with replicated bias clamp |
| JP4319259B2 (ja) | 1996-07-02 | 2009-08-26 | 株式会社東芝 | アクティブ・ワイドレンジｐｌｌ装置、位相ロックループ方法及びディスク再生装置 |
| JP2923910B2 (ja) * | 1996-08-14 | 1999-07-26 | 日本電気株式会社 | 超低利得電圧制御発振器 |
| US5789989A (en) * | 1997-01-23 | 1998-08-04 | International Business Machines Corporation | Delay interpolating voltage-controlled oscillator with linear transfer function |
| SE515783C2 (sv) * | 1997-09-11 | 2001-10-08 | Ericsson Telefon Ab L M | Elektriska anordningar jämte förfarande för deras tillverkning |
| US6285722B1 (en) | 1997-12-05 | 2001-09-04 | Telcordia Technologies, Inc. | Method and apparatus for variable bit rate clock recovery |
| US5949292A (en) * | 1997-12-15 | 1999-09-07 | Texas Instruments Incorporated | Ring oscillator using current robbing for controlling delay period |
| JP3623421B2 (ja) | 2000-01-26 | 2005-02-23 | Ｎｅｃエレクトロニクス株式会社 | 電圧制御発振器 |
| US6285214B1 (en) * | 2000-01-31 | 2001-09-04 | Motorola Inc. | Output buffer stage for use with a current controlled oscillator |
| US6414557B1 (en) * | 2000-02-17 | 2002-07-02 | Broadcom Corporation | High noise rejection voltage-controlled ring oscillator architecture |
| KR100404143B1 (ko) * | 2001-11-08 | 2003-11-05 | 주식회사 하이닉스반도체 | 링 오실레이터 |
| US7126385B2 (en) | 2002-01-17 | 2006-10-24 | Koninklijke Philips Electronics N.V. | Differential inverter circuit |
| DE102004025386A1 (de) * | 2004-05-17 | 2005-12-08 | Atmel Germany Gmbh | Schaltung mit wenigstens einer Verzögerungszelle |
| US7217848B2 (en) * | 2004-11-29 | 2007-05-15 | Dow Global Technologies Inc. | Tridentate phosphines and method of forming aldehyde hydrogenation catalysts |
| US7956695B1 (en) * | 2007-06-12 | 2011-06-07 | Altera Corporation | High-frequency low-gain ring VCO for clock-data recovery in high-speed serial interface of a programmable logic device |
| JP2012191275A (ja) * | 2011-03-09 | 2012-10-04 | Toshiba Corp | Ｖｃｏ回路 |
| RU2592719C2 (ru) * | 2012-03-16 | 2016-07-27 | Интел Корпорейшн | Генератор опорного напряжения с низким импедансом |
| US8797106B2 (en) * | 2012-03-28 | 2014-08-05 | Micron Technology, Inc. | Circuits, apparatuses, and methods for oscillators |
| US11923861B1 (en) * | 2023-02-03 | 2024-03-05 | Qualcomm Incorporated | Wideband rail-to-rail voltage controlled oscillator |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4876519A (en) * | 1989-01-23 | 1989-10-24 | National Semiconductor Corporation | High frequency ECL voltage controlled ring oscillator |
| US5012142A (en) * | 1989-07-28 | 1991-04-30 | At&T Bell Laboratories | Differential controlled delay elements and skew correcting detector for delay-locked loops and the like |
-
1992
- 1992-07-29 US US07/921,157 patent/US5300898A/en not_active Expired - Lifetime
-
1993
- 1993-07-26 JP JP5202545A patent/JPH06104638A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072372A (en) * | 1997-11-07 | 2000-06-06 | Oki Electric Industry Co., Ltd. | Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit |
| US6407644B1 (en) | 1999-09-20 | 2002-06-18 | Nec Corporation | Voltage controlled oscillator |
| CN107204756A (zh) * | 2016-03-18 | 2017-09-26 | 精工半导体有限公司 | 振荡电路、升压电路及半导体装置 |
| CN107204756B (zh) * | 2016-03-18 | 2021-08-24 | 艾普凌科有限公司 | 振荡电路、升压电路及半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5300898A (en) | 1994-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5300898A (en) | High speed current/voltage controlled ring oscillator circuit | |
| USRE37124E1 (en) | Ring oscillator using current mirror inverter stages | |
| US7298183B2 (en) | High frequency divider circuits and methods | |
| US5426384A (en) | Voltage controlled oscillator (VCO) with symmetrical output and logic gate for use in same | |
| JP4204210B2 (ja) | Ｐｌｌ回路 | |
| CN100454755C (zh) | 环形电压控制振荡器以及延迟单元电路 | |
| EP1266453B1 (en) | High noise rejection voltage-controlled ring oscillator architecture | |
| US7471105B2 (en) | Level shifter and level shifting method for higher speed and lower power | |
| US5485126A (en) | Ring oscillator circuit having output with fifty percent duty cycle | |
| JP2005536923A (ja) | 多相発振器およびそのための方法 | |
| KR19990083138A (ko) | 주파수 가변발진회로와, 그것을 이용한 위상동기회로 및 클럭동기회로 | |
| US6690242B2 (en) | Delay circuit with current steering output symmetry and supply voltage insensitivity | |
| JP2009260607A (ja) | 電圧制御発振器及び位相同期回路 | |
| US6184754B1 (en) | Voltage-controlled oscillator circuit and voltage-controlled oscillating method | |
| US4947140A (en) | Voltage controlled oscillator using differential CMOS circuit | |
| JP2003046377A (ja) | リング発振回路および遅延回路 | |
| US7808331B2 (en) | Current-controlled oscillator | |
| JP2012160927A (ja) | 遅延制御回路、チャージポンプ回路、及びチャージポンプ回路における充放電電流制御方法 | |
| US7511584B2 (en) | Voltage controlled oscillator capable of operating in a wide frequency range | |
| US20030090330A1 (en) | Voltage controlled oscillation circuit having easily controllable oscillation characteristic and capable of generating high frequency and low frequency internal clocks | |
| US6034570A (en) | Gallium arsenide voltage-controlled oscillator and oscillator delay cell | |
| US6130564A (en) | High frequency divider circuit | |
| JP3087683B2 (ja) | 電圧制御発振回路 | |
| US6861911B2 (en) | Self-regulating voltage controlled oscillator | |
| JP3747578B2 (ja) | 電圧制御差動遅延素子、電圧制御発振器、位相ループ、電圧制御差動遅延素子を製造する方法、製造するシステムおよび使用する方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041227 |