JPH06103904B2 - Communication method - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデイジダルデータ通信に関し、特にデータ通信
回線の接続先方路をマイクロコンピユータシステムによ
つてリアルタイムで切替える方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to digital data communication, and more particularly to a method of switching a connection destination route of a data communication line in real time by a microcomputer system.

（従来の技術） 従来、この種の方路制御は第２図に示すような構成によ
つて実施していた。(Prior Art) Conventionally, this type of route control has been performed by the configuration shown in FIG.

第２図において、201はスイツチ部、202はスイツチ、20
5はクロツク部、2071,2072はそれぞれI/Oポート、2081,
2082はそれぞれマイクロコンピユータ、209は処理部、2
101,2102はそれぞれ伝送路、2131,2132はそれぞれバス
インターフエース、2011,2012はそれぞれ通信用LSI、20
21はシリアル通信インターフエースである。In FIG. 2, 201 is a switch part, 202 is a switch, 20
5 is the clock section, 2071 and 2072 are I / O ports, 2081
2082 is a micro computer, 209 is a processing unit, 2
101 and 2102 are transmission lines, 2131 and 2132 are bus interfaces, 2011 and 2012 are communication LSIs, and 20
21 is a serial communication interface.

第２図に示すシステムでは、処理部209に備えられたマ
イクロコンピユータ2082により処理を実行し、通信用LS
2011,2012と伝送路2101とを介してスイツチ部201に処理
結果を伝送し、スイツチ202で方路を制御するように構
成されている。In the system shown in FIG. 2, the processing is executed by the micro computer 2082 provided in the processing unit 209, and the communication LS
The processing result is transmitted to the switch unit 201 via 2011 and 2012 and the transmission path 2101, and the switch 202 controls the route.

処理部209においては、I/Oポートアクセスであるか、あ
るいはメモリアクセスであるかに応じて方路状態をマイ
クロコンピユータ2082でモニタし、必要に応じて方路接
続情報をスイツチ部201に送出している。スイツチ部201
の内部にはマイクロコンピユータ2081を備えて、上記情
報に応じてスイツチ202により方路を切替えている。In the processing unit 209, the route state is monitored by the micro computer 2082 according to whether it is I / O port access or memory access, and route connection information is sent to the switch unit 201 as necessary. ing. Switch part 201
A micro computer 2081 is provided inside, and the switch 202 switches the route according to the above information.

上記構成においては、バスインターフエース2131,2132
はそれぞれ通信用LSI2011,2012とマイクロコンピユータ
2081,2082との間を接続するために使用されている。ま
た、I/Oポート2072とスイツチ202との間のパラルインタ
ーフエース214は、方路接続制御情報を乗せている。ス
イツチ202とI/Oポート2071との間のパラレルインターフ
エース215は、方路状態情報を乗せている。シリアル通
信インターフエース2021は、通信用LSI2011と伝送路210
1との間を接続するためのものである。In the above configuration, the bus interface 2131, 2132
Are the communication LSIs 2011 and 2012 and the microcomputer
It is used to connect between 2081 and 2082. The parallel interface 214 between the I / O port 2072 and the switch 202 carries route connection control information. A parallel interface 215 between the switch 202 and the I / O port 2071 carries route state information. The serial communication interface 2021 includes a communication LSI 2011 and a transmission line 210.
It is for connecting between 1 and.

（発明が解決しようとする課題） 上述した従来の方路制御において、処理部とスイツチ部
との間に長い物理的距離がある場合、スイツチ部の内部
に方路切替え専用のマイクロコンピユータを備えている
ため、ハードウエア回路の規模が増大するという欠点が
ある。(Problems to be Solved by the Invention) In the above-described conventional route control, when there is a long physical distance between the processing unit and the switch unit, a micro computer dedicated for route switching is provided inside the switch unit. Therefore, there is a drawback that the scale of the hardware circuit increases.

本発明の目的は、処理部とスイツチ部との制御／モニタ
をパラレル／シリアル変換とシリアル／パラレル変換と
を利用して通信を行なうことにより上記欠点を除去し、
回路構成を簡易化できるように構成した通信方式を提供
することにある。An object of the present invention is to eliminate the above-mentioned drawbacks by performing communication between control / monitor of a processing unit and a switch unit using parallel / serial conversion and serial / parallel conversion.
It is to provide a communication method configured to simplify the circuit configuration.

（課題を解決するための手段） 本発明による通信方式は、処理部、スイツチ部、処理
部、およびスイツチ部へクロツクを供給するためのクロ
ツク部、ならびに第１および第２の伝送路から成るもの
である。(Means for Solving the Problems) A communication system according to the present invention comprises a processing unit, a switch unit, a processing unit, a clock unit for supplying a clock to the switch unit, and first and second transmission lines. Is.

処理部はマイクロプロセサと、第１のパラレル／シリア
ル変換部と、第１のシリアル／パラレル変換部とを具備
して構成したものである。The processing unit includes a microprocessor, a first parallel / serial conversion unit, and a first serial / parallel conversion unit.

スイツチ部は第２のシリアル／パラレル変換部と、スイ
ツチと、第２のパラレル／シリアル変換部とを具備して
構成したものである。The switch unit includes a second serial / parallel conversion unit, a switch, and a second parallel / serial conversion unit.

処理部において、マイクロプロセサは方路状態をフレー
ム周期ごとにモニタし、方路接続をフレーム周期ごとに
制御するためのものでる。第１のパラレル／シリアル変
換部は、マイクロプロセサから送出される方路接続の制
御情報をパラレルインターフエースからシリアルインタ
ーフエースに変換し、第１の伝送路を介してスイツチ部
に送出するためのものである。第１のシリアル／パラレ
ル変換部はスイツチ部から第２の伝送路を介して返送さ
れる方路状態の情報をシリアルインターフエースからパ
ラレルインターフエースに変換し、マイクロプロセサに
送出するためのものである。In the processing unit, the microprocessor is for monitoring the route state for each frame period and controlling the route connection for each frame period. The first parallel / serial conversion unit is for converting the control information of the route connection sent from the microprocessor from the parallel interface to the serial interface and sending it to the switch unit via the first transmission line. Is. The first serial / parallel conversion unit is for converting the route status information returned from the switch unit via the second transmission path from the serial interface to the parallel interface and sending it to the microprocessor. .

スイツチ部において、第２のシリアル／パラレル変換部
は第１のパラレル／シリアル変換部から第１の伝送路を
介して送出される方路接続の制御情報を入力し、シリア
ルインターフエースからパラレルインターフエースに変
換するためのものである。スイツチは、第２のシリアル
／パラレル変換部により与えられる方路接続の制御情報
により制御されるものである。第２のパラレル／シリア
ル変換部はスイツチの接続状態を方路状態の情報として
入力し、パラレルインターフエースからシリアルインタ
ーフエースに変換して第２の伝送路を介して第１のシリ
アル／パラレル変換部に送出するためのものである。In the switch unit, the second serial / parallel conversion unit inputs the control information of the route connection sent from the first parallel / serial conversion unit via the first transmission line, and the serial interface to the parallel interface. It is for converting to. The switch is controlled by the route connection control information provided by the second serial / parallel converter. The second parallel / serial conversion unit inputs the connection state of the switch as route state information, converts the parallel interface into a serial interface, and transmits the first serial / parallel conversion unit via the second transmission line. For sending to.

（実施例） 次に、本発明について図面を参照して説明する。(Example) Next, this invention is demonstrated with reference to drawings.

第１図は、本発明による通信方式の一実施例を示すブロ
ツク図である。FIG. 1 is a block diagram showing an embodiment of a communication system according to the present invention.

第１図において、101はスイツチ部、102はスイツチ、10
31,1032はそれぞれ第１および第２のシリアル／パラレ
ル変換部、1041,1042はそれぞれ第１および第２のパラ
レル／シリアル変換部、105はクロツク部、1071,1072は
それぞれ第１および第２のI/Oポート、108はマイクロコ
ンピユータ、109は処理部、1101〜1103はそれぞれ伝送
路である。In FIG. 1, 101 is a switch part, 102 is a switch, 10
31 and 1032 are first and second serial / parallel conversion units, 1041 and 1042 are first and second parallel / serial conversion units, 105 is a clock unit, and 1071 and 1072 are first and second respectively. I / O ports, 108 is a microcomputer, 109 is a processing unit, and 1101 to 1103 are transmission lines.

クロツク信号は、クロツク部105から信号線1061,1062を
介してスイツチ部101、および処理部109に供給される。The clock signal is supplied from the clock unit 105 to the switch unit 101 and the processing unit 109 via the signal lines 1061 and 1062.

シリアルインターフエース111は、伝送路1101と第２の
シリアル／パラレル変換部1032との間に接続され、第１
のパラレル／シリアル変換部1041から送出された方路接
続制御情報を第２のシリアル／パラレル変換部1032に供
給するためのものである。シリアルインターフエース11
2は、伝送路1102と第２のパラレル／シリアル変換部104
2との間に接続され、第２のパラレル／シリアル変換部1
042から送出された方路状態情報を、伝送路1102を介し
て処理部109の第１のシリアル／パラレル変換部1031に
送出するためのものである。バスインターフエース113
は、マイクロコンピユータ108と第１および第２のI/Oポ
ート1071,1072との間を接続するためのものである。The serial interface 111 is connected between the transmission line 1101 and the second serial / parallel converter 1032,
This is for supplying the route connection control information sent from the parallel / serial conversion unit 1041 to the second serial / parallel conversion unit 1032. Serial interface 11
2 is a transmission line 1102 and a second parallel / serial conversion unit 104
The second parallel / serial conversion unit 1 connected between 2 and
The route status information sent from 042 is sent to the first serial / parallel conversion unit 1031 of the processing unit 109 via the transmission path 1102. Bus interface 113
Is for connecting between the microcomputer 108 and the first and second I / O ports 1071 and 1072.

パラレルインターフエース114は、第２のシリアル／パ
ラレル変換部1032とスイツチ102との間で方路接続制御
情報を伝送し、パラレルインターフエース115はスイツ
チ102と第２のパラレル／シリアル変換部1042との間で
方路状態情報を伝送する。The parallel interface 114 transmits route connection control information between the second serial / parallel converter 1032 and the switch 102, and the parallel interface 115 transmits the route connection control information between the switch 102 and the second parallel / serial converter 1042. The route state information is transmitted between them.

スイツチ部101および処理部109はクロツク部105よりク
ロツク信号を受けて動作し、マイクロコンピユータ108
はフレーム同期ごとにスイツチ102から方路状態情報を
受けて方路を制御する。すなわち、第１および第２のI/
Oポート1071,1072、第１および第２のシリアル／パラレ
ル変換部1031,1032、ならびに第１および第２のパレル
／シリアル変換部1041,1042を介してマイクロコンピユ
ータ108とスイツチ102との間にループが形成され、マイ
クロコンピユータ108のアクセスに従つてスイツチ102よ
り送出された方路状態情報はマイクロコンピユータ108
に入力されて方路の制御が実行される。The switch unit 101 and the processing unit 109 operate by receiving a clock signal from the clock unit 105, and operate by the microcomputer 108.
Receives the route state information from the switch 102 every frame synchronization and controls the route. That is, the first and second I /
A loop between the microcomputer 108 and the switch 102 via the O ports 1071 and 1072, the first and second serial / parallel conversion units 1031 and 1032, and the first and second parel / serial conversion units 1041 and 1042. The route state information transmitted from the switch 102 in accordance with the access of the micro computer 108 is generated by the micro computer 108.
Is input to control the route.

（発明の効果） 以上説明したように本発明は、処理部とスイツチ部との
間の制御／モニタをパラレル／シリアル変換とシリアル
／パラレル変換とを利用した通信を行なうことにより、
フレーム周期ごとにリアルタイムで方路接続を行ないな
がら、ハードウエアの規模を縮小できるという効果があ
る。As described above, according to the present invention, the control / monitor between the processing unit and the switch unit performs communication using parallel / serial conversion and serial / parallel conversion.
There is an effect that the scale of hardware can be reduced while making a route connection in real time for each frame cycle.

【図面の簡単な説明】[Brief description of drawings]

第１図は、本発明による通信方式の一実施例を示すブロ
ツク図である。 第２図は、従来技術による通信方式の一例を示すブロツ
ク図である。 101,201……スイツチ部 102,202……スイツチ 1031,1032……シリアル／パラレル変換部 1041,1042……パラレル／シリアル変換部 105,205……クロツク部 1071,1072,2071,2072……I/Oポート 108,2081,2082……マイクロコンピユータ 109,209……処理部 1101〜1103,2101,2102……伝送路 2011,2012……通信用LSI 111〜115,2131,2132,214,215,2021……インターフエー
スFIG. 1 is a block diagram showing an embodiment of a communication system according to the present invention. FIG. 2 is a block diagram showing an example of a conventional communication system. 101,201 …… Switch section 102,202 …… Switch 1031,1032 …… Serial / parallel conversion section 1041,1042 …… Parallel / serial conversion section 105,205 …… Clock section 1071,1072,2071,2072 …… I / O port 108,2081 , 2082 …… Microcomputer 109,209 …… Processing unit 1101 to 1103,2101,2102 …… Transmission path 2011,2012 …… Communication LSI 111 to 115,2131,2132,214,215,2021 …… Interface

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】処理部、スイツチ部、前記処理部および前
記スイツチ部へクロツクを供給するためのクロツク部、
ならびに第１および第２の伝送路から成る通信方式であ
つて、前記処理部は方路状態をフレーム周期ごとにモニ
タして方路接続をフレーム周期ごとに制御するためのマ
イクロプロセサと、前記マイクロプロセサから送出され
る前記方路接続の制御情報をパラレルインターフエース
からシリアルインターフエースに変換し、前記第１の伝
送路を介して前記スイツチ部に送出するための第１のパ
ラレル／シリアル変換部と、前記スイツチ部から前記第
２の伝送路を介して返送される前記方路状態の情報をシ
リアルインターフエースからパラレルインターフエース
に変換し、前記マイクロプロセサに送出するための第１
のシリアル／パラレル変換部とを具備し、且つ、前記ス
イツチ部は前記第１のパラレル／シリアル変換部から前
記第１の伝送路を介して送出される前記方路接続の制御
情報を入力し、シリアルインターフエースからパラレル
インターフエースに変換するための第２のシリアル／パ
ラレル変換部と、前記第２のシリアル／パラレル変換部
により与えられる前記方路接続の制御情報により制御さ
れるスイツチと、前記スイツチの接続状態を前記方路状
態の情報として入力し、パラレルインターフエースから
シリアルインターフエースに変換して前記第２の伝送路
を介して前記第１のシリアル／パラレル変換部に送出す
るための第２のパラレル／シリアル変換部とを具備して
構成したことを特徴とする通信方式。1. A processing unit, a switch unit, a clock unit for supplying a clock to the processing unit and the switch unit,
And a microprocessor for controlling a route connection for each frame period by monitoring a route state for each frame period, and a communication system comprising the first and second transmission lines. A first parallel / serial conversion unit for converting the control information of the route connection sent from the processor from a parallel interface to a serial interface and sending it to the switch unit via the first transmission line; A first for converting the route state information returned from the switch unit via the second transmission path from a serial interface to a parallel interface and sending it to the microprocessor.
Serial / parallel conversion unit, and the switch unit inputs control information of the route connection transmitted from the first parallel / serial conversion unit via the first transmission line, A second serial / parallel converter for converting from a serial interface to a parallel interface, a switch controlled by the control information of the route connection provided by the second serial / parallel converter, and the switch. A second state for inputting the connection state of the device as the route state information, converting the parallel interface into a serial interface, and transmitting the serial interface to the first serial / parallel conversion section through the second transmission line. And a parallel / serial conversion unit of the above.