JPH06101543B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH06101543B2 JPH06101543B2 JP1127322A JP12732289A JPH06101543B2 JP H06101543 B2 JPH06101543 B2 JP H06101543B2 JP 1127322 A JP1127322 A JP 1127322A JP 12732289 A JP12732289 A JP 12732289A JP H06101543 B2 JPH06101543 B2 JP H06101543B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- mask
- base
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体集積回路の製造方法に関し、特に集積密
度を大幅に向上させた半導体集積回路の製造方法に関す
るものである。
度を大幅に向上させた半導体集積回路の製造方法に関す
るものである。
(ロ)従来の技術 半導体集積回路は、高性能化、高機能化が進む中で、高
集積化が非常に重要なポイントとなっている。
集積化が非常に重要なポイントとなっている。
例えばバイポーラトランジスタの製造や製造方法が「最
新LSIプロセス技術」工業調査会(1984年4月25日発
行)等に詳しく述べられている。
新LSIプロセス技術」工業調査会(1984年4月25日発
行)等に詳しく述べられている。
このバイポーラトランジスタ(1)は第2図に示す如
く、P型の半導体基板(2)上にN型のエピタキシャル
層(3)が積層され、この半導体基板(2)とエピタキ
シャル層(3)の間には、N+型の埋込み層(4)が形成
されている。
く、P型の半導体基板(2)上にN型のエピタキシャル
層(3)が積層され、この半導体基板(2)とエピタキ
シャル層(3)の間には、N+型の埋込み層(4)が形成
されている。
またこの埋込み層(4)の周囲には、前記エピタキシャ
ル層(3)表面から前記半導体基板(2)に到達された
P+型の分離領域(5)がある。この分離領域(5)は、
エピタキシャル層表面より一気に拡散しても良いし、第
2図の如く、上下分離法によって拡散しても良い。
ル層(3)表面から前記半導体基板(2)に到達された
P+型の分離領域(5)がある。この分離領域(5)は、
エピタキシャル層表面より一気に拡散しても良いし、第
2図の如く、上下分離法によって拡散しても良い。
また前記分離領域(5)によって、前記エピタキシャル
層(3)より成るアイランド(6)が形成され、このア
イランド(6)がN型のコレクタ領域と成る。またこの
アイランド(6)内に形成されたP型のベース領域
(7)と、このベース領域(7)内に形成されたP+型の
ベースコンタクト領域(8)およびN+型のエミッタ領域
(9)と、前記コレクタとなるエピタキシャル層が露出
している領域に形成されたコレクタコンタクト領域(1
0)とがあり、また前記エピタキシャル層(3)上に形
成されたSiO2膜のコンタクト孔を介して形成された夫々
の電極がある。
層(3)より成るアイランド(6)が形成され、このア
イランド(6)がN型のコレクタ領域と成る。またこの
アイランド(6)内に形成されたP型のベース領域
(7)と、このベース領域(7)内に形成されたP+型の
ベースコンタクト領域(8)およびN+型のエミッタ領域
(9)と、前記コレクタとなるエピタキシャル層が露出
している領域に形成されたコレクタコンタクト領域(1
0)とがあり、また前記エピタキシャル層(3)上に形
成されたSiO2膜のコンタクト孔を介して形成された夫々
の電極がある。
次にこのバイポーラトランジスタ(1)の製造方法につ
いて述べる。先ずP型の半導体基板(2)上に、SiO2膜
を形成し、このSiO2膜に埋込み層(4)の拡散孔を形成
し、この拡散孔を介してアンチモンを前記半導体基板
(2)に拡散する第1の工程がある。
いて述べる。先ずP型の半導体基板(2)上に、SiO2膜
を形成し、このSiO2膜に埋込み層(4)の拡散孔を形成
し、この拡散孔を介してアンチモンを前記半導体基板
(2)に拡散する第1の工程がある。
ここで第2図の場合、前記分離領域(5)は、上下分離
によって達成されているので、拡散孔を介してボロンを
前記半導体基板(2)に拡散し、P+型の下側拡散層(1
1)も形成される。
によって達成されているので、拡散孔を介してボロンを
前記半導体基板(2)に拡散し、P+型の下側拡散層(1
1)も形成される。
次に前記半導体基板(2)表面にエピタキシャル層
(3)を積層し、このエピタキシャル層(3)にSiO2膜
を形成する。このSiO2膜は、ホトレジスト膜の塗布、マ
スク合わせ、露光およびエッチング等によって分離領域
(5)の上側拡散領域(11)の拡散孔が形成され、この
拡散孔を介してボロンが拡散されて前記分離領域(5)
が形成される第2の工程がある。
(3)を積層し、このエピタキシャル層(3)にSiO2膜
を形成する。このSiO2膜は、ホトレジスト膜の塗布、マ
スク合わせ、露光およびエッチング等によって分離領域
(5)の上側拡散領域(11)の拡散孔が形成され、この
拡散孔を介してボロンが拡散されて前記分離領域(5)
が形成される第2の工程がある。
続いて、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエッチング等によって、前記SiO2膜に前記ベー
ス領域(7)の拡散孔を形成し、この拡散孔を介してボ
ロンを拡散し、ベース領域(7)を形成する第3の工程
がある。
光およびエッチング等によって、前記SiO2膜に前記ベー
ス領域(7)の拡散孔を形成し、この拡散孔を介してボ
ロンを拡散し、ベース領域(7)を形成する第3の工程
がある。
更に、再度ホトレジスト膜の塗布、マスク合わせ、露光
およびエッチング等によって、前記SiO2膜にエミッタ領
域(9)、ベースコンタクト領域(8)およびコレクタ
コンタクト領域(10)の拡散孔を形成し、この拡散孔を
介して不純物を拡散し、エミッタ領域(9)、ベースコ
ンタクト領域(8)およびコレクタコンタト領域(10)
を形成する第4の工程がある。
およびエッチング等によって、前記SiO2膜にエミッタ領
域(9)、ベースコンタクト領域(8)およびコレクタ
コンタクト領域(10)の拡散孔を形成し、この拡散孔を
介して不純物を拡散し、エミッタ領域(9)、ベースコ
ンタクト領域(8)およびコレクタコンタト領域(10)
を形成する第4の工程がある。
最後に、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエッチング等によって、前記SiO2膜に前記エミ
ッタ領域(9)、ベースコンタクト領域(8)およびコ
レクタコンタクト領域(10)のコンタクト孔を形成し、
例えばAl蒸着して夫々の電極を形成する第5の工程があ
る。
光およびエッチング等によって、前記SiO2膜に前記エミ
ッタ領域(9)、ベースコンタクト領域(8)およびコ
レクタコンタクト領域(10)のコンタクト孔を形成し、
例えばAl蒸着して夫々の電極を形成する第5の工程があ
る。
(ハ)発明が解決しようとする課題 前述の第1乃至第5の工程によってバイポーラトランジ
スタ(1)が達成される。しかし第2の工程、第3の工
程および第4の工程の拡散孔の形成位置は、マスク合わ
せやエッチングにより設計値からのずれが生じる。
スタ(1)が達成される。しかし第2の工程、第3の工
程および第4の工程の拡散孔の形成位置は、マスク合わ
せやエッチングにより設計値からのずれが生じる。
第2図では、上下分離領域(5)の上側拡散領域(12)
の拡散深さおよびベース領域(7)の拡散深さを、夫々
4μmおよび1μmとすると、横方向へ夫々同程度広が
る。またマスク合わせやエッチングによって第2図の破
線の如く、左側にずれてベース領域(7)が形成される
事がある。もちろん右及び紙面に対して垂直方向にずれ
ても同様な事がいえる。この事を考えて、実際は矢印で
示した幅(約2μm)の余裕を設け、各拡散領域との接
触を防止している。従って両側で4μmの余裕を、集積
化されるトランジスタの夫々に設定するため、集積度の
向上の障害となっていた。
の拡散深さおよびベース領域(7)の拡散深さを、夫々
4μmおよび1μmとすると、横方向へ夫々同程度広が
る。またマスク合わせやエッチングによって第2図の破
線の如く、左側にずれてベース領域(7)が形成される
事がある。もちろん右及び紙面に対して垂直方向にずれ
ても同様な事がいえる。この事を考えて、実際は矢印で
示した幅(約2μm)の余裕を設け、各拡散領域との接
触を防止している。従って両側で4μmの余裕を、集積
化されるトランジスタの夫々に設定するため、集積度の
向上の障害となっていた。
しかも前述の工程ではコレクタ領域内のベース領域内の
ベースコンタクト領域(8)も前述と同様に破線の如く
ずれ、ベースコンタト領域(8)が紙面に対し右側にず
れればコレクタコンタクト領域(10)と近接し、またこ
のコンタクト領域(10)がエミッタ領域の左側にあれば
ベースコンタクト領域(8)は分離領域(5)と近接す
る。それ故これを防止するためにやはり余裕を設ける必
要があった。従って前述と同様に集積度の障害となって
いた。
ベースコンタクト領域(8)も前述と同様に破線の如く
ずれ、ベースコンタト領域(8)が紙面に対し右側にず
れればコレクタコンタクト領域(10)と近接し、またこ
のコンタクト領域(10)がエミッタ領域の左側にあれば
ベースコンタクト領域(8)は分離領域(5)と近接す
る。それ故これを防止するためにやはり余裕を設ける必
要があった。従って前述と同様に集積度の障害となって
いた。
(ニ)課題を解決するための手段 本発明は前述の課題に鑑みてなされ、半導体層(22)上
に絶縁膜(40)を形成する工程と、 前記半導体層(22)の予定ベース領域(27)と予定の分
離領域(26)とに対応する前記絶縁膜(40)に不純物の
導入孔(42),(41)を形成する工程と、 前記予定のベース領域(27)上の前記導入孔(42)にマ
スク(44)を設け、不純物を前記予定の分離領域(26)
に導入して前記予定の分離領域(26)を拡散する工程
と、 前記マスク(44)を除去した後、前記全ての導入孔(4
1),(42)から不純物を拡散して前記ベース領域(2
7)を形成する工程と、 前記ベース領域(27)上と導入孔(42)の一端でセルフ
アラインして前記ベース領域(27)のコンタクト領域
(28)を形成する工程とを備えることで解決するもので
ある。
に絶縁膜(40)を形成する工程と、 前記半導体層(22)の予定ベース領域(27)と予定の分
離領域(26)とに対応する前記絶縁膜(40)に不純物の
導入孔(42),(41)を形成する工程と、 前記予定のベース領域(27)上の前記導入孔(42)にマ
スク(44)を設け、不純物を前記予定の分離領域(26)
に導入して前記予定の分離領域(26)を拡散する工程
と、 前記マスク(44)を除去した後、前記全ての導入孔(4
1),(42)から不純物を拡散して前記ベース領域(2
7)を形成する工程と、 前記ベース領域(27)上と導入孔(42)の一端でセルフ
アラインして前記ベース領域(27)のコンタクト領域
(28)を形成する工程とを備えることで解決するもので
ある。
(ホ)作用 エピタキシャル層(22)表面にマスク可能な膜厚のシリ
コン酸化膜より成る絶縁膜(40)を形成し、この絶縁膜
(40)に予定のベース領域(27)と予定の分離領域(2
6)の不純物導入孔(41),(42)を形成する。
コン酸化膜より成る絶縁膜(40)を形成し、この絶縁膜
(40)に予定のベース領域(27)と予定の分離領域(2
6)の不純物導入孔(41),(42)を形成する。
その後ベース領域(27)の導入孔(42)にマスク(44)
をして、不純物を拡散すると、前記絶縁層(40)が不純
物のブロッキングマスクとなり、分離領域(26)が注入
される。
をして、不純物を拡散すると、前記絶縁層(40)が不純
物のブロッキングマスクとなり、分離領域(26)が注入
される。
更には、前記マスク(44)を除去して全面に不純物を拡
散すると、前述同様に絶縁膜(40)がブロッキングマス
クとなって、ベース領域(27)が形成される。
散すると、前述同様に絶縁膜(40)がブロッキングマス
クとなって、ベース領域(27)が形成される。
従って一度に導入孔(41),(42)を形成することで、
分離領域(24)、ベース領域(27)の形成位置が決定で
きるので、従来設けていた形成位置のずれによる余裕を
省くことができる。
分離領域(24)、ベース領域(27)の形成位置が決定で
きるので、従来設けていた形成位置のずれによる余裕を
省くことができる。
しかも前記ベース領域(27)のコンタクト領域(28)は
前記ベース領域(27)の導入孔(42)の一端でセルフア
ラインされるので、第1図Hの如く、このコンタクト領
域(28)の左端はベース領域(27)の左端と実質的に一
致する。従ってずれによる余裕を省くことができる。
前記ベース領域(27)の導入孔(42)の一端でセルフア
ラインされるので、第1図Hの如く、このコンタクト領
域(28)の左端はベース領域(27)の左端と実質的に一
致する。従ってずれによる余裕を省くことができる。
(ヘ)実施例 先ず説明の都合上、第1図Jを使って全体の構成を述べ
る。先ずP型のシリコン半導体基板(21)があり、この
半導体基板(21)上にはN型のエピタキシャル層(22)
がある。このエピタキシャル層(22)と前記半導体基板
(21)の間にはN+型の埋込み層(23)が複数個あり、こ
の埋込み層(23)を囲み前記エピタキシャル層を上下か
ら上側拡散領域(24)と下側拡散領域(25)を拡散して
分離する上下分離領域(26)がある。従ってこの上下分
離領域(26)によって複数のアイランドが形成されてい
る。
る。先ずP型のシリコン半導体基板(21)があり、この
半導体基板(21)上にはN型のエピタキシャル層(22)
がある。このエピタキシャル層(22)と前記半導体基板
(21)の間にはN+型の埋込み層(23)が複数個あり、こ
の埋込み層(23)を囲み前記エピタキシャル層を上下か
ら上側拡散領域(24)と下側拡散領域(25)を拡散して
分離する上下分離領域(26)がある。従ってこの上下分
離領域(26)によって複数のアイランドが形成されてい
る。
第1のアイランド内には、前記エピタキシャル層(22)
をコレクタ領域とし、ベース領域(27)、ベース領域の
コンタクト領域(28)、エミッタ領域(29)およびコレ
クタコンタクト領域(30′)より成るトランジスタ(3
0)がある。第2のアイランド内には、MOS容量素子(3
1)があり、エピタキシャル層(22)表面には下層電極
領域(32)があり、その上の誘電体層(33)および上層
電極(34)がある。また下層電極領域(32)の一部には
下層電極(35)とオーミックコンタクトするためのコン
タクト領域(36)がある。第3のアイランド内には拡散
抵抗(37)があり、エピタキシャル層(22)表面には拡
散抵抗領域(38)とその両端にコンタクト領域(39)が
形成されている。
をコレクタ領域とし、ベース領域(27)、ベース領域の
コンタクト領域(28)、エミッタ領域(29)およびコレ
クタコンタクト領域(30′)より成るトランジスタ(3
0)がある。第2のアイランド内には、MOS容量素子(3
1)があり、エピタキシャル層(22)表面には下層電極
領域(32)があり、その上の誘電体層(33)および上層
電極(34)がある。また下層電極領域(32)の一部には
下層電極(35)とオーミックコンタクトするためのコン
タクト領域(36)がある。第3のアイランド内には拡散
抵抗(37)があり、エピタキシャル層(22)表面には拡
散抵抗領域(38)とその両端にコンタクト領域(39)が
形成されている。
先ず第1図Aの如く、不純物濃度が1015atom/cm3程度の
P型シリコン半導体基板(21)の表面に熱酸化膜を形成
した後、N+型の埋込み層(23)の形成予定領域を蝕刻し
た後、この開口部を介してN型の不純物であるアンチモ
ンやヒ素をドープする。
P型シリコン半導体基板(21)の表面に熱酸化膜を形成
した後、N+型の埋込み層(23)の形成予定領域を蝕刻し
た後、この開口部を介してN型の不純物であるアンチモ
ンやヒ素をドープする。
続いて第1図Bの如く、P+型の上下分離領域(26)の下
側拡散領域(25)の形成予定領域上の熱酸化膜を開口
し、この開口部を介してP型の不純物であるボロンをド
ープする。
側拡散領域(25)の形成予定領域上の熱酸化膜を開口
し、この開口部を介してP型の不純物であるボロンをド
ープする。
次に第1図Cの如く、前記半導体基板(21)上の熱酸化
膜を全て除去してから前記半導体基板(21)上に周知の
気相成長法によって比抵抗0.1〜5Ω・cmのN型のエピ
タキシャル層(22)を2〜8μmの厚さで形成する。こ
の時は、先にドープした不純物若干上下に拡散が行なわ
れている。
膜を全て除去してから前記半導体基板(21)上に周知の
気相成長法によって比抵抗0.1〜5Ω・cmのN型のエピ
タキシャル層(22)を2〜8μmの厚さで形成する。こ
の時は、先にドープした不純物若干上下に拡散が行なわ
れている。
次に、温度約1000℃、数時間の熱酸化によって、前記エ
ピタキシャル層(22)表面に、熱酸化膜(40)を形成し
た後、この半導体基板全体を再度熱処理して、先にドー
プした不純物を再拡散する。
ピタキシャル層(22)表面に、熱酸化膜(40)を形成し
た後、この半導体基板全体を再度熱処理して、先にドー
プした不純物を再拡散する。
従って前記下側拡散領域(25)は、前記エピタキシャル
層(22)の約半分以上まで上方拡散される。また本工程
によってエピタキシャル層(22)表面の熱酸化膜は数千
Åの厚さまで成長をし、この熱酸化膜(40)は、後述の
マスクとなる。ただし、前記熱酸化膜の代りに、例えば
シリコン窒化膜等を拡散マスクとしても良いし、CVD法
でシリコン酸化膜を形成しても良い。
層(22)の約半分以上まで上方拡散される。また本工程
によってエピタキシャル層(22)表面の熱酸化膜は数千
Åの厚さまで成長をし、この熱酸化膜(40)は、後述の
マスクとなる。ただし、前記熱酸化膜の代りに、例えば
シリコン窒化膜等を拡散マスクとしても良いし、CVD法
でシリコン酸化膜を形成しても良い。
またエピタキシャル層厚を従来にくらべ約半分以下にす
ると、その分前記下側拡散領域(25)もシャロー化され
る。従って横方向の広がりを減少できる。
ると、その分前記下側拡散領域(25)もシャロー化され
る。従って横方向の広がりを減少できる。
続いて、第1図Dの如く、予定のMOS容量素子(31)の
下層電極領域(32)上の前記シリコン酸化膜(40)を除
去し、全面に例えばリングラスを形成する。その後所定
温度、所定時間の熱処理を加え、リンをエピタキシャル
層(22)内に拡散させる。その後、リングラスを所定の
エッチング液で除去し、所定の深さまで達するように再
度熱処理を行なう。
下層電極領域(32)上の前記シリコン酸化膜(40)を除
去し、全面に例えばリングラスを形成する。その後所定
温度、所定時間の熱処理を加え、リンをエピタキシャル
層(22)内に拡散させる。その後、リングラスを所定の
エッチング液で除去し、所定の深さまで達するように再
度熱処理を行なう。
続いて、第1図Eの如く、予定の上下分離領域(26)の
上側拡散領域(24)、予定のベース領域(27)および予
定の拡散抵抗(37)と対応する前記シリコン酸化膜(4
0)に不純物の導入孔(41),(42),(43)を形成す
る工程がある。
上側拡散領域(24)、予定のベース領域(27)および予
定の拡散抵抗(37)と対応する前記シリコン酸化膜(4
0)に不純物の導入孔(41),(42),(43)を形成す
る工程がある。
ここではポジ型レジスト膜をマスクとし、ドライエッチ
ングによって形成する。この後、エピタキシャル層(2
2)の露出している領域をダミー酸化して、ダミー酸化
膜を形成する。このダミー酸化膜は、後のイオン注入工
程によるエピタキシャル層(22)のダメージを減少し、
またイオンをランダムに分散して均一に注入するために
用いる。
ングによって形成する。この後、エピタキシャル層(2
2)の露出している領域をダミー酸化して、ダミー酸化
膜を形成する。このダミー酸化膜は、後のイオン注入工
程によるエピタキシャル層(22)のダメージを減少し、
またイオンをランダムに分散して均一に注入するために
用いる。
続いて、第1図Fの如く予定のベース領域(27)および
拡散抵抗(31)上の前記導入孔(42),(43)にマスク
(44)を設け、不純物を拡散して前記上側拡散領域(2
4)を形成する。
拡散抵抗(31)上の前記導入孔(42),(43)にマスク
(44)を設け、不純物を拡散して前記上側拡散領域(2
4)を形成する。
ここでは注入イオンのブロックが可能なレジスタ膜、い
わゆるマスク(44)を全面に被覆した後、前記上側拡散
領域(24)に対応するマスク(44)を除去し、P型の不
純物であるボロンを所定条件で注入し、上側拡散領域
(24)を形成する。
わゆるマスク(44)を全面に被覆した後、前記上側拡散
領域(24)に対応するマスク(44)を除去し、P型の不
純物であるボロンを所定条件で注入し、上側拡散領域
(24)を形成する。
本工程では、図の如くマスク(44)の開口部をシリコン
酸化膜(40)の導入孔(41)より大きく形成しても、こ
のシリコン酸化膜(40)がマスクとして働くので前記導
入孔(41)と前記予定の上側拡散領域(24)の形成位置
が一致することを示している。
酸化膜(40)の導入孔(41)より大きく形成しても、こ
のシリコン酸化膜(40)がマスクとして働くので前記導
入孔(41)と前記予定の上側拡散領域(24)の形成位置
が一致することを示している。
その後、前記マスク(44)の除去、所定の熱処理を行な
い、前記上側拡散領域(24)を下側拡散領域(25)へ第
1図Gの如く到達させる。
い、前記上側拡散領域(24)を下側拡散領域(25)へ第
1図Gの如く到達させる。
続いて、第1図Gの如く前記全ての導入孔(41),(4
2),(43)から不純物を拡散して前記ベース領域(2
7)および拡散抵抗領域(38)を形成する工程がある。
2),(43)から不純物を拡散して前記ベース領域(2
7)および拡散抵抗領域(38)を形成する工程がある。
ここでは、前工程でマスク(44)が全て除去され、前記
上側拡散領域(24)、ベース領域(27)および抵抗拡散
領域(38)の導入孔(41),(42),(43)が露出され
る。この状態でボロン(B)をイオン注入する。
上側拡散領域(24)、ベース領域(27)および抵抗拡散
領域(38)の導入孔(41),(42),(43)が露出され
る。この状態でボロン(B)をイオン注入する。
従ってベース領域(27)が形成され、同時に抵抗拡散領
域(38)が形成される。しかも同時に上側拡散領域(2
4)に再度不純物がイオン拡散される。
域(38)が形成される。しかも同時に上側拡散領域(2
4)に再度不純物がイオン拡散される。
本発明の第1の特徴とする所は、前述した第1図E乃至
第1図Gにある。
第1図Gにある。
従来では分離領域(26)の形成およびベース領域(27)
の形成時に、設計値からのずれが生じても、両領域の接
触が生じないように余裕を設けていたが、本願は予め一
度に導入孔(41),(42),(43)を形成し、この導入
孔で形成位置を決めているので、前記余裕を設ける必要
がない。
の形成時に、設計値からのずれが生じても、両領域の接
触が生じないように余裕を設けていたが、本願は予め一
度に導入孔(41),(42),(43)を形成し、この導入
孔で形成位置を決めているので、前記余裕を設ける必要
がない。
つまり第1図Fの如く、ベース領域(27)の導入孔(4
2)および拡散抵抗領域(38)にマスクを設けるだけ
で、分離領域(26)の形成位置は、前記分離領域(26)
の導入孔(41)で決定できる。またベース領域(27)
は、マスクを設ける工程を用いないで、予め形成したベ
ース領域(27)の導入孔(42)で決定している。従って
従来例で示したマスクの形成ずれやベース領域の導入孔
のずれによる心配は全く不要となる。第1図Eの如く、
一端精度良く導入孔(41),(42),(43)が形成され
れば、この精度で夫々の拡散領域(24),(27),(3
8)の形成位置が実現できる。
2)および拡散抵抗領域(38)にマスクを設けるだけ
で、分離領域(26)の形成位置は、前記分離領域(26)
の導入孔(41)で決定できる。またベース領域(27)
は、マスクを設ける工程を用いないで、予め形成したベ
ース領域(27)の導入孔(42)で決定している。従って
従来例で示したマスクの形成ずれやベース領域の導入孔
のずれによる心配は全く不要となる。第1図Eの如く、
一端精度良く導入孔(41),(42),(43)が形成され
れば、この精度で夫々の拡散領域(24),(27),(3
8)の形成位置が実現できる。
しかもイオン注入で形成しているので、熱拡散と比べ夫
々の拡散領域の横方向への広がりを最小限にすることが
できる。またベース領域(27)の拡散深さを従来のそれ
より浅くすることで更に横方向への広がりを防止でき
る。
々の拡散領域の横方向への広がりを最小限にすることが
できる。またベース領域(27)の拡散深さを従来のそれ
より浅くすることで更に横方向への広がりを防止でき
る。
これらの理由により、ベース領域(27)の周辺に渡り余
裕が不要となり、平面的には縦、横の方向で不要となる
ので余裕を大幅に削減でき、セルサイズを縮小できる。
そのため集積度の高いチップでは、大幅にチップサイズ
を小さくできる。
裕が不要となり、平面的には縦、横の方向で不要となる
ので余裕を大幅に削減でき、セルサイズを縮小できる。
そのため集積度の高いチップでは、大幅にチップサイズ
を小さくできる。
第1図Gの工程では、マスクを形成せずに拡散していた
が、本願は分離領域(26)上の導入孔(41)にマスクを
設け、その不純物を拡散してベース領域(27)を拡散し
ても良い。
が、本願は分離領域(26)上の導入孔(41)にマスクを
設け、その不純物を拡散してベース領域(27)を拡散し
ても良い。
第1図Fで説明した様に、ベース領域(27)および拡散
抵抗(37)と対応するマスクの開口部を、前記導入孔
(42),(43)よりやや大きくするだけで、精度良くベ
ース領域(27)および拡散抵抗(37)を決定できる。こ
こではマスクによって余剰な不純物が分離領域(24)へ
注入されるのを防止できる。
抵抗(37)と対応するマスクの開口部を、前記導入孔
(42),(43)よりやや大きくするだけで、精度良くベ
ース領域(27)および拡散抵抗(37)を決定できる。こ
こではマスクによって余剰な不純物が分離領域(24)へ
注入されるのを防止できる。
続いて第1図Hの如く、ベース領域(27)内に形成予定
のベース領域のコンタクト領域(45)に対応する領域
と、分離領域(26)および拡散抵抗領域(38)のコンタ
クト領域(39)上が開孔されるように、マスクとなるホ
トレジスト膜(45)を形成する工程がある。
のベース領域のコンタクト領域(45)に対応する領域
と、分離領域(26)および拡散抵抗領域(38)のコンタ
クト領域(39)上が開孔されるように、マスクとなるホ
トレジスト膜(45)を形成する工程がある。
ここでベース領域(27)のコンタクト領域(28)は、レ
ジスト左側の開孔部を若干大きくすることで導入孔(4
2)の周端の厚いシリコン酸化膜(40)でセルフアライ
ンされている。
ジスト左側の開孔部を若干大きくすることで導入孔(4
2)の周端の厚いシリコン酸化膜(40)でセルフアライ
ンされている。
従ってこのコンタクト領域(28)が、左方向へずれるの
を防止でき、従来例で説明した余裕を省くことができ
る。しかもセルフアラインすることでコンタクト領域
(28)を除いたベース領域は、エミッタ領域を形成する
に充分な面積を確保できる。
を防止でき、従来例で説明した余裕を省くことができ
る。しかもセルフアラインすることでコンタクト領域
(28)を除いたベース領域は、エミッタ領域を形成する
に充分な面積を確保できる。
その後、ボロン(B)をイオン注入する工程がある。
続いて第1図Iの如く前記ホトレジスト膜(45)を除去
した後、エピタキシャル層(22)表面上の絶縁膜(46)
を実質的に同一にする工程がある。
した後、エピタキシャル層(22)表面上の絶縁膜(46)
を実質的に同一にする工程がある。
本工程は後述するコレクタ孔(47)、ベース孔(48)お
よエミッタ孔(49)を開孔する工程前において、前記絶
縁膜(48)が実質的に同一膜厚になるよう形成すると、
コレクタ孔(47)、ベース孔(48)およびエミッタ孔
(49)は同時にエッチングを終了することができる。
よエミッタ孔(49)を開孔する工程前において、前記絶
縁膜(48)が実質的に同一膜厚になるよう形成すると、
コレクタ孔(47)、ベース孔(48)およびエミッタ孔
(49)は同時にエッチングを終了することができる。
これは、第1図Hで示したシリコン酸化膜であると、予
定のエミッタ領域(29)上のシリコン酸化膜は、予定の
コレクタコンタクト領域(30′)上のシリコン酸化膜よ
り薄いため、コレクタコンタクト領域(30′)のコレク
タ孔が完了に開くまでには、エミッタ領域(29)となる
エピタキシャル層がエッチングされてしまう。そのため
に、前述の如く、シリコン酸化膜を形成直し、膜厚差を
無くしてエミッタ領域(29)のエピタキシャル層のエッ
チングを防止している。
定のエミッタ領域(29)上のシリコン酸化膜は、予定の
コレクタコンタクト領域(30′)上のシリコン酸化膜よ
り薄いため、コレクタコンタクト領域(30′)のコレク
タ孔が完了に開くまでには、エミッタ領域(29)となる
エピタキシャル層がエッチングされてしまう。そのため
に、前述の如く、シリコン酸化膜を形成直し、膜厚差を
無くしてエミッタ領域(29)のエピタキシャル層のエッ
チングを防止している。
方法としては前記ホストレジスト膜(45)を除去した後
湿式でシリコン酸化膜(40)のみを除去し、再度シリコ
ン酸化膜(46)(ここではゲッタリングのためノンドー
プとリンドープの2層構造より成っている。)を付け直
す方法と、前記ホトレジスト膜(45)を除去し、前記ベ
ース領域(27)以外のシリコン酸化膜(40)が約1000Å
となるようにエッチングをする。その後、全面にノンド
ープのシリコン酸化膜、リンドープのシリコン酸化膜を
夫々数千Å積層し、全面の膜厚にあまり差が生じないよ
うにする方法がある。
湿式でシリコン酸化膜(40)のみを除去し、再度シリコ
ン酸化膜(46)(ここではゲッタリングのためノンドー
プとリンドープの2層構造より成っている。)を付け直
す方法と、前記ホトレジスト膜(45)を除去し、前記ベ
ース領域(27)以外のシリコン酸化膜(40)が約1000Å
となるようにエッチングをする。その後、全面にノンド
ープのシリコン酸化膜、リンドープのシリコン酸化膜を
夫々数千Å積層し、全面の膜厚にあまり差が生じないよ
うにする方法がある。
従って、シリコンをエッチングしない湿式のエッチング
液でエッチングしても同時に終るのでエミッタ孔(49)
を大きくすることがない。またシリコンもエッチングし
てしまうようなドライエッチングでも、同時に終るので
エミッタ領域(29)となるシリコンのエッチングが無く
なり、特性の歩留りを向上させることができる。
液でエッチングしても同時に終るのでエミッタ孔(49)
を大きくすることがない。またシリコンもエッチングし
てしまうようなドライエッチングでも、同時に終るので
エミッタ領域(29)となるシリコンのエッチングが無く
なり、特性の歩留りを向上させることができる。
更に第1図Iに示す如く、ネガ型のホトレジスト膜を使
って、MOS容量素子(31)の予定の誘電体薄膜(33)が
形成されるシリコン酸化膜(46)を除去し、誘電体薄膜
(33)を形成する工程がある。
って、MOS容量素子(31)の予定の誘電体薄膜(33)が
形成されるシリコン酸化膜(46)を除去し、誘電体薄膜
(33)を形成する工程がある。
ここでシリコン酸化膜(46)は、ウエットエッチングに
より開口され、全面に数百Åのシリコン窒化膜(33)が
形成される。そしてケミカルドライエッチングによって
図の如くエッチングされる。
より開口され、全面に数百Åのシリコン窒化膜(33)が
形成される。そしてケミカルドライエッチングによって
図の如くエッチングされる。
最後に、全面にホストレジスト膜を形成し、異方性エッ
チングによって、予定のエミッタ領域(29)、予定のコ
レクタコンタクト領域(30′)、予定の下層電極(35)
のコンタクト領域(36)、拡散抵抗領域(38)のコンタ
クト領域(39)上のシリコン酸化膜(46)を除去し、コ
レクタ孔(47)、ベース孔(48)、エミッタ孔(49)お
よびMOS容量素子(31)と拡散抵抗(37)のコンタクト
孔(50),(51)を形成する。そして前記ホトレジスト
膜を除去した後、再度予定のエミッタ領域(29)、予定
のコレクタコンタクト領域(30′)および前記下層電極
(32)のコンタクト領域(36)に対応するエピタキシャ
ル層が露出する様に、ホトレジスト膜を形成する。
チングによって、予定のエミッタ領域(29)、予定のコ
レクタコンタクト領域(30′)、予定の下層電極(35)
のコンタクト領域(36)、拡散抵抗領域(38)のコンタ
クト領域(39)上のシリコン酸化膜(46)を除去し、コ
レクタ孔(47)、ベース孔(48)、エミッタ孔(49)お
よびMOS容量素子(31)と拡散抵抗(37)のコンタクト
孔(50),(51)を形成する。そして前記ホトレジスト
膜を除去した後、再度予定のエミッタ領域(29)、予定
のコレクタコンタクト領域(30′)および前記下層電極
(32)のコンタクト領域(36)に対応するエピタキシャ
ル層が露出する様に、ホトレジスト膜を形成する。
そしてこのホストレジスト膜をマスクとしてヒ素(As)
をイオン注入し、エミッタ領域(29)、コレクタコンタ
クト領域(30′)および下層電極領域(32)のコンタク
ト領域(36)を形成する。
をイオン注入し、エミッタ領域(29)、コレクタコンタ
クト領域(30′)および下層電極領域(32)のコンタク
ト領域(36)を形成する。
そして前記レジスト膜を除去し、熱処理をしてエミッタ
領域(29)を下方拡散した後、ライトエッチングをし
て、第1図Jの如くアルミニウム電極を形成している。
領域(29)を下方拡散した後、ライトエッチングをし
て、第1図Jの如くアルミニウム電極を形成している。
(ト)発明の効果 以上の説明からも明らかな様に、予め半導体層の予定の
ベース領域と予定の分離領域とに対応する絶縁膜に不純
物の導入孔を予め精度良く形成し、予定のベース領域上
の導入孔にマスクを設けて予定の分離領域を形成し、こ
のマスクを除去し、全ての導入孔に不純物を導入してベ
ース領域を形成することで、予め制度良く形成した導入
孔によってベース領域の形成位置が決定できる。従って
ベース領域によるずれは大幅に削減でき、従来設けてい
たずれによる余裕を大幅に減らすことができる。
ベース領域と予定の分離領域とに対応する絶縁膜に不純
物の導入孔を予め精度良く形成し、予定のベース領域上
の導入孔にマスクを設けて予定の分離領域を形成し、こ
のマスクを除去し、全ての導入孔に不純物を導入してベ
ース領域を形成することで、予め制度良く形成した導入
孔によってベース領域の形成位置が決定できる。従って
ベース領域によるずれは大幅に削減でき、従来設けてい
たずれによる余裕を大幅に減らすことができる。
またベース領域のコンタクト領域は、第1図Hの如くレ
ジスト左側の開孔部を若干大きくすることで、ベース領
域の導入孔の周端の厚いシリコン酸化膜でセルフアライ
ンされている。そのためこのコンタト領域の左方向のず
れを防止できる。
ジスト左側の開孔部を若干大きくすることで、ベース領
域の導入孔の周端の厚いシリコン酸化膜でセルフアライ
ンされている。そのためこのコンタト領域の左方向のず
れを防止できる。
従ってこの余裕はベース領域の周辺で減らせ、またベー
ス領域のコンタクト領域のずれによる余裕を減らせるの
で、セルサイズの縮小を可能とし、その上、集積回路と
なればこのセルの数だけこの縮小面積が減らせるので、
大幅なチップサイズの縮小が可能となる。
ス領域のコンタクト領域のずれによる余裕を減らせるの
で、セルサイズの縮小を可能とし、その上、集積回路と
なればこのセルの数だけこの縮小面積が減らせるので、
大幅なチップサイズの縮小が可能となる。
またベース領域と分離領域は同導電型であるので、マス
クを形成せずに形成できる。従ってホストレジスト工程
を削減できるのでその分歩留りを向上できる。
クを形成せずに形成できる。従ってホストレジスト工程
を削減できるのでその分歩留りを向上できる。
第1図A乃至第1図Jは、本発明の半導体集積回路の製
造方法を示す断面図、第2図は従来の半導体集積回路の
断面図である。
造方法を示す断面図、第2図は従来の半導体集積回路の
断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/73 (56)参考文献 特開 昭55−67141(JP,A) 特開 昭55−105344(JP,A) 特開 昭57−50424(JP,A) 特開 昭60−111466(JP,A) 特開 平1−89359(JP,A)
Claims (3)
- 【請求項1】一導電型の半導体基板全面に逆導電型のエ
ピタキシャル層を積層し、前記半導体基板を熱処理し
て、前記半導体基板と前記エピタキシャル層の間に設け
られた一導電型の上下分離領域の下拡散層の不純物を前
記エピタキシャル層の半分以上まではいあげるように拡
散する工程と、 前記エピタキシャル層上にシリコン酸化膜またはシリコ
ン窒化膜より成るいイオン注入に対してマスクとなる1
層の絶縁膜を形成する工程と、 前記エピタキシャル層上に形成される前記1層の絶縁膜
において、予定のベース領域と予定の前記上下分離領域
の上拡散層に対応する前記1層の絶縁膜に不純物の導入
孔を同時に形成する工程と、 前記予定のベース領域上の前記導入孔にイオン注入用の
マスクを覆い前記上拡散層の導入孔を介して不純物をイ
オン注入し、前記上下分離領域の上拡散層を形成する工
程と、 前記マスクを除去した後、前記ベースの導入孔を介して
不純物をイオン注入し前記ベース領域を形成する工程
と、 前記ベース領域の導入孔の一端でセルフアラインして、
前記ベース領域のコンタクト領域を形成する工程とを備
えることを特徴とした半導体集積回路の製造方法。 - 【請求項2】前記ベース領域を形成する工程において、 前記イオン注入用のマスクを除去した後、2つの前記導
入孔を介して不純物を同時にイオン注入することによ
り、前記ベース領域を形成すると同時に前記上拡散層に
再度不純物を導入することを特徴とした請求項1記載の
半導体集積回路の製造方法。 - 【請求項3】前記ベース領域を形成する工程において、 前記イオン注入用のマスクを除去した後、前記予定の上
下分離領域の上拡散層上の前記導入孔にイオン注入用の
マスクを覆い、前記予定のベース領域の導入孔を介して
不純物をイオン注入し前記ベース領域を形成する請求項
1記載の半導体集積回路の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1127322A JPH06101543B2 (ja) | 1989-05-19 | 1989-05-19 | 半導体集積回路の製造方法 |
US07/510,469 US5141881A (en) | 1989-04-20 | 1990-04-18 | Method for manufacturing a semiconductor integrated circuit |
EP90107382A EP0398032B1 (en) | 1989-04-20 | 1990-04-19 | Method for manufacturing a semiconductor integrated circuit comprising an isolating region |
DE69033593T DE69033593T2 (de) | 1989-04-20 | 1990-04-19 | Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einer Isolationszone |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1127322A JPH06101543B2 (ja) | 1989-05-19 | 1989-05-19 | 半導体集積回路の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02305467A JPH02305467A (ja) | 1990-12-19 |
JPH06101543B2 true JPH06101543B2 (ja) | 1994-12-12 |
Family
ID=14957065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1127322A Expired - Lifetime JPH06101543B2 (ja) | 1989-04-20 | 1989-05-19 | 半導体集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06101543B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04322447A (ja) * | 1991-04-23 | 1992-11-12 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5567141A (en) * | 1978-11-14 | 1980-05-21 | Mitsubishi Electric Corp | Method for manufacturing semiconductor device |
JPS55105344A (en) * | 1979-02-07 | 1980-08-12 | Nec Corp | Semiconductor device |
JPS5750424A (en) * | 1980-09-11 | 1982-03-24 | Nec Kyushu Ltd | Manufacture of semiconductor device |
JPS60111466A (ja) * | 1983-11-22 | 1985-06-17 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
JPS6489359A (en) * | 1987-09-29 | 1989-04-03 | Sharp Kk | Manufacture of bipolar semiconductor integrated circuit device |
-
1989
- 1989-05-19 JP JP1127322A patent/JPH06101543B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02305467A (ja) | 1990-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2543948B2 (ja) | 半導体装置の製造方法 | |
JP2587444B2 (ja) | Cmos技術を用いたバイポーラ・トランジスタとその製造方法 | |
JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
JPH06101540B2 (ja) | 半導体集積回路の製造方法 | |
KR930005508B1 (ko) | 반도체장치 및 그 제조방법 | |
JPS60241261A (ja) | 半導体装置およびその製造方法 | |
JPH06101543B2 (ja) | 半導体集積回路の製造方法 | |
JPH07161729A (ja) | 半導体装置の製造方法 | |
JPH06101542B2 (ja) | 半導体集積回路の製造方法 | |
JPH06101538B2 (ja) | 半導体集積回路の製造方法 | |
JP2614519B2 (ja) | Mis容量素子を組込んだ半導体集積回路の製造方法 | |
JPH0448647A (ja) | 半導体装置の製造方法 | |
JP2890550B2 (ja) | 半導体装置の製造方法 | |
JPH06101539B2 (ja) | 半導体集積回路の製造方法 | |
JPH06101541B2 (ja) | 半導体集積回路の製造方法 | |
JP3036770B2 (ja) | 半導体集積回路の製造方法 | |
JPH06101537B2 (ja) | 半導体集積回路の製造方法 | |
JPH07120713B2 (ja) | 半導体集積回路の製造方法 | |
JP3036768B2 (ja) | 半導体集積回路の製造方法 | |
JP3036769B2 (ja) | 半導体集積回路の製造方法 | |
JP2517380B2 (ja) | 半導体集積回路の製造方法 | |
JP3300474B2 (ja) | 半導体装置およびその製造方法 | |
JP3068733B2 (ja) | 半導体装置の製造方法 | |
JPH07114209B2 (ja) | 半導体集積回路の製造方法 | |
JP2828644B2 (ja) | 半導体集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 15 |