JPH06101529B2 - 半導体パッケージの半田付け方法 - Google Patents

半導体パッケージの半田付け方法

Info

Publication number
JPH06101529B2
JPH06101529B2 JP14884388A JP14884388A JPH06101529B2 JP H06101529 B2 JPH06101529 B2 JP H06101529B2 JP 14884388 A JP14884388 A JP 14884388A JP 14884388 A JP14884388 A JP 14884388A JP H06101529 B2 JPH06101529 B2 JP H06101529B2
Authority
JP
Japan
Prior art keywords
hole
substrate
solder
holes
metal rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14884388A
Other languages
English (en)
Other versions
JPH01316963A (ja
Inventor
宗男 山田
徹 樋口
武司 加納
善明 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP14884388A priority Critical patent/JPH06101529B2/ja
Publication of JPH01316963A publication Critical patent/JPH01316963A/ja
Publication of JPH06101529B2 publication Critical patent/JPH06101529B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、ピングリッドアレイなど半導体パッケージの
半田付け方法に関するものである。
【従来の技術】
ピングリッドアレイなど半導体パッケージは、プラスチ
ックの基板2の上面に放射状に回路を形成し、基板2に
形成したスルーホール3,3…に各回答と電気的に接続さ
れたスルーホールメッキを施すと共にスルーホール3に
端子ピン5の基部を挿入して端子ピン5を基板2の下面
に突出させ、そして基板2の上面にICチップなどの半導
体チップ1を実装して半導体チップ1と各回路とをボン
ディンすることによって、回路を介して半導体チップ1
を各端子ピン4に電気的に接続させるようにして作成さ
れる。さらに基板2の上面に封止樹脂を注入等して半導
体チップ1を封止することによって仕上げられる。 そして半導体チップ1の実装密度が高まると回路の本数
は基板2の上面だけでは足らず、基板2の下面にも回路
を形成しなければならなくなり、このときには第2図に
示すように端子ピン5を取り付けるスルーホール3の他
に、上下の回路を接続するためのスルーホール4を形成
する必要がある。しかしこのように上下の回路を接続す
るためのスルーホール4を形成すると、基板2の上面に
封止樹脂を注入する際にこのスルーホール4から封止樹
脂が漏れてしまうことになる。そこで、ディップ法や噴
流法などで基板2の下面に半田を施して端子ピン5をス
ルーホール3内に半田付けする際に、スルーホール4内
にも半田を充填させてスルーホール4内を閉塞し、封止
樹脂がスルーホール4から漏れることを防止する試みが
なされている。
【発明が解決しようとする課題】
しかしながら、スルーホール3と端子ピン5との間には
金属のスルーホールメッキや金属の端子ピン5に対する
半田の濡れで第2図の矢印のように半田が良好に浸透し
ていくが、スルーホール4は空洞のままであるために半
田は浸透していきにくく、また空気やフラックスのガス
などがスルーホール4に溜まってスルーホール4に半田
が入っていかないこともあり、スルーホール4を半田で
充填することが難しいという問題があった。 本発明は上記の点に鑑みて為されたものであり、端子ピ
ン5を差し込まないスルーホール4においても半田を充
填させてこのスルーホール4を閉塞することができる半
導体パッケージの半田付け方法を提供することを目的と
するものである。
【課題を解決するための手段】
本発明に係る半導体パッケージの半田付け方法は、半導
体パッケージの半導体チップ1を実装する基板2に多数
のスルーホール3,4を穿設し、スルーホール3,4のうち一
部のスルーホール3に端子ピン5の基部を差し込むと共
に他の端子ピン5を差し込まないスルーホール4に金属
棒6を差し込み、基板2に半田を供給してスルーホール
3,4の内周と端子ピン5や金属棒6の外周との間に半田
を浸透させることを特徴とするものである。
【作 用】
本発明にあっては、端子ピン5を差し込まないスルーホ
ール4に金属棒6を差し込むことによって、基板2に半
田を供給してスルーホール4の内周と金属棒6の外周と
の間に半田を浸透させ、スルーホール4内を閉塞するこ
とができる。
【実施例】
以下本発明を実施例によって詳述する。 基板2は樹脂積層板や樹脂成形品などプラスチック材料
によって形成されるものであり、その上面及び下面に放
射状に回路が形成してある。また基板2には多数のスル
ーホール3,4が設けてあり、各スルーホール3,4の内周に
は各回路と電気的に接続されたスルーホールメッキが施
してある。スルーホール3,4のうち一部のスルーホール
3は外部への出力端子となる端子ピン5を取り付けるた
めのもの、他のスルーホール4は基板2の上下の回路を
電気的に接続させるためのものとしてそれぞれ用いられ
るものである,そして半田付けに際しては、基板2の下
面から突出するように各スルーホール3,3…に端子ピン
5,5…の基部を差し込み、また各スルーホール4,…には
金属棒6を差し込む。金属棒6は基板2の下面から若干
突出するように差し込むようにするのがよい。この金属
棒6としては、半田との濡れや接合性が良いもの、例え
ばコバール棒の表面に銅をメッキしたり、ニッケルと金
をメッキしたり、銅と半田をメッキしたりしたものや、
リン青銅棒の表面に銅をメッキしたり、ニッケルと金を
メッキしたり、銅と半田をメッキしたりしたものを用い
るのが好ましい。 そしてこのものにあって、例えばディップ方式の半田付
けするために第1図のように基板2を半田浴に浸漬する
と(第1図において鎖線は半田浴の液面を示す)、スル
ーホール3と端子ピン5との間には金属のスルーホール
メッキや金属の端子ピン5に対する半田の濡れで第1図
の矢印のように半田が良好に浸透していくと共に、スル
ーホール4と金属棒6との間にも金属のスルーホールメ
ッキや金属棒6に対する半田の濡れで第1図の矢印のよ
うに半田が良好に浸透していくことになる。従ってスル
ーホール4内を金属棒6及び半田で充填させてスルーホ
ール4を閉塞することができ、またスルーホール4内に
差し込まれた金属棒6は半田によってスルーホール4内
に接合固着されて外れることはない。 一方、基板2の上面に形成したキャビティ凹所10にICチ
ップなどの半導体チップ1を実装し、半導体チップ1と
各回路とをボンディングすることによって、回路を介し
て半導体チップ1を各端子ピン4に電気的に接続させる
ことができる。そしてさらに基板2の上面に封止樹脂を
注入等して半導体チップ1を封止することによって、半
導体パッケージとして仕上げられるものである。このよ
うに封止樹脂を基板2の上面に注入するにあたって、ス
ルーホール3は端子ピン5と半田によって閉塞されてい
るものは勿論、スルーホール4も金属棒6と半田によっ
て閉塞されているために、スルーホール3,4から封止樹
脂が基板2の下面側に漏れるようなおそれはない。尚、
金属棒6のうち基板2の下面から突出する部分は、端子
ピン5をソケットなどに差し込んで半導体パッケージを
マザーボードなどに取り付ける際に、その先端がマザー
ボードの表面などに当接して、半導体パッケージの基板
とマザーボードとの間に放熱用の空間を形成させるよう
に作用することができる。もちろん、不要の場合には金
属棒6の基板2から突出する部分は切断除去すればよ
い。
【発明の効果】
上述のように本発明にあっては、スルーホールのうち端
子ピンを差し込まないスルーホールに金属棒を差し込
み、基板に半田を供給してスルーホールの内周と端子ピ
ンや金属棒の外周との間に半田を浸透させるようにした
ので、端子ピンを差し込まないスルーホールもスルーホ
ールの内周と金属棒との間への半田の浸透によって金属
棒と半田とで閉塞することができるものであり、このス
ルーホールから封止樹脂が漏れるようなおそれがなくな
るものである。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図は従来例の
断面図である。 1は半導体チップ、2は基板、3,4はスルーホール、5
は端子ピン、6は金属棒である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 善明 大阪府門真市大字門真1048番地 松下電工 株式会社内 (56)参考文献 特開 昭60−241244(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体パッケージの半導体チップを実装す
    る基板に多数のスルーホールを穿設し、スルーホールの
    うち一部のスルーホールに端子ピンの基部を差し込むと
    共に他の端子ピンを差し込まないスルーホールに金属棒
    を差し込み、基板に半田を供給してスルーホールの内周
    と端子ピンや金属棒を外周との間に半田を浸透させるこ
    とを特徴とする半導体パッケージの半田付け方法。
JP14884388A 1988-06-15 1988-06-15 半導体パッケージの半田付け方法 Expired - Lifetime JPH06101529B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14884388A JPH06101529B2 (ja) 1988-06-15 1988-06-15 半導体パッケージの半田付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14884388A JPH06101529B2 (ja) 1988-06-15 1988-06-15 半導体パッケージの半田付け方法

Publications (2)

Publication Number Publication Date
JPH01316963A JPH01316963A (ja) 1989-12-21
JPH06101529B2 true JPH06101529B2 (ja) 1994-12-12

Family

ID=15461983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14884388A Expired - Lifetime JPH06101529B2 (ja) 1988-06-15 1988-06-15 半導体パッケージの半田付け方法

Country Status (1)

Country Link
JP (1) JPH06101529B2 (ja)

Also Published As

Publication number Publication date
JPH01316963A (ja) 1989-12-21

Similar Documents

Publication Publication Date Title
US4816426A (en) Process for manufacturing plastic pin grid arrays and the product produced thereby
JP3165078B2 (ja) 表面実装部品の製造方法
KR960015868A (ko) 적층형 패키지 및 그 제조방법
JP2885414B2 (ja) 半導体装置、その実装方法および電子装置
JP2962385B2 (ja) 半導体装置の製造方法
JP2870533B1 (ja) 半導体装置およびその製造方法
JP2943788B2 (ja) 電子部品搭載用配線基板
JPH03145791A (ja) プリント配線板
JPH06101529B2 (ja) 半導体パッケージの半田付け方法
JP3061014B2 (ja) 半導体装置及びその製造方法
JP2001118868A (ja) 表面実装部品及びその製造方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH06216314A (ja) 半導体装置
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JPH0513963A (ja) 電子部品搭載用基板
JPS61214548A (ja) テ−プキヤリア
JPS63271945A (ja) 電子部品実装構体
JPS634690A (ja) 厚膜混成集積回路基板
JPH06209065A (ja) 電子部品搭載装置
JP2673580B2 (ja) 電子部品搭載用基板
JP3711669B2 (ja) 電子部品搭載用基板
JPH03241861A (ja) 混成集積回路基板の樹脂封止構造及び樹脂封止方法
JP3174975B2 (ja) 電子部品搭載装置
JPH06224238A (ja) 半導体装置
JPS61120430A (ja) Ic基板の封止法