JPH0593898A - アクテイブ・マトリクス型液晶表示装置の駆動方法 - Google Patents
アクテイブ・マトリクス型液晶表示装置の駆動方法Info
- Publication number
- JPH0593898A JPH0593898A JP6384292A JP6384292A JPH0593898A JP H0593898 A JPH0593898 A JP H0593898A JP 6384292 A JP6384292 A JP 6384292A JP 6384292 A JP6384292 A JP 6384292A JP H0593898 A JPH0593898 A JP H0593898A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- signal
- period
- electrode group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 液晶層を駆動するための二端子アクティブ素
子の特性に起因する表示品質の低下を解消することを目
的とする。 【構成】 列電極群と行電極群の間に液晶層と二端子ア
クティブ素子群が直列接続する構造の液晶パネルを有
し、これらの列電極群と行電極群に差信号を印加するこ
とによって、該液晶パネルに表示を行わせるアクティブ
・マトリクス型液晶表示装置の駆動方法において、上記
差信号を、二端子アクティブ素子のI−V特性とは逆の
関係となる電圧に設定してこれらの列電極群と行電極群
に印加するようにした。又、液晶パネルに対して実質的
な表示動作を行わせる期間、即ち、選択期間を除く期間
内に、表示のために設定される最大振幅電圧又はそれ以
上の振幅電圧の差信号を列電極群と行電極群に一定期間
印加するようにした。
子の特性に起因する表示品質の低下を解消することを目
的とする。 【構成】 列電極群と行電極群の間に液晶層と二端子ア
クティブ素子群が直列接続する構造の液晶パネルを有
し、これらの列電極群と行電極群に差信号を印加するこ
とによって、該液晶パネルに表示を行わせるアクティブ
・マトリクス型液晶表示装置の駆動方法において、上記
差信号を、二端子アクティブ素子のI−V特性とは逆の
関係となる電圧に設定してこれらの列電極群と行電極群
に印加するようにした。又、液晶パネルに対して実質的
な表示動作を行わせる期間、即ち、選択期間を除く期間
内に、表示のために設定される最大振幅電圧又はそれ以
上の振幅電圧の差信号を列電極群と行電極群に一定期間
印加するようにした。
Description
【0001】
【産業上の利用分野】本発明は、MIM (Metal-Insula
tar-Metal)素子、MIS (Metal-Insulatar-Semiconduc
tor)素子、リング・ダイオード、バリスタ等の二端子型
アクティブ素子で液晶を駆動することによって表示を行
うアクティブ・マトリクス型液晶表示装置に関し、特
に、二端子型アクティブ素子の特性に起因して生じる表
示品質の低下を補償するための液晶表示装置の駆動法に
関するものである。
tar-Metal)素子、MIS (Metal-Insulatar-Semiconduc
tor)素子、リング・ダイオード、バリスタ等の二端子型
アクティブ素子で液晶を駆動することによって表示を行
うアクティブ・マトリクス型液晶表示装置に関し、特
に、二端子型アクティブ素子の特性に起因して生じる表
示品質の低下を補償するための液晶表示装置の駆動法に
関するものである。
【0002】
【従来の技術】アクティブ・マトリクス型液晶表示装置
は、従来のパッシブ型と比較して、高コントラストが得
られるため、液晶テレビジョンやコンピュータの表示端
末装置などの各種のディスプレイ分野で広く採用されて
いる。
は、従来のパッシブ型と比較して、高コントラストが得
られるため、液晶テレビジョンやコンピュータの表示端
末装置などの各種のディスプレイ分野で広く採用されて
いる。
【0003】このアクティブ・マトリクス型液晶表示装
置は、液晶の各画素部分をスイッチ駆動するために、M
IM素子やMIS素子、リングダイオード、バリスタ等
の二端子型アクティブ素子を適用するものと、薄膜トラ
ンジスタ(TFT)等の三端子アクティブ素子を適用す
るものが知られている。しかし、前者の二端子型アクテ
ィブ素子を適用する場合の方が、製造工程が少なくて済
むことから生産性に優れており、今後の発展が望まれて
いる。
置は、液晶の各画素部分をスイッチ駆動するために、M
IM素子やMIS素子、リングダイオード、バリスタ等
の二端子型アクティブ素子を適用するものと、薄膜トラ
ンジスタ(TFT)等の三端子アクティブ素子を適用す
るものが知られている。しかし、前者の二端子型アクテ
ィブ素子を適用する場合の方が、製造工程が少なくて済
むことから生産性に優れており、今後の発展が望まれて
いる。
【0004】二端子型アクティブ素子を適用したアクテ
ィブ・マトリクス型液晶表示装置は、例えば、図18に
示す様に、液晶パネル100と、Xドライブ回路200
と、Yドライブ回路300を備え、Xドライブ回路20
0とYドライブ回路300が液晶パネル100の各画素
部分を線順次走査することによって、表示を実現する構
成となっている。
ィブ・マトリクス型液晶表示装置は、例えば、図18に
示す様に、液晶パネル100と、Xドライブ回路200
と、Yドライブ回路300を備え、Xドライブ回路20
0とYドライブ回路300が液晶パネル100の各画素
部分を線順次走査することによって、表示を実現する構
成となっている。
【0005】まず、液晶パネル100は、Xドライブ回
路200に接続する複数の列電極X1 〜XM (図中に
は、第m番目の列電極Xm を代表して示す)と、Yドラ
イブ回路300に接続する複数の行電極Y1 〜YN (図
中には、第n番目の行電極Yn を代表して示す)が、夫
々対向する基板上に互に交差するように設けられ、更
に、これら列電極X1 〜XM と行電極Y1 〜YN の間
に、液晶が充填されると共に、夫々の交差部分(画素と
なる部分)の夫々に二端子アクティブ素子が形成されて
いる。即ち、図示の列電極Xmと行電極Yn を代表すれ
ば、画素となる液晶層102と二端子型アクティブ素子
103が列電極Xm と行電極Yn の間に直列接続する構
造になっており、列電極Xm に掛かる列電極信号VXm
と行電極Yn に掛かる行電極信号HYn との差の電圧に
よって、液晶層102に電圧VL 、二端子アクティブ素
子103に電圧VD が加わるようになっている。
路200に接続する複数の列電極X1 〜XM (図中に
は、第m番目の列電極Xm を代表して示す)と、Yドラ
イブ回路300に接続する複数の行電極Y1 〜YN (図
中には、第n番目の行電極Yn を代表して示す)が、夫
々対向する基板上に互に交差するように設けられ、更
に、これら列電極X1 〜XM と行電極Y1 〜YN の間
に、液晶が充填されると共に、夫々の交差部分(画素と
なる部分)の夫々に二端子アクティブ素子が形成されて
いる。即ち、図示の列電極Xmと行電極Yn を代表すれ
ば、画素となる液晶層102と二端子型アクティブ素子
103が列電極Xm と行電極Yn の間に直列接続する構
造になっており、列電極Xm に掛かる列電極信号VXm
と行電極Yn に掛かる行電極信号HYn との差の電圧に
よって、液晶層102に電圧VL 、二端子アクティブ素
子103に電圧VD が加わるようになっている。
【0006】次に、Xドライブ回路200は、交流ビデ
オ発生回路201と、Xシフトレジスタ202を備えて
いる。交流ビデオ発生回路201は、外部から入力され
るビデオ信号Pを、交流反転信号FRに同期した交流ビ
デオ信号PSにして出力する。
オ発生回路201と、Xシフトレジスタ202を備えて
いる。交流ビデオ発生回路201は、外部から入力され
るビデオ信号Pを、交流反転信号FRに同期した交流ビ
デオ信号PSにして出力する。
【0007】Xシフトレジスタ202は、シフト・スタ
ート信号DXを所定周波数fX のシフト・クロック信号
XSCL に同期してシフトすることにより、列電極X1 〜
XM に対応する各出力接点から、順次にサンプリング信
号S1 〜SM を発生する。更に、Xシフトレジスタ20
2の各出力接点と各列電極X1 〜XMの間には、所謂ラ
ッチ回路群と列電極駆動回路群が設けられている。
ート信号DXを所定周波数fX のシフト・クロック信号
XSCL に同期してシフトすることにより、列電極X1 〜
XM に対応する各出力接点から、順次にサンプリング信
号S1 〜SM を発生する。更に、Xシフトレジスタ20
2の各出力接点と各列電極X1 〜XMの間には、所謂ラ
ッチ回路群と列電極駆動回路群が設けられている。
【0008】尚、図中の第m番目の列電極Xm に対応す
るラッチ回路と列電極駆動回路を代表して述べれば、交
流ビデオ信号PS を伝送する伝送線203に、サンプリ
ング信号Sm に同期して導通・非導通となる第1のアナ
ログスイッチ204の入力接点が接続し、その出力接点
が第1のサンプル・ホールド・コンデンサ205及び第
2のアナログ・スイッチ206の入力接点に接続してい
る。更に、第2のアナログ・スイッチ206の出力接点
が第2のサンプル・ホールド・コンデンサ207とバッ
ファ・アンプ208の入力接点に接続し、バッファ・ア
ンプ208の出力接点が列電極Xm に接続している。
るラッチ回路と列電極駆動回路を代表して述べれば、交
流ビデオ信号PS を伝送する伝送線203に、サンプリ
ング信号Sm に同期して導通・非導通となる第1のアナ
ログスイッチ204の入力接点が接続し、その出力接点
が第1のサンプル・ホールド・コンデンサ205及び第
2のアナログ・スイッチ206の入力接点に接続してい
る。更に、第2のアナログ・スイッチ206の出力接点
が第2のサンプル・ホールド・コンデンサ207とバッ
ファ・アンプ208の入力接点に接続し、バッファ・ア
ンプ208の出力接点が列電極Xm に接続している。
【0009】そして、サンプリング信号Sm が論理値
“H”となるのに同期して第1のアナログ・スイッチ2
04が導通すると、その時点での交流ビデオ信号PS が
第1のサンプル・ホールド・コンデンサ205に保持さ
れ、次に、ラッチ・パルス信号LPが論理値“H”とな
って第2のアナログ・スイッチ206が導通となると、
第1のサンプル・ホールド・コンデンサ205の保持電
荷が第2のサンプル・ホールド・コンデンサ207へ転
送されて保持され、バッファ・アンプ208が第2のサ
ンプル・ホールド・コンデンサ207の保持電荷に相当
する電圧の列電極信号VXm が列電極Xm に供給され
る。
“H”となるのに同期して第1のアナログ・スイッチ2
04が導通すると、その時点での交流ビデオ信号PS が
第1のサンプル・ホールド・コンデンサ205に保持さ
れ、次に、ラッチ・パルス信号LPが論理値“H”とな
って第2のアナログ・スイッチ206が導通となると、
第1のサンプル・ホールド・コンデンサ205の保持電
荷が第2のサンプル・ホールド・コンデンサ207へ転
送されて保持され、バッファ・アンプ208が第2のサ
ンプル・ホールド・コンデンサ207の保持電荷に相当
する電圧の列電極信号VXm が列電極Xm に供給され
る。
【0010】Yドライブ回路300は、液晶電源発生回
路301とYシフトレジスタ302を備えている。液晶
電源発生回路301は、絶対値が|Vp |>|Va |の
関係にある4種類の電圧Vp 、−Vp 、Va 、−Va が
入力され、交流反転信号FRに同期してマルチプレック
ス動作することにより、2種類の液晶電圧VS 、VN を
伝送線303,305へ出力する。即ち、交流反転信号
FRが論理値“H”となるときは、液晶電圧VS が電圧
Vp 、交流反転信号FRが論理値“L”となるときは、
液晶電圧VS が電圧−Vp 、液晶電圧VN は後述するよ
うに電圧Va 又は電圧−Va となる。尚、交流反転信号
FRは、後述する1水平走査期間毎に論理値が反転する
矩形信号であり、換言すれば、2水平走査期間を1周期
とする信号である。
路301とYシフトレジスタ302を備えている。液晶
電源発生回路301は、絶対値が|Vp |>|Va |の
関係にある4種類の電圧Vp 、−Vp 、Va 、−Va が
入力され、交流反転信号FRに同期してマルチプレック
ス動作することにより、2種類の液晶電圧VS 、VN を
伝送線303,305へ出力する。即ち、交流反転信号
FRが論理値“H”となるときは、液晶電圧VS が電圧
Vp 、交流反転信号FRが論理値“L”となるときは、
液晶電圧VS が電圧−Vp 、液晶電圧VN は後述するよ
うに電圧Va 又は電圧−Va となる。尚、交流反転信号
FRは、後述する1水平走査期間毎に論理値が反転する
矩形信号であり、換言すれば、2水平走査期間を1周期
とする信号である。
【0011】Yシフトレジスタ302は、シフト・スタ
ート信号DYを所定周波数fY のシフト・クロック信号
YSCL に同期してシフトすることにより、行電極Y1 〜
YN に対応する各出力接点から、順次に選択信号C
1 〜CN を発生する。更に、Yシフトレジスタ302
の各出力接点と各行電極Y1 〜YN の間には、切換回路
群が設けられている。
ート信号DYを所定周波数fY のシフト・クロック信号
YSCL に同期してシフトすることにより、行電極Y1 〜
YN に対応する各出力接点から、順次に選択信号C
1 〜CN を発生する。更に、Yシフトレジスタ302
の各出力接点と各行電極Y1 〜YN の間には、切換回路
群が設けられている。
【0012】第n番目の行電極Yn に対応する切換回路
を代表して述べれば、選択信号Cn に同期して導通・非
導通となる第1のアナログ・スイッチ304の入力接点
が、伝送線303に接続すると共に、その出力接点が行
電極Yn に接続し、選択信号Cn に同期して第1のアナ
ログ・スイッチ304とは逆に導通・非導通となる第2
のアナログ・スイッチ306の入力接点が伝送線305
に接続すると共に、その出力接点が行電極Yn に接続し
ている。
を代表して述べれば、選択信号Cn に同期して導通・非
導通となる第1のアナログ・スイッチ304の入力接点
が、伝送線303に接続すると共に、その出力接点が行
電極Yn に接続し、選択信号Cn に同期して第1のアナ
ログ・スイッチ304とは逆に導通・非導通となる第2
のアナログ・スイッチ306の入力接点が伝送線305
に接続すると共に、その出力接点が行電極Yn に接続し
ている。
【0013】そして、選択信号Cn が論理値“H”とな
ると、第1のアナログ・スイッチ304が導通、第2の
アナログ・スイッチ306が非導通となることにより、
液晶電圧VS が行電圧Yn に供給され、逆に、選択番号
Cn が論理値”L”となると、第1のアナログ・スイッ
チ304が非導通、第2のアナログ・スイッチ306が
導通となることになり、液晶電圧VN が行電極Yn に供
給される。尚、図中には、各行電極Y1 〜YM の夫々に
供給される信号を行電極信号HY1 〜HYN で示してい
る。
ると、第1のアナログ・スイッチ304が導通、第2の
アナログ・スイッチ306が非導通となることにより、
液晶電圧VS が行電圧Yn に供給され、逆に、選択番号
Cn が論理値”L”となると、第1のアナログ・スイッ
チ304が非導通、第2のアナログ・スイッチ306が
導通となることになり、液晶電圧VN が行電極Yn に供
給される。尚、図中には、各行電極Y1 〜YM の夫々に
供給される信号を行電極信号HY1 〜HYN で示してい
る。
【0014】次に、各列電極X1 〜XM と行電極Y1〜
YN に供給される信号VX1 〜VXM とHY1 〜HYN
の電圧変化に応じて、夫々の二端子アクティブ素子は、
図19に示すような電圧対電流特性(I−V特性)を有
する。即ち、二端子型アクティブ素子は、両端に印加さ
れる電圧Vが小さいときは電流Iが微小であり、電圧V
が大きくなると電流Iが急増するという非線形特性を有
する。そして、この非線形特性を利用することにより、
表示作用を行わせるとき(選択時という)には高い電圧
を、表示作用を行わないとき(非選択時という)には低
い電圧を二端子アクティブ素子に印加することで液晶を
駆動する。
YN に供給される信号VX1 〜VXM とHY1 〜HYN
の電圧変化に応じて、夫々の二端子アクティブ素子は、
図19に示すような電圧対電流特性(I−V特性)を有
する。即ち、二端子型アクティブ素子は、両端に印加さ
れる電圧Vが小さいときは電流Iが微小であり、電圧V
が大きくなると電流Iが急増するという非線形特性を有
する。そして、この非線形特性を利用することにより、
表示作用を行わせるとき(選択時という)には高い電圧
を、表示作用を行わないとき(非選択時という)には低
い電圧を二端子アクティブ素子に印加することで液晶を
駆動する。
【0015】次に、かかる構成のアクティブ・マトリク
ス型液晶表示装置の動作を図20及び図21に示すタイ
ミングチャートに基いて説明する。
ス型液晶表示装置の動作を図20及び図21に示すタイ
ミングチャートに基いて説明する。
【0016】例えば図20に示すようなビデオ信号Pが
交流ビデオ発生回路201に入力されるものとすると、
ビデオ信号Pは、交流反転信号FRが論理値“H”の時
には正相のまま、交流反転信号FRが論理値“L”には
逆相に反転されて伝送線203へ出力される。したがっ
て、伝送線203上の交流ビデオ信号PS は図示のよう
になる。
交流ビデオ発生回路201に入力されるものとすると、
ビデオ信号Pは、交流反転信号FRが論理値“H”の時
には正相のまま、交流反転信号FRが論理値“L”には
逆相に反転されて伝送線203へ出力される。したがっ
て、伝送線203上の交流ビデオ信号PS は図示のよう
になる。
【0017】ここで、交流ビデオ信号PS の電圧V
a は、正相時における白100%のレベル、且つ逆相時
における白0%のレベル(ペデスタル・レベルに相当)
であり、又、電圧−Va は、正相時における白0%のレ
ベル(ペデスタル・レベルに相当)、且つ逆相時におけ
る白100%のレベルである。
a は、正相時における白100%のレベル、且つ逆相時
における白0%のレベル(ペデスタル・レベルに相当)
であり、又、電圧−Va は、正相時における白0%のレ
ベル(ペデスタル・レベルに相当)、且つ逆相時におけ
る白100%のレベルである。
【0018】Yシフト・レジスタ302は、シフト・ス
タート信号DYを、1水平走査期間の周期に設定されて
いるシフト・クロツク信号YSCL に同期してシフトする
ことにより、順次に選択信号C1 〜CN を発生する。
タート信号DYを、1水平走査期間の周期に設定されて
いるシフト・クロツク信号YSCL に同期してシフトする
ことにより、順次に選択信号C1 〜CN を発生する。
【0019】Xドライブ回路200に適用されるラッチ
・パルス信号LPとシフト・スタート信号DXは、1水
平走査期間の周期に合わせて論理値“H”となる矩形信
号である。更に、図20の下部に示した部分拡大図に基
いて各1水平期間毎の動作を詳述する。
・パルス信号LPとシフト・スタート信号DXは、1水
平走査期間の周期に合わせて論理値“H”となる矩形信
号である。更に、図20の下部に示した部分拡大図に基
いて各1水平期間毎の動作を詳述する。
【0020】ラッチ・パルス信号LPは、交流ビデオ信
号PS が前記の位相反転する時点にほぼ同期して論理値
“H”となり、シフト・スタート信号DXは、各1水平
走査期間内において交流ビデオ信号PS が存在する先頭
時点で論理値“H”となる。更に、シフト・クロック信
号XSCL は、シフト・スタート信号DXが“H”となっ
てからラッチ・パルス信号LPが“H”となるまでの期
間中に、Xシフト・レジスタ202にM段のシフト動作
を行わせるために十分高い周波数に設定されている。
号PS が前記の位相反転する時点にほぼ同期して論理値
“H”となり、シフト・スタート信号DXは、各1水平
走査期間内において交流ビデオ信号PS が存在する先頭
時点で論理値“H”となる。更に、シフト・クロック信
号XSCL は、シフト・スタート信号DXが“H”となっ
てからラッチ・パルス信号LPが“H”となるまでの期
間中に、Xシフト・レジスタ202にM段のシフト動作
を行わせるために十分高い周波数に設定されている。
【0021】したがって、Xシフト・レジスタ202が
シフト・スタート信号DXをシフトクロック信号XSCL
に同期してシフトすることにより、シフトクロック信号
XSCL に同期して、サンプリング信号S1〜Sm 〜SM
が発生する。
シフト・スタート信号DXをシフトクロック信号XSCL
に同期してシフトすることにより、シフトクロック信号
XSCL に同期して、サンプリング信号S1〜Sm 〜SM
が発生する。
【0022】そして、行電極Y1 〜YN がYドライブ回
路300によって順次に走査される各1水平走査期間毎
に、サンプリング信号S1 〜SM が発生し、更に、ラッ
チ・パルス信号LPが発生するので、液晶パネル100
の各画素部分に相当する液晶層が信号VX1 〜VXM と
HY1 〜HYN によって線順次走査される。
路300によって順次に走査される各1水平走査期間毎
に、サンプリング信号S1 〜SM が発生し、更に、ラッ
チ・パルス信号LPが発生するので、液晶パネル100
の各画素部分に相当する液晶層が信号VX1 〜VXM と
HY1 〜HYN によって線順次走査される。
【0023】尚、Xドライブ回路200中の第1のサン
プル・ホールド・コンデンサ群に交流ビデオ信号PS を
保持するタイミングと、ラッチ・パルス信号LPに同期
して第1のサンプル・ホールド・コンデンサ群の保持電
荷を第2のサンプル・ホールド・コンデンサ群へ転送す
ることによって列伝極信号VX1 〜VXM を同時に列電
極X1 〜XM へ供給するタイミングは、1水平期間だけ
ずれている。
プル・ホールド・コンデンサ群に交流ビデオ信号PS を
保持するタイミングと、ラッチ・パルス信号LPに同期
して第1のサンプル・ホールド・コンデンサ群の保持電
荷を第2のサンプル・ホールド・コンデンサ群へ転送す
ることによって列伝極信号VX1 〜VXM を同時に列電
極X1 〜XM へ供給するタイミングは、1水平期間だけ
ずれている。
【0024】例えば、図中のサンプリング信号Sm でサ
ンプリングされた第n番目の交流ビデオ信号PS (図
中、サンプリング位置は○印で示す)は、1水平走査期
間後の第n+1番目の交流ビデオ信号PS のタイミング
に同期して、列電極Xm に供給される。
ンプリングされた第n番目の交流ビデオ信号PS (図
中、サンプリング位置は○印で示す)は、1水平走査期
間後の第n+1番目の交流ビデオ信号PS のタイミング
に同期して、列電極Xm に供給される。
【0025】図21は、この様な線順次走査によって列
電極X1 〜XM と行電極Y1 〜YN の交差部分に掛かか
る信号(VX1 −HY1 )〜(VXm −HYn)の内、
列電極Xm と行電極Yn に掛かる差信号(VXm −HY
n )を代表して示すタイミングチャートである。
電極X1 〜XM と行電極Y1 〜YN の交差部分に掛かか
る信号(VX1 −HY1 )〜(VXm −HYn)の内、
列電極Xm と行電極Yn に掛かる差信号(VXm −HY
n )を代表して示すタイミングチャートである。
【0026】まず、交流ビデオ信号PS は、図20に示
す交流ビデオ信号PS に相当し、電圧レベルVa と−V
a は上述したように正相と逆相の場合に応じて白100
%と白0%のレベルに相当している行電極信号HY
n は、行電極Yn の選択期間(選択信号Cn が論理値
“H”となる期間)TS において液晶電圧VS と等しく
なり、非選択期間(選択信号Cn が論理値“L”となる
期間)TN において液晶電圧VN と等しくなる。そし
て、前記正相時には、選択期間TS で正電位Vp となっ
た後の非選択期間TN での電位はVa となり、選択期間
TS で負電位−Vp となった後の非選択期間TSでの電
位は−Va となる。又、列電極信号VXm は、図20に
おいて説明したように、交流ビデオ信号PS をサンプル
・ホールドすることによって形成される。
す交流ビデオ信号PS に相当し、電圧レベルVa と−V
a は上述したように正相と逆相の場合に応じて白100
%と白0%のレベルに相当している行電極信号HY
n は、行電極Yn の選択期間(選択信号Cn が論理値
“H”となる期間)TS において液晶電圧VS と等しく
なり、非選択期間(選択信号Cn が論理値“L”となる
期間)TN において液晶電圧VN と等しくなる。そし
て、前記正相時には、選択期間TS で正電位Vp となっ
た後の非選択期間TN での電位はVa となり、選択期間
TS で負電位−Vp となった後の非選択期間TSでの電
位は−Va となる。又、列電極信号VXm は、図20に
おいて説明したように、交流ビデオ信号PS をサンプル
・ホールドすることによって形成される。
【0027】この様な関係から、差信号(VXm −HY
n )は、図21の下部に実線で示す様な波形になる。更
に、点線の軌跡は液晶層102と非線形素子103との
接続部の電位の軌跡である。選択期間TS では二端子ア
クティブ素子103には大きな電圧が印加されるため、
図19のI−V特性から知れるように、流れる電流も大
となり、液晶層102への充電がされる。充電される電
荷量は、選択期間TS 時の差信号(VXm −HYn )の
振幅となり、換言すれば、電極信号VXm のレベル、ひ
いては交流ビデオ信号PS のサンプリング・レベルによ
って制御される。前述のように、非選択電位は、先行す
る選択電位の極性に基づいて変えられるので、差信号
(VXm −HYn )において、正極性の選択期間TS 後
の非選択期間TN では信号レベルは正、負極性の選択期
間TS 後の非選択期間TN では信号レベルは負となるた
め、それぞれの非選択期間TN にて二端子アクティブ素
子103に印加される電圧は小となり、選択期間TS に
て液晶層102に充電された電荷は二端子アクティブ素
子103を通して放電しにくくなる。液晶層102に印
加される実効電圧は図中の斜線部の面積に比例し、結果
的にサンプリングされた交流ビデオ信号PS のレベルに
依存することになる。液晶層102は印加された実効電
圧に対応して、光の透過量を制御し、所定の映像が液晶
パネル100上に表示される。
n )は、図21の下部に実線で示す様な波形になる。更
に、点線の軌跡は液晶層102と非線形素子103との
接続部の電位の軌跡である。選択期間TS では二端子ア
クティブ素子103には大きな電圧が印加されるため、
図19のI−V特性から知れるように、流れる電流も大
となり、液晶層102への充電がされる。充電される電
荷量は、選択期間TS 時の差信号(VXm −HYn )の
振幅となり、換言すれば、電極信号VXm のレベル、ひ
いては交流ビデオ信号PS のサンプリング・レベルによ
って制御される。前述のように、非選択電位は、先行す
る選択電位の極性に基づいて変えられるので、差信号
(VXm −HYn )において、正極性の選択期間TS 後
の非選択期間TN では信号レベルは正、負極性の選択期
間TS 後の非選択期間TN では信号レベルは負となるた
め、それぞれの非選択期間TN にて二端子アクティブ素
子103に印加される電圧は小となり、選択期間TS に
て液晶層102に充電された電荷は二端子アクティブ素
子103を通して放電しにくくなる。液晶層102に印
加される実効電圧は図中の斜線部の面積に比例し、結果
的にサンプリングされた交流ビデオ信号PS のレベルに
依存することになる。液晶層102は印加された実効電
圧に対応して、光の透過量を制御し、所定の映像が液晶
パネル100上に表示される。
【0028】
【発明が解決しようとする課題】しかしながら、このよ
うな二端子アクティブ素子を適用したアクティブ・マト
リクス型液晶表示装置にあっては、二端子アクティブ素
子の特性に起因して、次に述べるような表示品質の低下
を招来する問題があった。
うな二端子アクティブ素子を適用したアクティブ・マト
リクス型液晶表示装置にあっては、二端子アクティブ素
子の特性に起因して、次に述べるような表示品質の低下
を招来する問題があった。
【0029】(第1の問題点)MIM素子、MIS素
子、その他の二端子アクティブ素子は、上述したように
図19に示すような非線形のI−V特性を有し、非選択
時には低い印加電圧Vで駆動され、選択時には高い印加
電圧Vで駆動されることにより、液晶層の電荷の充放電
を制御して画像表示等を実現する。
子、その他の二端子アクティブ素子は、上述したように
図19に示すような非線形のI−V特性を有し、非選択
時には低い印加電圧Vで駆動され、選択時には高い印加
電圧Vで駆動されることにより、液晶層の電荷の充放電
を制御して画像表示等を実現する。
【0030】ところが、実際の二端子アクティブ素子の
I−V特性は、図19に示したように正極性の印加電圧
Vに対する電流Iと、負極性の印加電圧−Vに対する電
流−Iの特性が座標原点0を中心として対称ではなく、
例えば、図22に示す(絶対値で示す)ように、非対称
の特性を有しており、この非対称性が原因で表示品質の
低下を招来する。
I−V特性は、図19に示したように正極性の印加電圧
Vに対する電流Iと、負極性の印加電圧−Vに対する電
流−Iの特性が座標原点0を中心として対称ではなく、
例えば、図22に示す(絶対値で示す)ように、非対称
の特性を有しており、この非対称性が原因で表示品質の
低下を招来する。
【0031】即ち、図22において、印加電圧Vが正極
性の場合のI−V特性が実線a、印加電圧Vが負極性の
場合のI−V特性が点線bである場合に発生する問題点
を、図21中のタイミング・チャートに基いて説明する
と、差信号(VXm −HYn )が負極性のときに液晶層
102に掛かる電圧VL が図21中の点線Aで示すよう
になるのに対し、差信号(VXm −HYn )が正極性の
ときに液晶層102に掛かる電圧VL が図21中の点線
Cで示すようになり、印加電圧の絶対値に差が発生す
る。このことから、液晶層に印加される実効電圧の0V
電位(図中の一点鎖線OBで示す)が、理想状態での0
V電位よりもΔVだけシフトする等の現象を生じること
となり、液晶層に直流のオフセット電圧が印加される。
そして、このオフセット電圧に起因して液晶パネルには
フリッカが発生することにより表示品質の低下を招くと
共に、液晶層に経時劣化を招く等の信頼性に悪影響をも
たらすこととなる。
性の場合のI−V特性が実線a、印加電圧Vが負極性の
場合のI−V特性が点線bである場合に発生する問題点
を、図21中のタイミング・チャートに基いて説明する
と、差信号(VXm −HYn )が負極性のときに液晶層
102に掛かる電圧VL が図21中の点線Aで示すよう
になるのに対し、差信号(VXm −HYn )が正極性の
ときに液晶層102に掛かる電圧VL が図21中の点線
Cで示すようになり、印加電圧の絶対値に差が発生す
る。このことから、液晶層に印加される実効電圧の0V
電位(図中の一点鎖線OBで示す)が、理想状態での0
V電位よりもΔVだけシフトする等の現象を生じること
となり、液晶層に直流のオフセット電圧が印加される。
そして、このオフセット電圧に起因して液晶パネルには
フリッカが発生することにより表示品質の低下を招くと
共に、液晶層に経時劣化を招く等の信頼性に悪影響をも
たらすこととなる。
【0032】(第2の問題点)更に、MIM素子、MI
S素子、その他の二端子型アクティブ素子は、常に図1
9に示すような単一のI−V特性を有するのではなく、
継続的に印加される印加電圧Vに応じて、その特性が図
23及び図24に示すように変化する。
S素子、その他の二端子型アクティブ素子は、常に図1
9に示すような単一のI−V特性を有するのではなく、
継続的に印加される印加電圧Vに応じて、その特性が図
23及び図24に示すように変化する。
【0033】尚、図23は、最初に実線cで示すような
I−V特性であったのに対し、継続的にある印加電圧V
が与えられることで点線dで示すI−V特性に変化する
ことを示し、図24は印加電圧の印加時間に対する変化
量(以下、シフト量という)を印加電圧毎に比較して示
している。
I−V特性であったのに対し、継続的にある印加電圧V
が与えられることで点線dで示すI−V特性に変化する
ことを示し、図24は印加電圧の印加時間に対する変化
量(以下、シフト量という)を印加電圧毎に比較して示
している。
【0034】即ち、二端子型アクティブ素子は、電圧V
が印加された初期の時点では図23の実線cで示すよう
なI−V特性を有したとしても、ある時間経過後では、
図23の点線dで示すようなI−V特性に変化し、この
変化後のI−V特性の状態に安定化するという特徴を有
している。
が印加された初期の時点では図23の実線cで示すよう
なI−V特性を有したとしても、ある時間経過後では、
図23の点線dで示すようなI−V特性に変化し、この
変化後のI−V特性の状態に安定化するという特徴を有
している。
【0035】そして、印加電圧を0ボルトに設定して数
時間放置すると、この変化後のI−V特性の状態が解消
され、再び同じ条件で電圧Vが印加されると、実線cに
示すI−V特性から点線dに示すI−V特性に変化す
る。更に、このような変化特性(以下、シフト特性とい
う)を図24に基いて述べれば、印加電圧Vの大小(同
図中の電圧は、p>r>n>fである)に応じても異な
り、継続的に電圧が印加されて変化した状態からの元の
I−V特性に戻るまでに要する時間は、シフト量(図2
3中の矢印で示す変化量をいう)が大きくなるにしたが
って長くなる。又、図7に示すように、このシフト特性
は飽和する。
時間放置すると、この変化後のI−V特性の状態が解消
され、再び同じ条件で電圧Vが印加されると、実線cに
示すI−V特性から点線dに示すI−V特性に変化す
る。更に、このような変化特性(以下、シフト特性とい
う)を図24に基いて述べれば、印加電圧Vの大小(同
図中の電圧は、p>r>n>fである)に応じても異な
り、継続的に電圧が印加されて変化した状態からの元の
I−V特性に戻るまでに要する時間は、シフト量(図2
3中の矢印で示す変化量をいう)が大きくなるにしたが
って長くなる。又、図7に示すように、このシフト特性
は飽和する。
【0036】尚、このシフト特性についての詳細は、
「E.Mizobatta,et al.,SID91
DIGEST,p.226(1991)」等の文献に
も示されている。
「E.Mizobatta,et al.,SID91
DIGEST,p.226(1991)」等の文献に
も示されている。
【0037】そして、二端子型アクティブ素子がこのよ
うなシフト特性を有することが原因で、液晶パネルに残
像現象が発生するという問題があった。
うなシフト特性を有することが原因で、液晶パネルに残
像現象が発生するという問題があった。
【0038】例えば、最初に、図25(a)に示すよう
に、液晶パネルの中央部分に白、その周辺に黒のウィン
ドパターンを表示させておき、この表示状態から全面を
白(白ラスター)の表示に切換えさせたとすると、図2
5(b)に示すように、先に表示したウィンドパターン
が切換えた後の表示画面中に薄い残像として残ってしま
い、全面が白の表示とならない。この残像現象は長時間
の経過と共に消滅するが、表示品質が著しく損なわれる
こととなる。
に、液晶パネルの中央部分に白、その周辺に黒のウィン
ドパターンを表示させておき、この表示状態から全面を
白(白ラスター)の表示に切換えさせたとすると、図2
5(b)に示すように、先に表示したウィンドパターン
が切換えた後の表示画面中に薄い残像として残ってしま
い、全面が白の表示とならない。この残像現象は長時間
の経過と共に消滅するが、表示品質が著しく損なわれる
こととなる。
【0039】更に、この残像現象の発生原理を述べれ
ば、図25(a)に示すようなウィンドパターンをノー
マリー黒モード(液晶層に十分な電圧が印加されないと
きは黒、十分に印加されるときは白)で表示される場合
には、白表示の部分には、図25(c)に示すような印
加電圧nの差信号が選択時間TS において印加され、黒
表示の部分には、図25(d)に示すような印加電圧f
(f<n)の差信号が選択時間TS において印加され
る。したがって、白表示の部分に位置する二端子型アク
ティブ素子に掛かる電圧の方が、黒表示に位置する二端
子型アクティブ素子に掛かる電圧よりも高くなり、この
結果、図23及び図24から明らかなように、白表示の
部分に位置する二端子型アクティブ素子のI−V特性の
シフト量の方が、黒表示の部分に位置する二端子型アク
ティブ素子のI−V特性のシフト量よりも大きくなる。
そして、この状態で液晶パネルの全面を白表示に切換え
ると、シフト量の差に起因して、図25(b)に示すよ
うな残像が発生することとなる。
ば、図25(a)に示すようなウィンドパターンをノー
マリー黒モード(液晶層に十分な電圧が印加されないと
きは黒、十分に印加されるときは白)で表示される場合
には、白表示の部分には、図25(c)に示すような印
加電圧nの差信号が選択時間TS において印加され、黒
表示の部分には、図25(d)に示すような印加電圧f
(f<n)の差信号が選択時間TS において印加され
る。したがって、白表示の部分に位置する二端子型アク
ティブ素子に掛かる電圧の方が、黒表示に位置する二端
子型アクティブ素子に掛かる電圧よりも高くなり、この
結果、図23及び図24から明らかなように、白表示の
部分に位置する二端子型アクティブ素子のI−V特性の
シフト量の方が、黒表示の部分に位置する二端子型アク
ティブ素子のI−V特性のシフト量よりも大きくなる。
そして、この状態で液晶パネルの全面を白表示に切換え
ると、シフト量の差に起因して、図25(b)に示すよ
うな残像が発生することとなる。
【0040】又、この残像現象は、最初に液晶パネルの
中央部分に白、その周辺に黒のウィンドパターンを表示
させておき、この表示状態から全面をある中間調の表示
に切換えさせた場合や、最初にある中間調を表示してお
き、次にそれより低い電圧で設定される中間調の表示に
切換えた場合等においても発生する。
中央部分に白、その周辺に黒のウィンドパターンを表示
させておき、この表示状態から全面をある中間調の表示
に切換えさせた場合や、最初にある中間調を表示してお
き、次にそれより低い電圧で設定される中間調の表示に
切換えた場合等においても発生する。
【0041】このような中間調に切換える場合の残像現
象を更に詳述する。例えば、最初は図26に示すよう
に、液晶パネルの中央部分が白、その周辺部分が黒で表
示され、黒の部分P1 は列電極Xm1と行電極HYn によ
って印加される差信号(VXm1−HYn )によって実現
され、白の部分P2 は列電極Xm2と行電極Yn によって
印加される差信号(VXm2−HYn )によって実現さ
れ、その後、等しい電圧の差信号(VXm1−HYn )と
(VXm2−HYn )を印加することによって、ある中間
調の表示に切換えた結果、図27に示すように周辺部分
P1 に対して中央部分P2 の方が暗くなるような残像が
発生したと仮定する。
象を更に詳述する。例えば、最初は図26に示すよう
に、液晶パネルの中央部分が白、その周辺部分が黒で表
示され、黒の部分P1 は列電極Xm1と行電極HYn によ
って印加される差信号(VXm1−HYn )によって実現
され、白の部分P2 は列電極Xm2と行電極Yn によって
印加される差信号(VXm2−HYn )によって実現さ
れ、その後、等しい電圧の差信号(VXm1−HYn )と
(VXm2−HYn )を印加することによって、ある中間
調の表示に切換えた結果、図27に示すように周辺部分
P1 に対して中央部分P2 の方が暗くなるような残像が
発生したと仮定する。
【0042】このような場合には、図28に示すような
タイミング・チャートに基いて夫々の差信号(VXm1−
HYn )と(VXm2−HYn )が印加されることとな
る。即ち、黒と白を表示する期間内の各選択期間T
S (ノーマリー黒表示のとき)では、黒の部分P1 に対
応する二端子アクティブ素子に印加される差信号(VX
m1−HYn )の電圧VmsB は、白の部分P2 に対応する
二端子アクティブ素子に印加される差信号(VXm2−H
Yn )の電圧VmsW よりも低い電圧となる。したがっ
て、図23及び図24から明らかなように、部分P2 に
係わる二端子アクティブ素子のシフト量の方が部分P1
に係わる二端子アクティブ素子よりも大きくなり、換言
すれば、部分P2 に係わる二端子アクティブ素子の内部
インピーダンスが大きく、部分P1 に係わる二端子アク
ティブ素子の内部インピーダンスがそれより小さくなる
ように変化してそれらの特性が維持されることとなる。
タイミング・チャートに基いて夫々の差信号(VXm1−
HYn )と(VXm2−HYn )が印加されることとな
る。即ち、黒と白を表示する期間内の各選択期間T
S (ノーマリー黒表示のとき)では、黒の部分P1 に対
応する二端子アクティブ素子に印加される差信号(VX
m1−HYn )の電圧VmsB は、白の部分P2 に対応する
二端子アクティブ素子に印加される差信号(VXm2−H
Yn )の電圧VmsW よりも低い電圧となる。したがっ
て、図23及び図24から明らかなように、部分P2 に
係わる二端子アクティブ素子のシフト量の方が部分P1
に係わる二端子アクティブ素子よりも大きくなり、換言
すれば、部分P2 に係わる二端子アクティブ素子の内部
インピーダンスが大きく、部分P1 に係わる二端子アク
ティブ素子の内部インピーダンスがそれより小さくなる
ように変化してそれらの特性が維持されることとなる。
【0043】そして、この状態で、中間調の表示に切換
えられると、その中間調表示期間内の選択期間TS にお
いて、印加される差信号(VXm1−HYn )の電圧V
ms1 と差信号(VXm2−HYn )の電圧Vms2 が共に等
しい中間調に対応する電圧であっても、部分P2 に係わ
る二端子アクティブ素子を介して液晶層に流入する電荷
量Q2 が、部分P1 に係わる二端子アクティブ素子を介
して液晶層に流入する電荷量Q1 よりも少なくなり、こ
の結果、中間調表示期間内の非選択期間TN での部分P
2 の液晶層に掛かる実効電圧(電荷量Q2 に比例する)
は図中の斜線部分S2 となり、部分P1 の液晶層に掛か
る実効電圧(電荷量Q1 に比例する)は図中の斜線部分
S1 となり、明らかに、S1 >S2 となる。よって、部
分P2 は暗い残像となり、部分P1 は所定の中間調とな
る。
えられると、その中間調表示期間内の選択期間TS にお
いて、印加される差信号(VXm1−HYn )の電圧V
ms1 と差信号(VXm2−HYn )の電圧Vms2 が共に等
しい中間調に対応する電圧であっても、部分P2 に係わ
る二端子アクティブ素子を介して液晶層に流入する電荷
量Q2 が、部分P1 に係わる二端子アクティブ素子を介
して液晶層に流入する電荷量Q1 よりも少なくなり、こ
の結果、中間調表示期間内の非選択期間TN での部分P
2 の液晶層に掛かる実効電圧(電荷量Q2 に比例する)
は図中の斜線部分S2 となり、部分P1 の液晶層に掛か
る実効電圧(電荷量Q1 に比例する)は図中の斜線部分
S1 となり、明らかに、S1 >S2 となる。よって、部
分P2 は暗い残像となり、部分P1 は所定の中間調とな
る。
【0044】尚、このような残像現象は、焼き付き(St
icking) 現象とも呼ばれている。
icking) 現象とも呼ばれている。
【0045】本発明は、このようなフリッカの発生と残
像現象の発生に起因する表示品質の低下の問題に鑑みて
なされたものであり、液晶パネルの新規な駆動方法によ
って二端子アクティブ素子の特性を補償することによっ
てこれらの問題点を解決し、表示品質の優れたアクティ
ブ・マトリクス型液晶表示装置を提供することを目的と
する。
像現象の発生に起因する表示品質の低下の問題に鑑みて
なされたものであり、液晶パネルの新規な駆動方法によ
って二端子アクティブ素子の特性を補償することによっ
てこれらの問題点を解決し、表示品質の優れたアクティ
ブ・マトリクス型液晶表示装置を提供することを目的と
する。
【0046】
【課題を解決するための手段】このような目的を達成す
るために本発明は、列電極群と行電極群の間に液晶層と
二端子アクティブ素子群が直列接続する構造の液晶パネ
ルを有し、これらの列電極群と行電極群に差信号を印加
することによって、該液晶パネルに表示を行わせるアク
ティブ・マトリクス型液晶表示装置の駆動方法を対象と
し、上記差信号を、二端子アクティブ素子のI−V特性
とは逆の関係となる電圧に設定してこれらの列電極群と
行電極群に印加するようにした。
るために本発明は、列電極群と行電極群の間に液晶層と
二端子アクティブ素子群が直列接続する構造の液晶パネ
ルを有し、これらの列電極群と行電極群に差信号を印加
することによって、該液晶パネルに表示を行わせるアク
ティブ・マトリクス型液晶表示装置の駆動方法を対象と
し、上記差信号を、二端子アクティブ素子のI−V特性
とは逆の関係となる電圧に設定してこれらの列電極群と
行電極群に印加するようにした。
【0047】又、液晶パネルに対して実質的な表示動作
を行わせる期間、即ち、選択期間を除く期間内に、表示
のために設定される最大振幅電圧又はそれ以上の振幅電
圧の差信号を列電極群と行電極群に一定期間印加するよ
うにした。
を行わせる期間、即ち、選択期間を除く期間内に、表示
のために設定される最大振幅電圧又はそれ以上の振幅電
圧の差信号を列電極群と行電極群に一定期間印加するよ
うにした。
【0048】
【作用】前者の駆動方法、即ち、二端子アクティブ素子
のI−V特性とは逆の関係となる電圧に設定した差信号
を、列電極群と行電極群に印加するようにすると、二端
子アクティブ素子のI−V特性が正極性と負極性で非対
称であっても、差信号の電圧によってこの非対称性が相
殺されることとなり、この非対称に起因する液晶層への
直流オフセット成分の発生が低減され、その結果、フリ
ッカ等の発生が低減されると同時に液晶パネルの経時劣
化が防止される。
のI−V特性とは逆の関係となる電圧に設定した差信号
を、列電極群と行電極群に印加するようにすると、二端
子アクティブ素子のI−V特性が正極性と負極性で非対
称であっても、差信号の電圧によってこの非対称性が相
殺されることとなり、この非対称に起因する液晶層への
直流オフセット成分の発生が低減され、その結果、フリ
ッカ等の発生が低減されると同時に液晶パネルの経時劣
化が防止される。
【0049】後者の駆動方法、即ち、液晶パネルに対し
て実質的な表示動作を行わせる期間内(選択期間を除く
期間内)に、表示のために設定される最大振幅電圧又は
それ以上の振幅電圧の差信号を列電極群と行電極群に一
定期間印加するようにすると、二端子アクティブ素子の
I−V特性がこれらの差信号の電圧に対応するI−V特
性に固定化されることとなり、実質的な表示動作中にお
ける、I−V特性の変動に起因する残像現象の発生を抑
止することができ、表示品質の向上を図ることができ
る。
て実質的な表示動作を行わせる期間内(選択期間を除く
期間内)に、表示のために設定される最大振幅電圧又は
それ以上の振幅電圧の差信号を列電極群と行電極群に一
定期間印加するようにすると、二端子アクティブ素子の
I−V特性がこれらの差信号の電圧に対応するI−V特
性に固定化されることとなり、実質的な表示動作中にお
ける、I−V特性の変動に起因する残像現象の発生を抑
止することができ、表示品質の向上を図ることができ
る。
【0050】
【実施例】以下、本発明の第1の実施例を図面と共に説
明する。この実施例は、二端子アクティブ素子のI−V
特性が正極性と負極性で異なることにより表示品質が低
下すること(前記第1の問題点)に鑑みてなされた、ア
クティブ・マトリクス型液晶表示装置の駆動方法に関す
る。尚、この実施例は、図18に示したアクティブ・マ
トリクス型液晶表示装置に適用したものである。
明する。この実施例は、二端子アクティブ素子のI−V
特性が正極性と負極性で異なることにより表示品質が低
下すること(前記第1の問題点)に鑑みてなされた、ア
クティブ・マトリクス型液晶表示装置の駆動方法に関す
る。尚、この実施例は、図18に示したアクティブ・マ
トリクス型液晶表示装置に適用したものである。
【0051】この実施例では、図1(図20に対応す
る)と図2(図21に対応する)に示されるタイミング
・チャートに基いて液晶パネル内の列電極群と行電極群
を駆動することによって、二端子アクティブ素子のI−
V特性を補償する。
る)と図2(図21に対応する)に示されるタイミング
・チャートに基いて液晶パネル内の列電極群と行電極群
を駆動することによって、二端子アクティブ素子のI−
V特性を補償する。
【0052】まず、図1において、図20で説明したの
と同様に、交流反転信号FRに同期して交流ビデオ信号
PS が生成される。但し、図20に示したタイミングと
の相違点は、交流反転信号FRの各周期における論理値
“H”となる期間(液晶層を正極性の差信号で駆動する
期間)と論理値“L”となる期間(液晶層を負極性の差
信号で駆動する期間)が等しくは無く、異なっている。
と同様に、交流反転信号FRに同期して交流ビデオ信号
PS が生成される。但し、図20に示したタイミングと
の相違点は、交流反転信号FRの各周期における論理値
“H”となる期間(液晶層を正極性の差信号で駆動する
期間)と論理値“L”となる期間(液晶層を負極性の差
信号で駆動する期間)が等しくは無く、異なっている。
【0053】ここで、交流反転信号FRが論理値“H”
となる期間τH と論理値“L”となる期間τL は次の条
件に従って設定される。即ち、図22に示す二端子アク
ティブ素子のI−V特性が、例えば、正極性では印加電
圧Vに対して大電流Iが流れる非線形特性を有し、逆に
負極性では印加電圧Vに対して小電流Iが流れる非線形
特性を有する場合には、交流反転信号FRの正極性に対
応する期間τH は、I−V特性と逆の関係で小さく設定
され、交流反転信号FRの負極性に対応する期間τ
L は、I−V特性と逆の関係で大きく設定される。
となる期間τH と論理値“L”となる期間τL は次の条
件に従って設定される。即ち、図22に示す二端子アク
ティブ素子のI−V特性が、例えば、正極性では印加電
圧Vに対して大電流Iが流れる非線形特性を有し、逆に
負極性では印加電圧Vに対して小電流Iが流れる非線形
特性を有する場合には、交流反転信号FRの正極性に対
応する期間τH は、I−V特性と逆の関係で小さく設定
され、交流反転信号FRの負極性に対応する期間τ
L は、I−V特性と逆の関係で大きく設定される。
【0054】他方、二端子アクティブ素子のI−V特性
が、例えば、負極性では印加電圧Vに対して大電流Iが
流れる非線形特性を有し、逆に正極性では印加電圧Vに
対して小電流Iが流れる非線形特性を有する場合には、
交流反転信号FRの正極性に対応する期間τH は、I−
V特性と逆の関係で大きく設定され、交流反転信号FR
の負極性に対応する期間τL は、I−V特性と逆の関係
で小さく設定される。
が、例えば、負極性では印加電圧Vに対して大電流Iが
流れる非線形特性を有し、逆に正極性では印加電圧Vに
対して小電流Iが流れる非線形特性を有する場合には、
交流反転信号FRの正極性に対応する期間τH は、I−
V特性と逆の関係で大きく設定され、交流反転信号FR
の負極性に対応する期間τL は、I−V特性と逆の関係
で小さく設定される。
【0055】即ち、交流反転信号FRの期間τH とτL
は、二端子アクティブ素子のI−V特性とは逆の関係に
設定され、この設定は、例えば、液晶パネルを製造する
際に得られる電気特性の測定結果に基いて行われる。
は、二端子アクティブ素子のI−V特性とは逆の関係に
設定され、この設定は、例えば、液晶パネルを製造する
際に得られる電気特性の測定結果に基いて行われる。
【0056】シフト・スタート信号DYは、図18中の
Yシフトレジスタ302に入力されて水平走査期間の周
期を設定するシフト・クロック信号YSCLに同期してシ
フトされ、Yシフトレジスタ302はこのシフト・クロ
ック信号YSCL に同期して選択信号C1 〜Cn 〜CN を
順次に出力する。
Yシフトレジスタ302に入力されて水平走査期間の周
期を設定するシフト・クロック信号YSCLに同期してシ
フトされ、Yシフトレジスタ302はこのシフト・クロ
ック信号YSCL に同期して選択信号C1 〜Cn 〜CN を
順次に出力する。
【0057】但し、この実施例のシフト・クロック信号
YSCL は、各周期における論理値“H”となる期間と論
理値“L”となる期間が異なっており、この結果、選択
信号C1 〜Cn 〜CN の夫々が論理値“H”となる時間
幅もシフト・クロック信号YSCL に同期して変化してい
る。
YSCL は、各周期における論理値“H”となる期間と論
理値“L”となる期間が異なっており、この結果、選択
信号C1 〜Cn 〜CN の夫々が論理値“H”となる時間
幅もシフト・クロック信号YSCL に同期して変化してい
る。
【0058】図18のXドライブ回路200に適応され
るラッチ・パルス信号LPは、シフト・クロック信号Y
SCL の立下がり時点に同期して論理値“H”となるパル
ス信号である。したがって、ラッチ・パルス信号LPの
発生タイミングもシフト・クロック信号YSCL に同期し
て変化するようになっている。
るラッチ・パルス信号LPは、シフト・クロック信号Y
SCL の立下がり時点に同期して論理値“H”となるパル
ス信号である。したがって、ラッチ・パルス信号LPの
発生タイミングもシフト・クロック信号YSCL に同期し
て変化するようになっている。
【0059】更に、図18のXシフトレジスタ202に
適応されるシフト・スタート信号DXは、各水平走査期
間のビデオ信号の開始位置で論理値“H”となるパルス
状の信号である。
適応されるシフト・スタート信号DXは、各水平走査期
間のビデオ信号の開始位置で論理値“H”となるパルス
状の信号である。
【0060】更に、図1の下部に示す図は、ある1水平
走査期間n+1におけるタイミングを拡大して示してい
る。図1において、シフト・スタート信号DXは、シフ
ト・クロック信号XSCL に同期して動作する図18中の
Xシフトレジスタ202によってシフトされ、そのシフ
ト・クロック信号XSCL に同期してサンプリング信号S
1 〜Sm 〜SM が発生される。したがって、図18中の
第m番目の列電極Xm に対応するラッチ回路と駆動回路
の動作を代表して述べれば、例えば、第n番目の水平走
査期間において、サンプリング信号Sm に同期して、交
流ビデオ信号PS がラッチ回路中のサンプル・ホールド
・コンデンサ205に保持されると、次に、第n+1番
目の水平走査期間において、ラッチ・パルス信号LPに
同期して、サンプル・ホールド・コンデンサ205の保
持電荷がサンプル・ホールド・コンデンサ207に転送
されると共に、その電荷に対応する電圧の列電極信号V
Xm が列電極Xm に出力される。同様に、第n−1番目
の交流ビデオ信号PS は第n番目の列電極信号VXm と
して出力され、第n+1番目の交流ビデオ信号PS は第
n+2番目の列電極信号VXm として出力される。即
ち、交流ビデオ信号PS がサンプリングされるタイミン
グと、列電極信号VXm として列電極Xm に出力される
タイミングとは、1水平走査期間だけずれている。
走査期間n+1におけるタイミングを拡大して示してい
る。図1において、シフト・スタート信号DXは、シフ
ト・クロック信号XSCL に同期して動作する図18中の
Xシフトレジスタ202によってシフトされ、そのシフ
ト・クロック信号XSCL に同期してサンプリング信号S
1 〜Sm 〜SM が発生される。したがって、図18中の
第m番目の列電極Xm に対応するラッチ回路と駆動回路
の動作を代表して述べれば、例えば、第n番目の水平走
査期間において、サンプリング信号Sm に同期して、交
流ビデオ信号PS がラッチ回路中のサンプル・ホールド
・コンデンサ205に保持されると、次に、第n+1番
目の水平走査期間において、ラッチ・パルス信号LPに
同期して、サンプル・ホールド・コンデンサ205の保
持電荷がサンプル・ホールド・コンデンサ207に転送
されると共に、その電荷に対応する電圧の列電極信号V
Xm が列電極Xm に出力される。同様に、第n−1番目
の交流ビデオ信号PS は第n番目の列電極信号VXm と
して出力され、第n+1番目の交流ビデオ信号PS は第
n+2番目の列電極信号VXm として出力される。即
ち、交流ビデオ信号PS がサンプリングされるタイミン
グと、列電極信号VXm として列電極Xm に出力される
タイミングとは、1水平走査期間だけずれている。
【0061】更に、各ラッチ・パルス信号LPの発生間
隔が異なるので、それに応じて、列電極信号VXm の時
間幅も変化する。
隔が異なるので、それに応じて、列電極信号VXm の時
間幅も変化する。
【0062】図2は、図18に示す液晶表示パネル10
0中の画素(m,n)が選択される場合の、列電極信号
VXm と行電極信号HYn 、及びそれらの差信号(VX
m −HYn )のタイミングを代表して示している。
0中の画素(m,n)が選択される場合の、列電極信号
VXm と行電極信号HYn 、及びそれらの差信号(VX
m −HYn )のタイミングを代表して示している。
【0063】ここで、行電極信号HYn のパルス幅は、
交流反転信号FRの時間幅が図12に示すように正極性
と負極性で異なるのに対応して、正極性の選択期間TS
では狭く、負極性の選択期間TS では広くなっている。
この結果、差信号(VXm −HYn )は、負極性の選択
期間TS では狭く、正極性の選択期間TS では広くな
る。したがって、画素(m,n)に対応する二端子アク
ティブ素子が、図5に示したように、I−V特性が正極
性と負極性とで非対象であっても、各選択期間TS にお
ける差信号(VXm −HYn )の時間幅が、そのI−V
特性とは逆の関係に設定されていることによって、二端
子アクティブ素子に印加される実効電圧(各極性での実
効電圧を点線DとEで示す)が正極性と負極性で等しく
なり、更に、画素(m,n)に対応する液晶層に掛かる
電圧も正極性と負極性で等しくなることから、フリッカ
の発生が大幅に低減されることとなる。
交流反転信号FRの時間幅が図12に示すように正極性
と負極性で異なるのに対応して、正極性の選択期間TS
では狭く、負極性の選択期間TS では広くなっている。
この結果、差信号(VXm −HYn )は、負極性の選択
期間TS では狭く、正極性の選択期間TS では広くな
る。したがって、画素(m,n)に対応する二端子アク
ティブ素子が、図5に示したように、I−V特性が正極
性と負極性とで非対象であっても、各選択期間TS にお
ける差信号(VXm −HYn )の時間幅が、そのI−V
特性とは逆の関係に設定されていることによって、二端
子アクティブ素子に印加される実効電圧(各極性での実
効電圧を点線DとEで示す)が正極性と負極性で等しく
なり、更に、画素(m,n)に対応する液晶層に掛かる
電圧も正極性と負極性で等しくなることから、フリッカ
の発生が大幅に低減されることとなる。
【0064】この実施例によれば、交流反転信号FRの
正極性と負極性に対応する期間τH とτL を、二端子ア
クティブ素子のI−V特性と逆の関係に設定することに
よって、各画素に対応する二端子アクティブ素子及び液
晶層に、二端子アクティブ素子のI−V特性と逆の関係
となる電圧の差信号が印加されるようにしたので、二端
子アクティブ素子のI−V特性が正極性と負極性で非対
象であっても、この非対称性が相殺されることとなり、
その結果、液晶層に対するオフセット直流電圧の発生が
抑制されることから、フリッカの発生を低減し且つ液晶
パネルの経時劣化が防止される。
正極性と負極性に対応する期間τH とτL を、二端子ア
クティブ素子のI−V特性と逆の関係に設定することに
よって、各画素に対応する二端子アクティブ素子及び液
晶層に、二端子アクティブ素子のI−V特性と逆の関係
となる電圧の差信号が印加されるようにしたので、二端
子アクティブ素子のI−V特性が正極性と負極性で非対
象であっても、この非対称性が相殺されることとなり、
その結果、液晶層に対するオフセット直流電圧の発生が
抑制されることから、フリッカの発生を低減し且つ液晶
パネルの経時劣化が防止される。
【0065】次に、第2の実施例を図3〜図8と共に説
明する。この第2の実施例は、二端子アクティブ素子に
印加される電圧に応じてI−V特性がシフトするシフト
特性に起因して表示品質が低下する問題点(前記第2の
問題点)に鑑みてなされたものであり、液晶表示装置の
液晶パネルで表示動作中に、二端子アクティブ素子のシ
フト特性を補償することで、残像現象の発生を防止する
ようにしたものである。
明する。この第2の実施例は、二端子アクティブ素子に
印加される電圧に応じてI−V特性がシフトするシフト
特性に起因して表示品質が低下する問題点(前記第2の
問題点)に鑑みてなされたものであり、液晶表示装置の
液晶パネルで表示動作中に、二端子アクティブ素子のシ
フト特性を補償することで、残像現象の発生を防止する
ようにしたものである。
【0066】まず、この第2の実施例に適用されるアク
ティブ・マトリクス型液晶表示装置の構成を図3に基い
て説明する。
ティブ・マトリクス型液晶表示装置の構成を図3に基い
て説明する。
【0067】この液晶表示装置は、液晶パネル400と
Xドライブ回路500及びYドライブ回路600を備
え、Xドライブ回路500とYドライブ回路600が液
晶パネル400の各画素部分を線順次走査することによ
って、表示を実現する構成となっている。
Xドライブ回路500及びYドライブ回路600を備
え、Xドライブ回路500とYドライブ回路600が液
晶パネル400の各画素部分を線順次走査することによ
って、表示を実現する構成となっている。
【0068】液晶パネル400は、Xドライブ回路50
0に接続する複数の列電極X1 〜Xm 〜XM (図中に
は、第m番目の列電極Xm を代表して示す)と、Yドラ
イブ回路600に接続する複数の行電極Y1 〜Yn 〜Y
N (図中には、第n番目の列電極Yn を代表して示す)
が、夫々対向する基板上に交差するようにして設けら
れ、更に、これらの列電極X1 〜Xm 〜XM と行電極Y
1 〜Yn 〜YN の間に、液晶が充填されると共に、夫々
の交差部分(画素となる部分)の夫々に二端子アクティ
ブ素子が形成されている。即ち、図示の列電極Xm と行
電極Yn を代表すれば、画素となる液晶層401と二端
子アクティブ素子402が、列電極Xm と行電極Yn の
間に直列接続する構造となっており、これらの電極Xm
とYn の間に掛かる差信号(VXm −HYn )によっ
て、液晶層401の印加電圧Vl と二端子アクティブ素
子402の印加電圧Vm が設定される。
0に接続する複数の列電極X1 〜Xm 〜XM (図中に
は、第m番目の列電極Xm を代表して示す)と、Yドラ
イブ回路600に接続する複数の行電極Y1 〜Yn 〜Y
N (図中には、第n番目の列電極Yn を代表して示す)
が、夫々対向する基板上に交差するようにして設けら
れ、更に、これらの列電極X1 〜Xm 〜XM と行電極Y
1 〜Yn 〜YN の間に、液晶が充填されると共に、夫々
の交差部分(画素となる部分)の夫々に二端子アクティ
ブ素子が形成されている。即ち、図示の列電極Xm と行
電極Yn を代表すれば、画素となる液晶層401と二端
子アクティブ素子402が、列電極Xm と行電極Yn の
間に直列接続する構造となっており、これらの電極Xm
とYn の間に掛かる差信号(VXm −HYn )によっ
て、液晶層401の印加電圧Vl と二端子アクティブ素
子402の印加電圧Vm が設定される。
【0069】次に、Xドライブ回路500は、列電極X
1 〜Xm〜XM に対応するM個の出力接点を有するXシ
フトレジスタ501と、これらの出力接点と列電極X1
〜Xm 〜XM との間に夫々設けられたラッチ回路群(図
中には、第m番目の列電極Xm に対応するラッチ回路5
02を代表して示す)と列電極駆動回路群(図中には、
第m番目の列電極Xm に対応する列電極駆動回路503
を代表して示す)を有している。
1 〜Xm〜XM に対応するM個の出力接点を有するXシ
フトレジスタ501と、これらの出力接点と列電極X1
〜Xm 〜XM との間に夫々設けられたラッチ回路群(図
中には、第m番目の列電極Xm に対応するラッチ回路5
02を代表して示す)と列電極駆動回路群(図中には、
第m番目の列電極Xm に対応する列電極駆動回路503
を代表して示す)を有している。
【0070】A/Dコンバータ700は、ビデオ信号P
を入力して、最大階調を2N −1で表すNビットのデジ
タル・ビデオ・データに変換して、Xシフトレジスタ5
01に供給する。Xシフトレジスタ501は、所定周波
数fX のシフト・クロック信号XSCL に同期して、デジ
タル・ビデオ・データを入力すると共にNビット毎に並
列にシフトするM段のシフトレジスタが適用されてお
り、シフト・クロック信号XSCL に同期して順次に出力
接点からデジタル・ビデオ・データD1 〜Dm 〜DM を
出力する。
を入力して、最大階調を2N −1で表すNビットのデジ
タル・ビデオ・データに変換して、Xシフトレジスタ5
01に供給する。Xシフトレジスタ501は、所定周波
数fX のシフト・クロック信号XSCL に同期して、デジ
タル・ビデオ・データを入力すると共にNビット毎に並
列にシフトするM段のシフトレジスタが適用されてお
り、シフト・クロック信号XSCL に同期して順次に出力
接点からデジタル・ビデオ・データD1 〜Dm 〜DM を
出力する。
【0071】液晶パネル400の列電極X1 〜Xm 〜X
M とXシフトレジスタ501の各出力接点との間には、
所謂ラッチ回路群と駆動回路群が設けられている。
M とXシフトレジスタ501の各出力接点との間には、
所謂ラッチ回路群と駆動回路群が設けられている。
【0072】ここで、図中の第m番目の列電極Xm に対
応するラッチ回路502と駆動回路503を代表して述
べれば、まず、ラッチ回路502は、Xシフトレジスタ
501から出力されるデジタル・ビデオ・データDm を
出力タイミングに同期してラッチする。次に、駆動回路
503がパルス幅変調処理を行うことによって、デジタ
ル・ビデオ・データDm で設定される階調に比例した時
間幅の列電極信号VXm を列電極Xm へ出力する。
応するラッチ回路502と駆動回路503を代表して述
べれば、まず、ラッチ回路502は、Xシフトレジスタ
501から出力されるデジタル・ビデオ・データDm を
出力タイミングに同期してラッチする。次に、駆動回路
503がパルス幅変調処理を行うことによって、デジタ
ル・ビデオ・データDm で設定される階調に比例した時
間幅の列電極信号VXm を列電極Xm へ出力する。
【0073】ここで、デジタル・ビデオ・データDm に
対する列電極信号VXm の電圧振幅と時間幅の関係を図
4に基いて更に詳述すると、交流反転信号FRはデュー
ティーが50%の矩形波であり、各半周期が1水平走査
期間に対応することにより、線順次走査するタイミング
で行電極Y1 〜YN を順に選択する選択期間TS を設定
している。そして、交流反転信号FRが論理値“H”の
ときは、負極性の選択期間TS 、論理値“L”のとき
は、正極性の選択期間TS を設定する。更に、デジタル
・ビデオ・データDm の最大階調2N −1が交流反転信
号FRの半周期(即ち、TS )の時間幅と等しい関係に
設定されており、この時間幅の範囲内でパルス幅変調が
行われる。そして、交流反転信号FRが論理値“H”の
ときは、列電極信号VXm は、デジタル・ビデオ・デー
タDm に比例する時間幅Vonで電圧Va となり、残余の
期間幅Voff で電圧−Va となる。交流反転信号FRが
論理値“L”のときは、列電極信号VXm は、デジタル
・ビデオ・データDm に比例する時間幅Vonで電圧−V
a となり、残余の期間幅Voff で電圧Va となる。この
ように、パルス幅変調された列電極信号VXm が列電極
Xm に印加されると、その列電極Xm とある行電極との
交差位置にある液晶層に掛かる実効電圧が、時間幅と一
定振幅|Va |との積に相当することとなるので、実質
的にデジタル・ビデオ・データDm に応じた選択時間幅
の電圧の列電極信号を列電極Xm に供給したの等価とな
る。
対する列電極信号VXm の電圧振幅と時間幅の関係を図
4に基いて更に詳述すると、交流反転信号FRはデュー
ティーが50%の矩形波であり、各半周期が1水平走査
期間に対応することにより、線順次走査するタイミング
で行電極Y1 〜YN を順に選択する選択期間TS を設定
している。そして、交流反転信号FRが論理値“H”の
ときは、負極性の選択期間TS 、論理値“L”のとき
は、正極性の選択期間TS を設定する。更に、デジタル
・ビデオ・データDm の最大階調2N −1が交流反転信
号FRの半周期(即ち、TS )の時間幅と等しい関係に
設定されており、この時間幅の範囲内でパルス幅変調が
行われる。そして、交流反転信号FRが論理値“H”の
ときは、列電極信号VXm は、デジタル・ビデオ・デー
タDm に比例する時間幅Vonで電圧Va となり、残余の
期間幅Voff で電圧−Va となる。交流反転信号FRが
論理値“L”のときは、列電極信号VXm は、デジタル
・ビデオ・データDm に比例する時間幅Vonで電圧−V
a となり、残余の期間幅Voff で電圧Va となる。この
ように、パルス幅変調された列電極信号VXm が列電極
Xm に印加されると、その列電極Xm とある行電極との
交差位置にある液晶層に掛かる実効電圧が、時間幅と一
定振幅|Va |との積に相当することとなるので、実質
的にデジタル・ビデオ・データDm に応じた選択時間幅
の電圧の列電極信号を列電極Xm に供給したの等価とな
る。
【0074】次に、Yドライブ回路600内の液晶電源
発生回路601は、絶対値が|Vr |≧|Vp |≧|V
a |の関係にある6種類の電圧Vr ,Vp ,Va ,−V
r,−Vp ,−Va が入力され、交流反転信号FRに同
期してマルチプレックス動作することにより、3種類の
液晶電圧VR ,VS ,VN を伝送線602,603,6
04へ出力する。
発生回路601は、絶対値が|Vr |≧|Vp |≧|V
a |の関係にある6種類の電圧Vr ,Vp ,Va ,−V
r,−Vp ,−Va が入力され、交流反転信号FRに同
期してマルチプレックス動作することにより、3種類の
液晶電圧VR ,VS ,VN を伝送線602,603,6
04へ出力する。
【0075】Yシフトレジスタ605は、水平走査期間
の周期を設定する所定周波数fY のシフト・クロック信
号YSCL に同期してYシフト・スタート信号DYをシフ
トし、N個の出力接点から順次に選択信号C1 〜Cn 〜
CN を出力する。
の周期を設定する所定周波数fY のシフト・クロック信
号YSCL に同期してYシフト・スタート信号DYをシフ
トし、N個の出力接点から順次に選択信号C1 〜Cn 〜
CN を出力する。
【0076】Yシフトレジスタ605の各出力接点と行
電極Y1 〜Yn 〜YN の間には、切換回路群が設けられ
ている。図中に示す第n番目の行電極Yn に対応する切
換回路を代表して述べれば、Yシフトレジスタ605の
第n番目の出力接点から出力される選択信号Cnとその
1つ前の第n−1番目の出力接点から出力される選択信
号Cn-1 との論理積を求めるANDゲート606と、第
n番目の出力接点から出力される選択信号Cn とその1
つ前の第n−1番目の出力接点から出力される選択信号
Cn-1 の論理反転信号との論理積を求めるANDゲート
607を有し、更に、伝送線602と行電極Yn の間に
はANDゲート606の論理出力に従って導通・非導通
となるアナログ・スイッチ608、伝送線603と行電
極Yn の間にはANDゲート607の論理出力に従って
導通・非導通となるアナログ・スイッチ609、伝送線
604と行電極Yn の間には選択信号Cn の反転論理信
号に従って導通・非導通となるアナログ・スイッチ61
0が設けられている。
電極Y1 〜Yn 〜YN の間には、切換回路群が設けられ
ている。図中に示す第n番目の行電極Yn に対応する切
換回路を代表して述べれば、Yシフトレジスタ605の
第n番目の出力接点から出力される選択信号Cnとその
1つ前の第n−1番目の出力接点から出力される選択信
号Cn-1 との論理積を求めるANDゲート606と、第
n番目の出力接点から出力される選択信号Cn とその1
つ前の第n−1番目の出力接点から出力される選択信号
Cn-1 の論理反転信号との論理積を求めるANDゲート
607を有し、更に、伝送線602と行電極Yn の間に
はANDゲート606の論理出力に従って導通・非導通
となるアナログ・スイッチ608、伝送線603と行電
極Yn の間にはANDゲート607の論理出力に従って
導通・非導通となるアナログ・スイッチ609、伝送線
604と行電極Yn の間には選択信号Cn の反転論理信
号に従って導通・非導通となるアナログ・スイッチ61
0が設けられている。
【0077】したがって、選択信号Cn-1 とCn が共に
論理値“H”のときは、行電極Yn に液晶電圧VR が供
給され、選択信号Cn-1 の論理値“L”且つ選択信号C
n が論理値“H”のときは、行電極Yn に液晶電圧VS
が供給され、選択信号Cn が論理値“L”のときは、選
択信号Cn-1 の論理値に関わりなく、行電極Yn に液晶
電圧VN が供給される。
論理値“H”のときは、行電極Yn に液晶電圧VR が供
給され、選択信号Cn-1 の論理値“L”且つ選択信号C
n が論理値“H”のときは、行電極Yn に液晶電圧VS
が供給され、選択信号Cn が論理値“L”のときは、選
択信号Cn-1 の論理値に関わりなく、行電極Yn に液晶
電圧VN が供給される。
【0078】更に、交流反転信号FRの論理値との関係
を含めて述べると、図5に示すように、交流反転信号F
Rと選択信号Cn-1 とCn の全ての論理値が“H”のと
きは、行電極Yn に選択電圧+Vr が供給され、交流反
転信号FRが“L”且つ選択信号Cn-1 とCn が共に
“H”のときは、行電極Yn に選択電圧−Vr が供給さ
れ、交流反転信号FRが“H”且つ選択信号Cn-1 が
“L”で選択信号Cn が“H”のときは、行電極Ynに
選択電圧+Vp が供給され、交流反転信号FRが“L”
且つ選択信号Cn-1 が“L”で選択信号Cn が“H”の
ときは、行電極Yn に選択電圧−Vp が供給される。
を含めて述べると、図5に示すように、交流反転信号F
Rと選択信号Cn-1 とCn の全ての論理値が“H”のと
きは、行電極Yn に選択電圧+Vr が供給され、交流反
転信号FRが“L”且つ選択信号Cn-1 とCn が共に
“H”のときは、行電極Yn に選択電圧−Vr が供給さ
れ、交流反転信号FRが“H”且つ選択信号Cn-1 が
“L”で選択信号Cn が“H”のときは、行電極Ynに
選択電圧+Vp が供給され、交流反転信号FRが“L”
且つ選択信号Cn-1 が“L”で選択信号Cn が“H”の
ときは、行電極Yn に選択電圧−Vp が供給される。
【0079】次に、かかる構成をアクティブ・マトリク
ス型液晶表示装置の動作を図6〜図8に基いて説明す
る。まず、この実施例では、図6に示すように、シフト
・スタート信号DYの時間幅がシフト・クロック信号Y
SCL の4周期分に設定されている。そして、シフト・ス
タート信号DYは、Yシフトレジスタ605において、
シフト・クロック信号YSCL の立下がり時点に同期して
順次にシフトされるので、シフト・スタート信号DYと
同じ時間幅で夫々シフト・クロック信号YSCL の1周期
ずつずれた選択信号C1 〜CN が発生する。
ス型液晶表示装置の動作を図6〜図8に基いて説明す
る。まず、この実施例では、図6に示すように、シフト
・スタート信号DYの時間幅がシフト・クロック信号Y
SCL の4周期分に設定されている。そして、シフト・ス
タート信号DYは、Yシフトレジスタ605において、
シフト・クロック信号YSCL の立下がり時点に同期して
順次にシフトされるので、シフト・スタート信号DYと
同じ時間幅で夫々シフト・クロック信号YSCL の1周期
ずつずれた選択信号C1 〜CN が発生する。
【0080】このような選択信号C1 〜CN が発生する
と、例えば、第n番目の行電極Yn における第m1番目
と第m2番目の列電極Xm1とXm2の間に掛かる差信号
(VXm1−HYn )と(VXm2−HYn )は、図7に示
すような波形となる。
と、例えば、第n番目の行電極Yn における第m1番目
と第m2番目の列電極Xm1とXm2の間に掛かる差信号
(VXm1−HYn )と(VXm2−HYn )は、図7に示
すような波形となる。
【0081】図7のタイミングを更に詳述すれば、選択
信号Cn-1 とCn の発生タイミングは、上述したよう
に、1水平走査期間だけずれているので、両方の選択信
号Cn-1 とCn の論理値が共に“H”となる期間T
r は、3倍の水平走査期間(3H)となっている。そし
て、この期間Tr (以下、リセット期間という)では、
図示するように、通常の表示に適用される最大振幅電圧
(正極性のときの最大振幅は、黒に対応するVp +
Va 、負極性のときの最大振幅は、黒に対応する−(V
p +Va )である)よりも大電圧が印加される。そし
て、このリセット期間Tr が終了した次の1水平期間が
通常の選択期間TS となり、Xドライブ回路500から
出力される列電極信号VXm が列電極Xm に供給され
る。更に、選択期間TS が終了すると、次の行電極の走
査が開始されるので、行電極Yn にとっては非選択期間
TN となる。そして、1フィールド走査期間又は1フレ
ーム走査期間が経過するまでは、この非選択期間TN が
続き、その後に再びリセット期間Tr と選択期間TS と
なり、これらの処理が繰り返されるようになっている。
尚、他の列電極C1 〜Cn-1 ,Cn+1 〜CN の走査にお
いても同様の処理が繰返される。
信号Cn-1 とCn の発生タイミングは、上述したよう
に、1水平走査期間だけずれているので、両方の選択信
号Cn-1 とCn の論理値が共に“H”となる期間T
r は、3倍の水平走査期間(3H)となっている。そし
て、この期間Tr (以下、リセット期間という)では、
図示するように、通常の表示に適用される最大振幅電圧
(正極性のときの最大振幅は、黒に対応するVp +
Va 、負極性のときの最大振幅は、黒に対応する−(V
p +Va )である)よりも大電圧が印加される。そし
て、このリセット期間Tr が終了した次の1水平期間が
通常の選択期間TS となり、Xドライブ回路500から
出力される列電極信号VXm が列電極Xm に供給され
る。更に、選択期間TS が終了すると、次の行電極の走
査が開始されるので、行電極Yn にとっては非選択期間
TN となる。そして、1フィールド走査期間又は1フレ
ーム走査期間が経過するまでは、この非選択期間TN が
続き、その後に再びリセット期間Tr と選択期間TS と
なり、これらの処理が繰り返されるようになっている。
尚、他の列電極C1 〜Cn-1 ,Cn+1 〜CN の走査にお
いても同様の処理が繰返される。
【0082】更に、各列電極C1 〜CN に印加される電
圧の極性は、1フィールド走査期間又は1フレーム走査
期間毎に反転する。
圧の極性は、1フィールド走査期間又は1フレーム走査
期間毎に反転する。
【0083】更に、図7は、第m1番目の列電極Xm1と
第n番目の行電極Yn の交差部分(m1,n)の画素
は、黒表示期間内の各選択期間TS で|Vp −Va |の
差信号(VXm1−HYn )が印加されることによって黒
表示となっており、第m2番目の列電極Xm2と第n番目
の行電極Yn の交差部分(m2,n)の画素は、白表示
期間(黒表示期間と同じ期間)内の各選択期間TS で|
Vp +Va |の電圧の差信号(VXm2−HYn )が印加
されることによって白表示となっており、この状態か
ら、中間調表示期間において中間調の表示に切換えた場
合を示している。
第n番目の行電極Yn の交差部分(m1,n)の画素
は、黒表示期間内の各選択期間TS で|Vp −Va |の
差信号(VXm1−HYn )が印加されることによって黒
表示となっており、第m2番目の列電極Xm2と第n番目
の行電極Yn の交差部分(m2,n)の画素は、白表示
期間(黒表示期間と同じ期間)内の各選択期間TS で|
Vp +Va |の電圧の差信号(VXm2−HYn )が印加
されることによって白表示となっており、この状態か
ら、中間調表示期間において中間調の表示に切換えた場
合を示している。
【0084】もし仮に、この実施例の駆動方法を適用し
ない場合には、前述したように、中間調表示に切換える
ことにより、列電極Xm1と行電極Yn の交差部分の画素
に加わる差信号(VXm1−HYn )と、列電極Xm2と行
電極Yn の交差部分の画素に加わる差信号(VXm2−H
Yn )は等しくなるが、白、黒表示を行ってきたことに
よる二端子アクティブ素子の特性シフト差により、図示
するように、液晶層に加わる実効電圧Vms1 とVms2 、
実効値S1 とS2 が異なるようになり、この差が残像の
原因となる。そして、通常の選択期間TS の直前のリセ
ット期間Tr において、大電圧の差信号が印加されるこ
とによって、残像現象が大幅に低減される原理を説明す
る。残像現象の原因は、白表示を行っている画素の二端
子アクティブ素子と黒表示を行っている画素の二端子ア
クティブ素子の特性シフト量が異なることにより、次に
同一の階調を表示させた場合も、夫々の二端子アクティ
ブ素子の特性が異なるために、液晶層に加わる実効電圧
が異なることに起因している。
ない場合には、前述したように、中間調表示に切換える
ことにより、列電極Xm1と行電極Yn の交差部分の画素
に加わる差信号(VXm1−HYn )と、列電極Xm2と行
電極Yn の交差部分の画素に加わる差信号(VXm2−H
Yn )は等しくなるが、白、黒表示を行ってきたことに
よる二端子アクティブ素子の特性シフト差により、図示
するように、液晶層に加わる実効電圧Vms1 とVms2 、
実効値S1 とS2 が異なるようになり、この差が残像の
原因となる。そして、通常の選択期間TS の直前のリセ
ット期間Tr において、大電圧の差信号が印加されるこ
とによって、残像現象が大幅に低減される原理を説明す
る。残像現象の原因は、白表示を行っている画素の二端
子アクティブ素子と黒表示を行っている画素の二端子ア
クティブ素子の特性シフト量が異なることにより、次に
同一の階調を表示させた場合も、夫々の二端子アクティ
ブ素子の特性が異なるために、液晶層に加わる実効電圧
が異なることに起因している。
【0085】これに対し、この実施例では、リセット期
間Tr の高電圧の差信号を二端子アクティブ素子に印加
させることにより、二端子アクティブ素子のI−Vシフ
ト特性をその高い電圧に基いて飽和させてしまい、その
I−Vシフト特性を保持させてしまうので、その後の二
端子アクティブ素子のI−V特性が変動しなくなる。こ
の結果、従来シフト量が異なるような(例えば、前記の
白黒でのウィンドウ)表示を行なった後に中間調に表示
を切換えても、二端子アクティブ素子は固定化されたI
−V特性に基いて表示動作を行なうようになるため、従
来のような特性シフトに起因する残像現象の発生を大幅
に低減することができる。
間Tr の高電圧の差信号を二端子アクティブ素子に印加
させることにより、二端子アクティブ素子のI−Vシフ
ト特性をその高い電圧に基いて飽和させてしまい、その
I−Vシフト特性を保持させてしまうので、その後の二
端子アクティブ素子のI−V特性が変動しなくなる。こ
の結果、従来シフト量が異なるような(例えば、前記の
白黒でのウィンドウ)表示を行なった後に中間調に表示
を切換えても、二端子アクティブ素子は固定化されたI
−V特性に基いて表示動作を行なうようになるため、従
来のような特性シフトに起因する残像現象の発生を大幅
に低減することができる。
【0086】更に、残像現象が低減化される原理を、図
7の中間調表示期間のタイミングを拡大して示す図8に
基いて説明する。尚、図8は、第m番目の列電極Xm と
第n番目の行電極Yn に印加される列電極信号VXm と
行電極信号HYn 及び差信号(VXm −HYn )を代表
して示し、実線で示す波形が実際に印加される電圧、点
線で示す波形が実効電圧を示す。更に、差信号(VXm
−HYn)の電圧Vms1 と実効電圧Vmn1 が1フィール
ド期間前又は1フレーム期間前の各電圧、差信号(VX
m −HYn )の電圧Vms2 と実効電圧Vmn2 がそれに対
して1フィールド期間後又は1フレーム期間後の各電圧
を示す。
7の中間調表示期間のタイミングを拡大して示す図8に
基いて説明する。尚、図8は、第m番目の列電極Xm と
第n番目の行電極Yn に印加される列電極信号VXm と
行電極信号HYn 及び差信号(VXm −HYn )を代表
して示し、実線で示す波形が実際に印加される電圧、点
線で示す波形が実効電圧を示す。更に、差信号(VXm
−HYn)の電圧Vms1 と実効電圧Vmn1 が1フィール
ド期間前又は1フレーム期間前の各電圧、差信号(VX
m −HYn )の電圧Vms2 と実効電圧Vmn2 がそれに対
して1フィールド期間後又は1フレーム期間後の各電圧
を示す。
【0087】図8から明らかなように、最初は黒表示又
は白表示されていて、次に同一の中間調レベルに切換え
られる場合は、選択期間TS において印加される差信号
の電圧は共に等しいので、Vms1 =Vms2となり、それ
による実効電圧も、Vls1 =Vls2 、更に、非選択期間
TN において印加される実効電圧も、Vmn1 =Vmn2 、
S1 =S2 となる。したがって、上述したように、二端
子アクティブ素子のシフト特性に起因する残像現象の発
生が低減される。
は白表示されていて、次に同一の中間調レベルに切換え
られる場合は、選択期間TS において印加される差信号
の電圧は共に等しいので、Vms1 =Vms2となり、それ
による実効電圧も、Vls1 =Vls2 、更に、非選択期間
TN において印加される実効電圧も、Vmn1 =Vmn2 、
S1 =S2 となる。したがって、上述したように、二端
子アクティブ素子のシフト特性に起因する残像現象の発
生が低減される。
【0088】更に、リセット期間Tr は、各行電極Y1
〜YN に対して、1フィールド期間又は1フレーム期間
毎に1回ずつ巡ってくるものであるので、3水平査期間
(3H)ずつのリセット期間Tr は、1フィールド期間
又は1フレーム期間に対して数%の期間にすぎない。し
たがって、この実施例にように、リセット期間Tr にお
いて高電圧を印加しても液晶層に掛かる電圧変動は極め
て少なく、表示品質を低下させる要因とはならない。
尚、この実施例では、リセット期間Tr を3水平走査期
間に設定したが、これに限定されるものではなく、電圧
変動による表示品質の低下を招かない範囲でこの期間以
上に設定してもよい。又、リセット期間Tr における印
加電圧をより高くしてリセット期間Tr をこの実施例よ
りも短くしてもよい。但し、液晶層及び二端子アクティ
ブ素子が破壊に至らない範囲内で最大印加電圧を設定す
ることは言うまでもない。
〜YN に対して、1フィールド期間又は1フレーム期間
毎に1回ずつ巡ってくるものであるので、3水平査期間
(3H)ずつのリセット期間Tr は、1フィールド期間
又は1フレーム期間に対して数%の期間にすぎない。し
たがって、この実施例にように、リセット期間Tr にお
いて高電圧を印加しても液晶層に掛かる電圧変動は極め
て少なく、表示品質を低下させる要因とはならない。
尚、この実施例では、リセット期間Tr を3水平走査期
間に設定したが、これに限定されるものではなく、電圧
変動による表示品質の低下を招かない範囲でこの期間以
上に設定してもよい。又、リセット期間Tr における印
加電圧をより高くしてリセット期間Tr をこの実施例よ
りも短くしてもよい。但し、液晶層及び二端子アクティ
ブ素子が破壊に至らない範囲内で最大印加電圧を設定す
ることは言うまでもない。
【0089】次に、第3の実施例を図9〜図12と共に
説明する。尚、この実施例は、第2の実施例と同様に、
二端子アクティブ素子に印加される電圧に応じてI−V
特性がシフトするシフト特性に起因して表示品質が低下
する問題点(前記第2の問題点)に鑑みてなされたもの
であり、液晶表示装置の液晶パネルで表示動作中に、二
端子アクティブ素子のシフト特性を補償することで、残
像現象の発生を防止するようにしたものである。
説明する。尚、この実施例は、第2の実施例と同様に、
二端子アクティブ素子に印加される電圧に応じてI−V
特性がシフトするシフト特性に起因して表示品質が低下
する問題点(前記第2の問題点)に鑑みてなされたもの
であり、液晶表示装置の液晶パネルで表示動作中に、二
端子アクティブ素子のシフト特性を補償することで、残
像現象の発生を防止するようにしたものである。
【0090】まず、この実施例に係わるアクティブ・マ
トリクス型液晶表示装置の構成を図9に基いて説明す
る。但し、図9において、図3と同一又は同等の部分
は、同一符号で示す。
トリクス型液晶表示装置の構成を図9に基いて説明す
る。但し、図9において、図3と同一又は同等の部分
は、同一符号で示す。
【0091】即ち、この液晶表示装置は、液晶パネル4
00とXドライブ回路500及びYドライブ回路600
を備え、Xドライブ回路500とYドライブ回路600
が液晶パネル400の各画素部分を線順次走査すること
によって、表示を実現する構成となっている。
00とXドライブ回路500及びYドライブ回路600
を備え、Xドライブ回路500とYドライブ回路600
が液晶パネル400の各画素部分を線順次走査すること
によって、表示を実現する構成となっている。
【0092】液晶パネル400は、Xドライブ回路50
0に接続する複数の列電極X1 〜Xm 〜XM (図中に
は、第m番目の列電極Xm を代表して示す)と、Yドラ
イブ回路600に接続する複数の行電極Y1 〜Yn 〜Y
N (図中には、第n番目の列電極Yn を代表して示す)
が、夫々対向する基板上に交差するようにして設けら
れ、更に、これらの列電極X1 〜Xm 〜XM と行電極Y
1 〜Yn 〜YN の間に、液晶が充填されると共に、夫々
の交差部分(画素となる部分)の夫々に二端子アクティ
ブ素子が形成されている。即ち、図示の列電極Xm と行
電極Yn を代表すれば、画素となる液晶層401と二端
子アクティブ素子402が、列電極Xm と行電極Yn の
間に直列接続する構造となっている。
0に接続する複数の列電極X1 〜Xm 〜XM (図中に
は、第m番目の列電極Xm を代表して示す)と、Yドラ
イブ回路600に接続する複数の行電極Y1 〜Yn 〜Y
N (図中には、第n番目の列電極Yn を代表して示す)
が、夫々対向する基板上に交差するようにして設けら
れ、更に、これらの列電極X1 〜Xm 〜XM と行電極Y
1 〜Yn 〜YN の間に、液晶が充填されると共に、夫々
の交差部分(画素となる部分)の夫々に二端子アクティ
ブ素子が形成されている。即ち、図示の列電極Xm と行
電極Yn を代表すれば、画素となる液晶層401と二端
子アクティブ素子402が、列電極Xm と行電極Yn の
間に直列接続する構造となっている。
【0093】次に、Xドライブ回路500は、列電極X
1 〜Xm〜XM に対応するM個の出力接点を有するXシ
フトレジスタ501と、これらの出力接点と列電極X1
〜Xm 〜XM との間に夫々設けられたラッチ回路群(図
中には、第m番目の列電極Xm に対応するラッチ回路5
02を代表して示す)と列電極駆動回路群(図中には、
第m番目の列電極Xm に対応する列電極駆動回路503
を代表して示す)を有している。
1 〜Xm〜XM に対応するM個の出力接点を有するXシ
フトレジスタ501と、これらの出力接点と列電極X1
〜Xm 〜XM との間に夫々設けられたラッチ回路群(図
中には、第m番目の列電極Xm に対応するラッチ回路5
02を代表して示す)と列電極駆動回路群(図中には、
第m番目の列電極Xm に対応する列電極駆動回路503
を代表して示す)を有している。
【0094】A/Dコンバータ700は、ビデオ信号P
を入力して、最大階調を2N −1で表すNビットのデジ
タル・ビデオ・データに変換して、Xシフトレジスタ5
01に供給する。Xシフトレジスタ501は、所定周波
数fX のシフト・クロック信号XSCL に同期して、デジ
タル・ビデオ・データを入力すると共にNビット毎に並
列にシフトするM段のシフトレジスタが適用されてお
り、シフト・クロック信号XSCL に同期して順次に出力
接点からデジタル・ビデオ・データD1 〜Dm 〜DM を
出力する。
を入力して、最大階調を2N −1で表すNビットのデジ
タル・ビデオ・データに変換して、Xシフトレジスタ5
01に供給する。Xシフトレジスタ501は、所定周波
数fX のシフト・クロック信号XSCL に同期して、デジ
タル・ビデオ・データを入力すると共にNビット毎に並
列にシフトするM段のシフトレジスタが適用されてお
り、シフト・クロック信号XSCL に同期して順次に出力
接点からデジタル・ビデオ・データD1 〜Dm 〜DM を
出力する。
【0095】液晶パネル400の列電極X1 〜Xm 〜X
M とXシフトレジスタ501の各出力接点との間には、
所謂ラッチ回路群と駆動回路群が設けられている。
M とXシフトレジスタ501の各出力接点との間には、
所謂ラッチ回路群と駆動回路群が設けられている。
【0096】ここで、図中の第m番目の列電極Xm に対
応するラッチ回路502と駆動回路503を代表して述
べれば、まず、ラッチ回路502は、Xシフトレジスタ
501から出力されるデジタル・ビデオ・データDm を
出力タイミングに同期してラッチする。次に、駆動回路
503がパルス幅変調処理を行うことによって、デジタ
ル・ビデオ・データDm で設定される階調に比例した時
間幅の列電極信号VXm を列電極Xm へ出力する。尚、
このパルス幅変調処理は、第2の実施例と同様の原理に
したがって行われる。
応するラッチ回路502と駆動回路503を代表して述
べれば、まず、ラッチ回路502は、Xシフトレジスタ
501から出力されるデジタル・ビデオ・データDm を
出力タイミングに同期してラッチする。次に、駆動回路
503がパルス幅変調処理を行うことによって、デジタ
ル・ビデオ・データDm で設定される階調に比例した時
間幅の列電極信号VXm を列電極Xm へ出力する。尚、
このパルス幅変調処理は、第2の実施例と同様の原理に
したがって行われる。
【0097】次に、Yドライブ回路600内の液晶電源
発生回路601は、絶対値が|Vp |≧|Va |の関係
にある4種類の電圧Vp ,Va ,−Vp ,−Va が入力
され、交流反転信号FRに同期してマルチプレックス動
作することにより、2種類の液晶電圧VS ,VN を伝送
線612,614へ出力する。即ち、交流反転信号FR
の論理値が“H”のときは、液晶電圧VS が電圧Vp 且
つ液晶電圧VN が電圧Va となり、交流反転信号FRの
論理値が“L”のときは、液晶電圧VS が電圧−Vp 且
つ液晶電圧VN が電圧−Va となる。
発生回路601は、絶対値が|Vp |≧|Va |の関係
にある4種類の電圧Vp ,Va ,−Vp ,−Va が入力
され、交流反転信号FRに同期してマルチプレックス動
作することにより、2種類の液晶電圧VS ,VN を伝送
線612,614へ出力する。即ち、交流反転信号FR
の論理値が“H”のときは、液晶電圧VS が電圧Vp 且
つ液晶電圧VN が電圧Va となり、交流反転信号FRの
論理値が“L”のときは、液晶電圧VS が電圧−Vp 且
つ液晶電圧VN が電圧−Va となる。
【0098】Yシフトレジスタ605は、水平走査期間
の周期を設定する所定周波数fY のシフト・クロック信
号YSCL に同期してYシフト・スタート信号DYをシフ
トし、N個の出力接点から順次に選択信号C1 〜Cn 〜
CN を出力する。
の周期を設定する所定周波数fY のシフト・クロック信
号YSCL に同期してYシフト・スタート信号DYをシフ
トし、N個の出力接点から順次に選択信号C1 〜Cn 〜
CN を出力する。
【0099】Yシフトレジスタ605の各出力接点と行
電極Y1 〜Yn 〜YN の間には、切換回路群が設けられ
ている。図中に示す第n番目の行電極Yn に対応する切
換回路を代表して述べれば、Yシフトレジスタ605の
第n番目の出力接点から出力される選択信号Cnによっ
て導通・非導通となる第1のアナログスイッチ613が
伝送線611と行電極Yn の間に接続されると共に、選
択信号Cn の反転信号によって導通・非導通となる第2
のアナログスイッチ614が伝送線612と行電極Yn
の間に接続されている。そして、選択信号Cn が論理値
“H”のときは、行電極Yn に液晶電圧VS が供給さ
れ、選択信号Cn が論理値“L”のときは、行電極Yn
に液晶電圧VN が供給される。
電極Y1 〜Yn 〜YN の間には、切換回路群が設けられ
ている。図中に示す第n番目の行電極Yn に対応する切
換回路を代表して述べれば、Yシフトレジスタ605の
第n番目の出力接点から出力される選択信号Cnによっ
て導通・非導通となる第1のアナログスイッチ613が
伝送線611と行電極Yn の間に接続されると共に、選
択信号Cn の反転信号によって導通・非導通となる第2
のアナログスイッチ614が伝送線612と行電極Yn
の間に接続されている。そして、選択信号Cn が論理値
“H”のときは、行電極Yn に液晶電圧VS が供給さ
れ、選択信号Cn が論理値“L”のときは、行電極Yn
に液晶電圧VN が供給される。
【0100】次に、かかる構成のアクティブ・マトリク
ス型液晶表示装置の動作を図21〜図23に基いて説明
する。まず、この実施例では、図10に示すように、シ
フト・スタート信号DYの時間幅がシフト・クロック信
号YSCL の4周期分に設定されている。そして、シフト
・スタート信号DYは、Yシフトレジスタ605におい
て、シフト・クロック信号YSCL の立下がり時点に同期
して順次にシフトされるので、シフト・スタート信号D
Yと同じ時間幅で夫々シフト・クロック信号YSCL の1
周期ずつずれた選択信号C1 〜CN が発生する。
ス型液晶表示装置の動作を図21〜図23に基いて説明
する。まず、この実施例では、図10に示すように、シ
フト・スタート信号DYの時間幅がシフト・クロック信
号YSCL の4周期分に設定されている。そして、シフト
・スタート信号DYは、Yシフトレジスタ605におい
て、シフト・クロック信号YSCL の立下がり時点に同期
して順次にシフトされるので、シフト・スタート信号D
Yと同じ時間幅で夫々シフト・クロック信号YSCL の1
周期ずつずれた選択信号C1 〜CN が発生する。
【0101】このような選択信号C1 〜CN が発生する
と、例えば、第n番目の行電極Yn における第m1番目
と第m2番目の列電極Xm1とXm2の間に掛かる差信号
(VXm1−HYn )と(VXm2−HYn )は、図11に
示すような波形となる。
と、例えば、第n番目の行電極Yn における第m1番目
と第m2番目の列電極Xm1とXm2の間に掛かる差信号
(VXm1−HYn )と(VXm2−HYn )は、図11に
示すような波形となる。
【0102】図11のタイミングを更に詳述すれば、選
択信号Cn の発生タイミングは、上述したように、1水
平走査期間だけずれているので、選択信号Cn の論理値
が“H”となる期間TS ' は、3倍の水平走査期間(3
H)となっている。そして、このリセット期間TS 'が
終了した次の1水平期間が通常の選択期間TS となり、
Xドライブ回路500から出力される列電極信号VXm
が列電極Xm に供給される。更に、選択期間TS が終了
すると、次の行電極の走査が開始されるので、行電極Y
n にとっては非選択期間TN となる。そして、1フィー
ルド走査期間又は1フレーム走査期間が経過するまで
は、この非選択期間TN が続き、その後に再びリセット
期間TS ' と選択期間TS となり、これらの処理が繰り
返されるようになっている。尚、他の列電極C1 〜C
n-1 ,Cn+1 〜CN の走査においても同様の処理が繰返
される。
択信号Cn の発生タイミングは、上述したように、1水
平走査期間だけずれているので、選択信号Cn の論理値
が“H”となる期間TS ' は、3倍の水平走査期間(3
H)となっている。そして、このリセット期間TS 'が
終了した次の1水平期間が通常の選択期間TS となり、
Xドライブ回路500から出力される列電極信号VXm
が列電極Xm に供給される。更に、選択期間TS が終了
すると、次の行電極の走査が開始されるので、行電極Y
n にとっては非選択期間TN となる。そして、1フィー
ルド走査期間又は1フレーム走査期間が経過するまで
は、この非選択期間TN が続き、その後に再びリセット
期間TS ' と選択期間TS となり、これらの処理が繰り
返されるようになっている。尚、他の列電極C1 〜C
n-1 ,Cn+1 〜CN の走査においても同様の処理が繰返
される。
【0103】更に、各列電極C1 〜CN に印加される電
圧の極性は、1フィールド走査期間又は1フレーム走査
期間毎に反転する。
圧の極性は、1フィールド走査期間又は1フレーム走査
期間毎に反転する。
【0104】更に、図11は、第m1番目の列電極Xm1
と第n番目の行電極Yn の交差部分(m1,n)の画素
は、黒表示期間内の各選択期間TS で|Vp −Va |の
差信号(VXm1−HYn )が印加されることによって黒
表示となっており、第m2番目の列電極Xm2と第n番目
の行電極Yn の交差部分(m2,n)の画素は、白表示
期間(黒表示期間と同じ期間)内の各選択期間TS で|
Vp +Va |の電圧の差信号(VXm2−HYn )が印加
されることによって白表示となっており、この状態か
ら、中間調表示期間において中間調の表示に切換えた場
合を示している。尚、中間調表示期間における選択期間
TS では、夫々の差信号(VXm1−HYn )と(VXm2
−HYn )による実効電圧は、図示するように、Vms1
とVms2であり、非選択期間TN での実効電圧が、S1
とS2 であることを示す。
と第n番目の行電極Yn の交差部分(m1,n)の画素
は、黒表示期間内の各選択期間TS で|Vp −Va |の
差信号(VXm1−HYn )が印加されることによって黒
表示となっており、第m2番目の列電極Xm2と第n番目
の行電極Yn の交差部分(m2,n)の画素は、白表示
期間(黒表示期間と同じ期間)内の各選択期間TS で|
Vp +Va |の電圧の差信号(VXm2−HYn )が印加
されることによって白表示となっており、この状態か
ら、中間調表示期間において中間調の表示に切換えた場
合を示している。尚、中間調表示期間における選択期間
TS では、夫々の差信号(VXm1−HYn )と(VXm2
−HYn )による実効電圧は、図示するように、Vms1
とVms2であり、非選択期間TN での実効電圧が、S1
とS2 であることを示す。
【0105】もし仮に、この実施例の駆動方法を適用し
ない場合には、前述したように、中間調表示に切換える
ことにより、列電極Xm1と行電極Yn の交差部分の画素
に加わる差信号(VXm1−HYn )と、列電極Xm2と行
電極Yn の交差部分の画素に加わる差信号(VXm2−H
Yn )は等しくなるが、白、黒表示を行ってきたことに
よる二端子アクティブ素子の特性シフト差により、図示
するように、液晶層に加わる実効電圧Vms1 とVms2 、
実効値S1 とS2 が異なるようになり、この差が残像の
原因となる。そして、通常の選択期間TS の直前のリセ
ット期間Tr において、大電圧の差信号が印加されるこ
とによって、残像現象が大幅に低減される原理を説明す
る。残像現象の原因は、白表示を行っている画素の二端
子アクティブ素子と黒表示を行っている画素の二端子ア
クティブ素子の特性シフト量が異なることにより、次に
同一の階調を表示させた場合も、夫々の二端子アクティ
ブ素子の特性が異なるために、液晶層に加わる実効電圧
が異なることに起因している。
ない場合には、前述したように、中間調表示に切換える
ことにより、列電極Xm1と行電極Yn の交差部分の画素
に加わる差信号(VXm1−HYn )と、列電極Xm2と行
電極Yn の交差部分の画素に加わる差信号(VXm2−H
Yn )は等しくなるが、白、黒表示を行ってきたことに
よる二端子アクティブ素子の特性シフト差により、図示
するように、液晶層に加わる実効電圧Vms1 とVms2 、
実効値S1 とS2 が異なるようになり、この差が残像の
原因となる。そして、通常の選択期間TS の直前のリセ
ット期間Tr において、大電圧の差信号が印加されるこ
とによって、残像現象が大幅に低減される原理を説明す
る。残像現象の原因は、白表示を行っている画素の二端
子アクティブ素子と黒表示を行っている画素の二端子ア
クティブ素子の特性シフト量が異なることにより、次に
同一の階調を表示させた場合も、夫々の二端子アクティ
ブ素子の特性が異なるために、液晶層に加わる実効電圧
が異なることに起因している。
【0106】これに対し、この実施例では、リセット期
間Tr の高電圧の差信号を二端子アクティブ素子に印加
させることにより、二端子アクティブ素子のI−Vシフ
ト特性をその高い電圧に基いて飽和させてしまい、その
I−Vシフト特性を保持させてしまうので、その後の二
端子アクティブ素子のI−V特性が変動しなくなる。こ
の結果、従来シフト量が異なるような(例えば、前記の
白黒でのウィンドウ)表示を行なった後に中間調に表示
を切換えても、二端子アクティブ素子は固定化されたI
−V特性に基いて表示動作を行なうようになるため、従
来のような特性シフトに起因する残像現象の発生を大幅
に低減することができる。
間Tr の高電圧の差信号を二端子アクティブ素子に印加
させることにより、二端子アクティブ素子のI−Vシフ
ト特性をその高い電圧に基いて飽和させてしまい、その
I−Vシフト特性を保持させてしまうので、その後の二
端子アクティブ素子のI−V特性が変動しなくなる。こ
の結果、従来シフト量が異なるような(例えば、前記の
白黒でのウィンドウ)表示を行なった後に中間調に表示
を切換えても、二端子アクティブ素子は固定化されたI
−V特性に基いて表示動作を行なうようになるため、従
来のような特性シフトに起因する残像現象の発生を大幅
に低減することができる。
【0107】更に、残像現象が低減化される原理を、図
11の中間調表示期間のタイミングを拡大して示す図1
2に基いて説明する。尚、図12は、第m番目の列電極
Xm と第n番目の行電極Yn に印加される列電極信号V
Xm と行電極信号HYn 及び差信号(VXm −HYn )
を代表して示し、実線で示す波形が実際に印加される電
圧、点線で示す波形が実効電圧を示す。更に、差信号
(VXm −HYn )の電圧Vms1 と実効電圧Vmn1 が1
フィールド期間前又は1フレーム期間前の各電圧、差信
号(VXm −HYn )の電圧Vms2 と実効電圧Vmn2 が
それに対して1フィールド期間後又は1フレーム期間後
の各電圧を示す。又、電圧Vms1 ,Vls1 ,Vmn1 ,S
1 は、図11の黒表示期間後に中間調表示に切換えられ
た液晶層及び二端子アクティブ素子に印加される電圧を
示し、電圧Vms2 ,Vls2 ,Vmn2 ,S2 は、図11の
白表示期間後に中間調表示に切換えられた液晶層及び二
端子アクティブ素子に印加される電圧を示し、同一の時
間軸において重ねて示されている。
11の中間調表示期間のタイミングを拡大して示す図1
2に基いて説明する。尚、図12は、第m番目の列電極
Xm と第n番目の行電極Yn に印加される列電極信号V
Xm と行電極信号HYn 及び差信号(VXm −HYn )
を代表して示し、実線で示す波形が実際に印加される電
圧、点線で示す波形が実効電圧を示す。更に、差信号
(VXm −HYn )の電圧Vms1 と実効電圧Vmn1 が1
フィールド期間前又は1フレーム期間前の各電圧、差信
号(VXm −HYn )の電圧Vms2 と実効電圧Vmn2 が
それに対して1フィールド期間後又は1フレーム期間後
の各電圧を示す。又、電圧Vms1 ,Vls1 ,Vmn1 ,S
1 は、図11の黒表示期間後に中間調表示に切換えられ
た液晶層及び二端子アクティブ素子に印加される電圧を
示し、電圧Vms2 ,Vls2 ,Vmn2 ,S2 は、図11の
白表示期間後に中間調表示に切換えられた液晶層及び二
端子アクティブ素子に印加される電圧を示し、同一の時
間軸において重ねて示されている。
【0108】図12から明らかなように、最初に黒表示
又は白表示されていて、次に同一の中間調レベルに切換
えられる場合には選択期間TS において印加される差信
号の電圧は共に等しいので、Vms1 =Vms2 となり、そ
れによる実効電圧も、Vls1 =Vls2 、更に、非選択期
間TN において印加される実効電圧も、Vmn1 =
Vmn2 、S1 =S2 となる。したがって、上述したよう
に、二端子アクティブ素子の特性に起因する直流オフセ
ット成分が蓄積されなくなり、残像現象の発生が低減さ
れる。
又は白表示されていて、次に同一の中間調レベルに切換
えられる場合には選択期間TS において印加される差信
号の電圧は共に等しいので、Vms1 =Vms2 となり、そ
れによる実効電圧も、Vls1 =Vls2 、更に、非選択期
間TN において印加される実効電圧も、Vmn1 =
Vmn2 、S1 =S2 となる。したがって、上述したよう
に、二端子アクティブ素子の特性に起因する直流オフセ
ット成分が蓄積されなくなり、残像現象の発生が低減さ
れる。
【0109】尚、リセット期間TS ' は、各行電極Y1
〜YN に対して、1フィールド期間又は1フレーム期間
毎に1回ずつ巡ってくるものであるので、3水平査期間
(3H)ずつのリセット期間TS' は、1フィールド期
間又は1フレーム期間に対して数%の期間にすぎない。
したがって、この実施例にように、リセット期間TS '
において高電圧を印加しても液晶層に掛かる電圧変動は
極めて少なく、表示品質を低下させる要因とはならな
い。尚、この実施例では、リセット期間TS ' を3水平
走査期間に設定したが、これに限定されるものではな
く、電圧変動による表示品質の低下を招かない範囲でこ
れ以上の期間又は任意の期間に設定してもよい。
〜YN に対して、1フィールド期間又は1フレーム期間
毎に1回ずつ巡ってくるものであるので、3水平査期間
(3H)ずつのリセット期間TS' は、1フィールド期
間又は1フレーム期間に対して数%の期間にすぎない。
したがって、この実施例にように、リセット期間TS '
において高電圧を印加しても液晶層に掛かる電圧変動は
極めて少なく、表示品質を低下させる要因とはならな
い。尚、この実施例では、リセット期間TS ' を3水平
走査期間に設定したが、これに限定されるものではな
く、電圧変動による表示品質の低下を招かない範囲でこ
れ以上の期間又は任意の期間に設定してもよい。
【0110】又、この第3の実施例では、第2の実施例
のような高い電圧をリセット期間において印加しないの
で、液晶層及び二端子アクティブ素子に過度な電圧を印
加しなくて済み、液晶パネルの経年劣化の防止を図るこ
とができる。更に、リセットのための高電圧を別個に発
生させるための電源装置が不要となり、又、Yシフトレ
ジスタ605と行電極Y1 〜YN の間に設けられる切換
回路が簡素となる等の効果が得られる。
のような高い電圧をリセット期間において印加しないの
で、液晶層及び二端子アクティブ素子に過度な電圧を印
加しなくて済み、液晶パネルの経年劣化の防止を図るこ
とができる。更に、リセットのための高電圧を別個に発
生させるための電源装置が不要となり、又、Yシフトレ
ジスタ605と行電極Y1 〜YN の間に設けられる切換
回路が簡素となる等の効果が得られる。
【0111】次に、第4の実施例を図13〜図15と共
に説明する。この実施例は、第2の実施例及び第3実施
例と同様に、二端子アクティブ素子に印加される電圧に
応じてI−V特性がシフトするシフト特性に起因して表
示品質が低下する問題点(前記第2の問題点)に鑑みて
なされたものである。但し、実際の表示動作期間以外の
期間に二端子アクティブ素子のシフト特性を補償するこ
とで、残像現象の発生を防止するようにしたものであ
る。
に説明する。この実施例は、第2の実施例及び第3実施
例と同様に、二端子アクティブ素子に印加される電圧に
応じてI−V特性がシフトするシフト特性に起因して表
示品質が低下する問題点(前記第2の問題点)に鑑みて
なされたものである。但し、実際の表示動作期間以外の
期間に二端子アクティブ素子のシフト特性を補償するこ
とで、残像現象の発生を防止するようにしたものであ
る。
【0112】尚、この実施例に適用されるアクティブ・
マトリクス型液晶表示装置の構成は、図3と同様の構成
を有する。但し、図3中のXドライブ回路500に設け
られている駆動回路群(同図には駆動回路503が代表
して示されている)には、電圧Va ,−Va の代わり
に、6種類の電圧Vr /2,Vp /2,Va /2,−V
r /2,−Vp /2,−Va /2が印加されている。更
に、液晶電源発生回路601に供給される電圧は、
Vr ,Vp ,Va ,−Vr ,−Vp ,−Va の代わり
に、Vr /2,Vp /2,Va /2,−Vr /2,−V
p /2,−Va /2が供給されている。但し、これらの
電圧は、|Vr |>|Vp |>|Va |の関係に設定さ
れている。
マトリクス型液晶表示装置の構成は、図3と同様の構成
を有する。但し、図3中のXドライブ回路500に設け
られている駆動回路群(同図には駆動回路503が代表
して示されている)には、電圧Va ,−Va の代わり
に、6種類の電圧Vr /2,Vp /2,Va /2,−V
r /2,−Vp /2,−Va /2が印加されている。更
に、液晶電源発生回路601に供給される電圧は、
Vr ,Vp ,Va ,−Vr ,−Vp ,−Va の代わり
に、Vr /2,Vp /2,Va /2,−Vr /2,−V
p /2,−Va /2が供給されている。但し、これらの
電圧は、|Vr |>|Vp |>|Va |の関係に設定さ
れている。
【0113】次に、この実施例の動作を図13〜図15
のタイミングチャートに基いて説明する。まず、図13
に示すように、この実施例では、ユーザーなどが液晶表
示装置に電源を投入してから、実際の表示動作を開始す
るまでの期間をリフレッシュ期間TR とし、このリフレ
ッシュ期間TR の終了後に実際の表示動作を行う表示期
間TD としている。
のタイミングチャートに基いて説明する。まず、図13
に示すように、この実施例では、ユーザーなどが液晶表
示装置に電源を投入してから、実際の表示動作を開始す
るまでの期間をリフレッシュ期間TR とし、このリフレ
ッシュ期間TR の終了後に実際の表示動作を行う表示期
間TD としている。
【0114】まず、表示期間TD では、図14(a)に
示すように、ビデオ信号がパルス幅変調されることによ
り、矩形状の列電極信号VX1 〜VXM となり、線順次
走査のタイミングに同期して列電極X1 〜XM に供給さ
れる。同時に、図14(b)に示すような矩形状の行電
極信号HY1 〜HYN が線順次走査のタイミングに同期
して行電極Y1 〜YN に供給され、これらの電位差によ
って、図13に示すような表示期間TD の差信号が形成
されるようになっている。尚、図13中、1フレーム期
間を1F、1フィールド期間を1V、1水平期間を1H
で示している。
示すように、ビデオ信号がパルス幅変調されることによ
り、矩形状の列電極信号VX1 〜VXM となり、線順次
走査のタイミングに同期して列電極X1 〜XM に供給さ
れる。同時に、図14(b)に示すような矩形状の行電
極信号HY1 〜HYN が線順次走査のタイミングに同期
して行電極Y1 〜YN に供給され、これらの電位差によ
って、図13に示すような表示期間TD の差信号が形成
されるようになっている。尚、図13中、1フレーム期
間を1F、1フィールド期間を1V、1水平期間を1H
で示している。
【0115】次に、この表示期間TD 前に設定されてい
るリフレッシュ期間TR では、行電極Y1 〜YN に供給
される行電極信号HY1 〜HYN は、図15(a)に示
すように、図14(b)の行電極信号に対して180°
位相がずらされており、電圧(Vp +Va )/2と−
(Vp +Va )/2の代わりに、電圧(Vr +Va )/
2と−(Vr +Va )/2が出力される。そして、この
図15(a)の行電極信号HY1 〜HYN を行電極Y1
〜YN に印加すると同時に、図145(a)に示すよう
な矩形状で、且つ出力電圧が、(Vp +Va )/2と
(Vp −Va )/2と−(Vp +Va )/2と−(Vp
−Va )/2の代わりに、(Vr +Va )/2と(Vr
−Va )/2と−(Vr +Va )/2と−(Vr −
Va )/2の列電極信号VX1 〜VXM に印加すると、
差信号は図15(b)のような波形となり、この図15
(b)の差信号は図13のリフレッシュ期間TR の信号
に相当する。
るリフレッシュ期間TR では、行電極Y1 〜YN に供給
される行電極信号HY1 〜HYN は、図15(a)に示
すように、図14(b)の行電極信号に対して180°
位相がずらされており、電圧(Vp +Va )/2と−
(Vp +Va )/2の代わりに、電圧(Vr +Va )/
2と−(Vr +Va )/2が出力される。そして、この
図15(a)の行電極信号HY1 〜HYN を行電極Y1
〜YN に印加すると同時に、図145(a)に示すよう
な矩形状で、且つ出力電圧が、(Vp +Va )/2と
(Vp −Va )/2と−(Vp +Va )/2と−(Vp
−Va )/2の代わりに、(Vr +Va )/2と(Vr
−Va )/2と−(Vr +Va )/2と−(Vr −
Va )/2の列電極信号VX1 〜VXM に印加すると、
差信号は図15(b)のような波形となり、この図15
(b)の差信号は図13のリフレッシュ期間TR の信号
に相当する。
【0116】この実施例においても、予め、フレッシュ
期間TR において、液晶パネルの列電極群と行電極群の
間に高電圧を印加することによって、二端子アクティブ
素子のI−V特性をその高電圧に相当するI−V特性へ
シフトさせるので、次の正規の表示期間TD において、
I−V特性は固定化される。したがって、従来技術のよ
うな直流オフセット成分の蓄積がなくなり、残像現象の
発生が低減される。
期間TR において、液晶パネルの列電極群と行電極群の
間に高電圧を印加することによって、二端子アクティブ
素子のI−V特性をその高電圧に相当するI−V特性へ
シフトさせるので、次の正規の表示期間TD において、
I−V特性は固定化される。したがって、従来技術のよ
うな直流オフセット成分の蓄積がなくなり、残像現象の
発生が低減される。
【0117】次に、第5の実施例を図16に基いて説明
する。尚、適用されるアクティブ・マトリクス型液晶表
示装置は、第4の実施例と同様である(図3参照)。こ
の実施例の特徴は、リフレッシュ期間TR において印加
される高い振幅電圧の差信号の波形が、図16(c)に
示すような、完全な矩形波となるように設定した点にあ
る。そして、この差信号の波形を形成するために、列電
極信号VX1 〜VXM を図16(a)に示す波形にし、
行電極信号HY1 〜HYN を図16(b)に示す波形に
している。尚、これらの図において、1フレーム期間を
1F、1フィールド期間を1V、1水平期間を1Hで示
している。
する。尚、適用されるアクティブ・マトリクス型液晶表
示装置は、第4の実施例と同様である(図3参照)。こ
の実施例の特徴は、リフレッシュ期間TR において印加
される高い振幅電圧の差信号の波形が、図16(c)に
示すような、完全な矩形波となるように設定した点にあ
る。そして、この差信号の波形を形成するために、列電
極信号VX1 〜VXM を図16(a)に示す波形にし、
行電極信号HY1 〜HYN を図16(b)に示す波形に
している。尚、これらの図において、1フレーム期間を
1F、1フィールド期間を1V、1水平期間を1Hで示
している。
【0118】この実施例によれば、容易に高い電圧を得
ることができ、二端子アクティブ素子の特性を補償する
ことが容易となる。
ることができ、二端子アクティブ素子の特性を補償する
ことが容易となる。
【0119】次に、第6の実施例を図17に基いて説明
する。尚、適用されるアクティブ・マトリクス型液晶表
示装置は、第4の実施例と同様である(図3参照)。但
し、この実施例は、リフレッシュ期間TR を表示期間T
D内に適宜の周期で挿入して、定期的に二端子アクティ
ブ素子のシフト特性を補償するようにしている。これに
よれば、補償動作を定期的に行うので、二端子アクティ
ブ素子のシフト特性を確実に補償することができる。但
し、リフレッシュ期間TR を余り長時間に設定すると、
正規の表示期間TD が損なわれるので、数秒間ごとに、
1水平走査期間あるいは1垂直走査期間行うことが望ま
しい。
する。尚、適用されるアクティブ・マトリクス型液晶表
示装置は、第4の実施例と同様である(図3参照)。但
し、この実施例は、リフレッシュ期間TR を表示期間T
D内に適宜の周期で挿入して、定期的に二端子アクティ
ブ素子のシフト特性を補償するようにしている。これに
よれば、補償動作を定期的に行うので、二端子アクティ
ブ素子のシフト特性を確実に補償することができる。但
し、リフレッシュ期間TR を余り長時間に設定すると、
正規の表示期間TD が損なわれるので、数秒間ごとに、
1水平走査期間あるいは1垂直走査期間行うことが望ま
しい。
【0120】
【発明の効果】以上説明したように本発明によれば、列
電極群と行電極群の間に液晶層と二端子アクティブ素子
群が直列接続する構造を有する液晶パネルに対して、列
電極群と行電極群に印加する差信号を、二端子アクティ
ブ素子のI−V特性とは逆の関係となる電圧に設定して
これらの列電極群と行電極群に印加するようにしたの
で、二端子アクティブ素子のI−V特性が正極性と負極
性で非対称であっても、差信号の電圧によってこの非対
称性が相殺されることとなり、この非対称に起因する液
晶層への直流オフセット成分の発生が低減され、その結
果、フリッカ等の発生が低減されると同時に液晶パネル
の経時劣化が防止される。
電極群と行電極群の間に液晶層と二端子アクティブ素子
群が直列接続する構造を有する液晶パネルに対して、列
電極群と行電極群に印加する差信号を、二端子アクティ
ブ素子のI−V特性とは逆の関係となる電圧に設定して
これらの列電極群と行電極群に印加するようにしたの
で、二端子アクティブ素子のI−V特性が正極性と負極
性で非対称であっても、差信号の電圧によってこの非対
称性が相殺されることとなり、この非対称に起因する液
晶層への直流オフセット成分の発生が低減され、その結
果、フリッカ等の発生が低減されると同時に液晶パネル
の経時劣化が防止される。
【0121】更に、液晶パネルに対して実質的な表示動
作を行わせる期間、即ち、選択期間を除く期間内に、表
示のために設定される最大振幅電圧又はそれ以上の振幅
電圧の差信号を列電極群と行電極群に一定期間印加する
ようにしたので、二端子アクティブ素子のI−V特性が
これらの差信号の電圧に対応するI−V特性に固定化さ
れることとなり、実質的な表示動作中における、I−V
特性の変動に起因する残像現象の発生を抑止することが
でき、表示品質の向上を図ることができる。
作を行わせる期間、即ち、選択期間を除く期間内に、表
示のために設定される最大振幅電圧又はそれ以上の振幅
電圧の差信号を列電極群と行電極群に一定期間印加する
ようにしたので、二端子アクティブ素子のI−V特性が
これらの差信号の電圧に対応するI−V特性に固定化さ
れることとなり、実質的な表示動作中における、I−V
特性の変動に起因する残像現象の発生を抑止することが
でき、表示品質の向上を図ることができる。
【図1】第1の実施例による駆動方法を説明するための
タイミングチャートである。
タイミングチャートである。
【図2】第1の実施例による駆動方法を更に説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図3】第2の実施例に適用したアクティブ・マトリク
ス型液晶表示装置の構成を示すブロック図である。
ス型液晶表示装置の構成を示すブロック図である。
【図4】第2の実施例のアクティブ・マトリクス型液晶
表示装置におけるパルス幅変調の原理を説明するための
波形図である。
表示装置におけるパルス幅変調の原理を説明するための
波形図である。
【図5】第2の実施例のアクティブ・マトリクス型液晶
表示装置中の行電極信号の形成原理を説明するための説
明図である。
表示装置中の行電極信号の形成原理を説明するための説
明図である。
【図6】第2の実施例による駆動方法を説明するための
タイミングチャートである。
タイミングチャートである。
【図7】第2の実施例による駆動方法を更に説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図8】第2の実施例による駆動方法を更に説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図9】第3の実施例に適用したアクティブ・マトリク
ス型液晶表示装置の構成を示すブロック図である。
ス型液晶表示装置の構成を示すブロック図である。
【図10】第3の実施例による駆動方法を説明するため
のタイミングチャートである。
のタイミングチャートである。
【図11】第3の実施例による駆動方法を更に説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図12】第3の実施例による駆動方法を更に説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図13】第4の実施例による駆動方法を説明するため
のタイミングチャートである。
のタイミングチャートである。
【図14】第4の実施例による駆動方法を更に説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図15】第4の実施例による駆動方法を更に説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図16】第5の実施例による駆動方法を説明するため
のタイミングチャートである。
のタイミングチャートである。
【図17】第6の実施例による駆動方法を説明するため
のタイミングチャートである。
のタイミングチャートである。
【図18】従来のアクティブ・マトリクス型液晶表示装
置及び本発明の第1の実施例に適用したアクティブ・マ
トリクス型液晶表示装置の構成を示すブロック図であ
る。
置及び本発明の第1の実施例に適用したアクティブ・マ
トリクス型液晶表示装置の構成を示すブロック図であ
る。
【図19】液晶層を駆動するための二端子アクティブ素
子のI−V特性を示す説明図である。
子のI−V特性を示す説明図である。
【図20】従来技術による駆動方法の問題点を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図21】従来技術による駆動方法の問題点を更に説明
するためのタイミングチャートである。
するためのタイミングチャートである。
【図22】液晶層を駆動する二端子アクティブ素子のI
−V特性に起因する問題点を説明するための説明図であ
る。
−V特性に起因する問題点を説明するための説明図であ
る。
【図23】液晶層を駆動する二端子アクティブ素子のI
−V特性に起因する他の問題点を説明するための説明図
である。
−V特性に起因する他の問題点を説明するための説明図
である。
【図24】液晶層を駆動する二端子アクティブ素子のI
−V特性に起因する他の問題点を更に説明するための説
明図である。
−V特性に起因する他の問題点を更に説明するための説
明図である。
【図25】液晶層を駆動する二端子アクティブ素子のI
−V特性に起因して発生する残像現象の発生原理を説明
するための説明図である。
−V特性に起因して発生する残像現象の発生原理を説明
するための説明図である。
【図26】残像現象の発生原理を更に説明するための説
明図である。
明図である。
【図27】残像現象の発生原理を更に説明するための説
明図である。
明図である。
【図28】残像現象の発生原理を更に説明するためのタ
イミングチャートである。
イミングチャートである。
100,400…液晶パネル、200,500…Xドラ
イブ回路、300,600…Yドライブ回路、102,
401…液晶層、103,402…二端子アクティブ素
子、201…交流ビデオ発生回路、203,501…X
シフト・レジスタ、302,605…Yシフト・レジス
タ、204,207,304,306,608,60
9,610,613,614…アナログ・スイッチ、6
06,607…ANDゲート、205,207…コンデ
ンサ、301,601…液晶電源発生回路、X1 〜XN
…列電極、Y1 〜YM …行電極、700…A/Dコンバ
ータ。
イブ回路、300,600…Yドライブ回路、102,
401…液晶層、103,402…二端子アクティブ素
子、201…交流ビデオ発生回路、203,501…X
シフト・レジスタ、302,605…Yシフト・レジス
タ、204,207,304,306,608,60
9,610,613,614…アナログ・スイッチ、6
06,607…ANDゲート、205,207…コンデ
ンサ、301,601…液晶電源発生回路、X1 〜XN
…列電極、Y1 〜YM …行電極、700…A/Dコンバ
ータ。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平3−196754 (32)優先日 平3(1991)8月6日 (33)優先権主張国 日本(JP)
Claims (12)
- 【請求項1】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が印
加されることによって上記液晶層に表示を行うアクティ
ブ・マトリクス型液晶表示装置の駆動方法において、 前記差信号を、二端子アクティブ素子の電圧対電流特性
とは逆の関係となる電圧に設定して、前記列電極群と行
電極群に供給することを特徴とするアクティブ・マトリ
クス型液晶表示装置の駆動方法。 - 【請求項2】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が印
加されると共に、該差信号が、正極性の選択期間と負極
性の選択期間で互いに逆極性で印加されることによって
上記液晶層に表示を行うアクティブ・マトリクス型液晶
表示装置の駆動方法において、 前記二端子アクティブ素子の電圧対電流特性が、正極性
の電圧に対して流れる電流値よりも負極性の電圧に対し
て流れる電流値の方が大きい場合には、 該二端子アクティブ素子の電圧対電流特性とは逆の関係
で、前記差信号を印加する正極性の選択期間を負極性の
選択期間よりも長く設定することを特徴とするアクティ
ブ・マトリクス型液晶表示装置の駆動方法。 - 【請求項3】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が印
加されると共に、該差信号が、正極性の選択期間と負極
性の選択期間で互いに逆極性で印加されることによって
上記液晶層に表示を行うアクティブ・マトリクス型液晶
表示装置の駆動方法において、 前記二端子アクティブ素子の電圧対電流特性が、負極性
の電圧に対して流れる電流値よりも正極性の電圧に対し
て流れる電流値の方が大きい場合には、 該二端子アクティブ素子の電圧対電流特性とは逆の関係
で、前記差信号を印加する負極性の選択期間を正極性の
選択期間よりも長く設定することを特徴とするアクティ
ブ・マトリクス型液晶表示装置の駆動方法。 - 【請求項4】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が、
走査期間内の選択期間に印加されることによって上記液
晶層に表示を行うアクティブ・マトリクス型液晶表示装
置の駆動方法において、 前記選択期間を除く走査期間内に、表示のために設定さ
れる最大振幅電圧と等しい振幅電圧の差信号を列電極群
と行電極群に一定期間印加することを特徴とするアクテ
ィブ・マトリクス型液晶表示装置の駆動方法。 - 【請求項5】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が、
走査期間内の選択期間に印加されることによって上記液
晶層に表示を行うアクティブ・マトリクス型液晶表示装
置の駆動方法において、 前記選択期間を除く走査期間内に、表示のために設定さ
れる最大振幅電圧より大振幅電圧の差信号を列電極群と
行電極群に一定期間印加することを特徴とするアクティ
ブ・マトリクス型液晶表示装置の駆動方法。 - 【請求項6】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が、
走査期間内の選択期間に印加されることによって上記液
晶層に表示を行うアクティブ・マトリクス型液晶表示装
置の駆動方法において、 前記選択期間の開始前の一定期間に、表示のために設定
される最大振幅電圧と等しい振幅電圧の差信号を列電極
群と行電極群に印加することを特徴とするアクティブ・
マトリクス型液晶表示装置の駆動方法。 - 【請求項7】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が、
走査期間内の選択期間に印加されることによって上記液
晶層に表示を行うアクティブ・マトリクス型液晶表示装
置の駆動方法において、 前記選択期間の開始前の一定期間に、表示のために設定
される最大振幅電圧より大振幅電圧の差信号を列電極群
と行電極群に一定期間印加することを特徴とするアクテ
ィブ・マトリクス型液晶表示装置の駆動方法。 - 【請求項8】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が、
走査期間内の選択期間に印加されることによって上記液
晶層に表示を行うアクティブ・マトリクス型液晶表示装
置の駆動方法において、 電源が投入されてから正規の表示動作を開始する前の期
間中に、表示のために設定される最大振幅電圧と等しい
振幅電圧の差信号を列電極群と行電極群に一定期間印加
することを特徴とするアクティブ・マトリクス型液晶表
示装置の駆動方法。 - 【請求項9】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が、
走査期間内の選択期間に印加されることによって上記液
晶層に表示を行うアクティブ・マトリクス型液晶表示装
置の駆動方法において、 電源が投入されてから正規の表示動作を開始する前の期
間中に、表示のために設定される最大振幅電圧より大き
な振幅電圧の差信号を列電極群と行電極群に一定期間印
加することを特徴とするアクティブ・マトリクス型液晶
表示装置の駆動方法。 - 【請求項10】 前記差信号は交播信号であることを特
徴とする請求項4ないし請求項9のいづれか1項記載の
アクティブ・マトリクス型液晶表示装置の駆動方法。 - 【請求項11】 前記二端子アクティブ素子は、MIM
素子であることを特徴とする請求項1ないし請求項9の
いづれか1項記載のアクティブ・マトリクス型液晶表示
装置の駆動方法。 - 【請求項12】 前記二端子アクティブ素子は、MIS
素子であることを特徴とする請求項1ないし請求項9の
いづれか1項記載のアクティブ・マトリクス型液晶表示
装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06384292A JP3610074B2 (ja) | 1991-03-20 | 1992-03-19 | アクティブ・マトリクス型液晶表示装置の駆動方法 |
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5715291 | 1991-03-20 | ||
JP3-57152 | 1991-03-20 | ||
JP15031591 | 1991-06-21 | ||
JP3-150315 | 1991-06-21 | ||
JP19675391 | 1991-08-06 | ||
JP3-196754 | 1991-08-06 | ||
JP3-196753 | 1991-08-06 | ||
JP19675491 | 1991-08-06 | ||
JP06384292A JP3610074B2 (ja) | 1991-03-20 | 1992-03-19 | アクティブ・マトリクス型液晶表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0593898A true JPH0593898A (ja) | 1993-04-16 |
JP3610074B2 JP3610074B2 (ja) | 2005-01-12 |
Family
ID=27523339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06384292A Expired - Fee Related JP3610074B2 (ja) | 1991-03-20 | 1992-03-19 | アクティブ・マトリクス型液晶表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3610074B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998008133A1 (fr) * | 1996-08-16 | 1998-02-26 | Seiko Epson Corporation | Dispositif d'affichage, equipement electronique et procede de commande |
US5760758A (en) * | 1994-07-15 | 1998-06-02 | Sharp Kabushiki Kaisha | Method of driving display device |
JP2005148606A (ja) * | 2003-11-19 | 2005-06-09 | Hitachi Displays Ltd | 液晶表示装置の駆動方法 |
-
1992
- 1992-03-19 JP JP06384292A patent/JP3610074B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5760758A (en) * | 1994-07-15 | 1998-06-02 | Sharp Kabushiki Kaisha | Method of driving display device |
WO1998008133A1 (fr) * | 1996-08-16 | 1998-02-26 | Seiko Epson Corporation | Dispositif d'affichage, equipement electronique et procede de commande |
US6342881B1 (en) | 1996-08-16 | 2002-01-29 | Seiko Epson Corporation | Display device, electronic equipment, and driving method |
KR100517395B1 (ko) * | 1996-08-16 | 2005-12-16 | 세이코 엡슨 가부시키가이샤 | 표시장치와 전자 기기 및 구동 방법 |
JP2005148606A (ja) * | 2003-11-19 | 2005-06-09 | Hitachi Displays Ltd | 液晶表示装置の駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3610074B2 (ja) | 2005-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2997356B2 (ja) | 液晶表示装置の駆動方法 | |
US6567062B1 (en) | Liquid crystal display apparatus and liquid crystal display driving method | |
JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
US5598180A (en) | Active matrix type display apparatus | |
US5526013A (en) | Method of driving an active matrix type liquid crystal display | |
NL1002584C2 (nl) | Aandrijf schakeling. | |
KR100261053B1 (ko) | 액정 패널 구동 방법 및 회로 | |
US7321352B2 (en) | Liquid crystal display and method for driving the same | |
US20050110737A1 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
US7375707B1 (en) | Apparatus and method for compensating gamma voltage of liquid crystal display | |
JP3309968B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP5299352B2 (ja) | 液晶表示装置 | |
US5790089A (en) | Method of driving an active matrix type liquid crystal display | |
KR20040009817A (ko) | 액정 표시 장치 | |
JP2004354742A (ja) | 液晶表示装置、液晶表示装置の駆動方法および製造方法 | |
JP3390175B2 (ja) | 液晶表示装置 | |
CN116453480A (zh) | 显示装置及数据驱动器 | |
JP3610074B2 (ja) | アクティブ・マトリクス型液晶表示装置の駆動方法 | |
JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
JPH06301011A (ja) | マトリクス表示装置およびその駆動方法 | |
US7091945B2 (en) | Drive circuit for electro-optical device, method of driving electro-optical device, electro-optical apparatus, and electronic appliance | |
JPH0458036B2 (ja) | ||
JPH1054998A (ja) | アクティブマトリクス液晶表示装置およびその駆動方法 | |
US5666131A (en) | Active matrix liquid-crystal display device with two-terminal switching elements and method of driving the same | |
JPH08297302A (ja) | 液晶表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041018 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081022 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |