JPH0581447A - Microcomputer - Google Patents

Abstract

PURPOSE:To prevent an unnecessary current from flowing by providing each peripheral device with a frequency divider and a clock selecting means of the fundametal clock which controls the peripheral function. CONSTITUTION:A CPU 101 to which a clock phi is inputted, a frequency divider 1021 to which the clock phi is inputted, a clock selecting means 1031 to which the output of the frequency divider 1021 is inputted, and a peripheral device 1041 to which the output of the means 1031 is inputted are provided. Further, frequency dividers 102N (N=2,3...) to which the clock phi is inputted, clock selecting means 103N to which outputs of frequency dividers 102N are inputted, and peripheral devices 104N to which outputs of clock selecting means 103N are inputted are provided. The clock 4 is inputted to the CPU 101, and required clock frequencies are selected from the clock, which has the frequency divided by frequency dividers 102N, by clock selecting means 103N and are inputted to peripheral devices 104N. An arbitrary clock is inputted to the peripheral device whose processing speed is not high, and an unnecessary current does not flow.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に中央処理装置（ＣＰＵ）と周辺とを備えたマ
イクロコンピュータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer, and more particularly to a microcomputer having a central processing unit (CPU) and peripherals.

【０００２】[0002]

【従来の技術】従来のマイクロコンピュータは、図４に
示すように、クロックφを入力とするＣＰＵ４０１と、
クロックφを入力とする周辺４０２１から周辺４０２Ｎ
（Ｎ＝２，３，…）とを有している。2. Description of the Related Art A conventional microcomputer includes, as shown in FIG.
Peripheral 4021 to peripheral 402N using clock φ as input
(N = 2, 3, ...).

【０００３】ＣＰＵ４０１と周辺４０２１〜４０２Ｎに
同じクロックφが入力されていたため、高速な処理速度
を要しない周辺にも、高速な処理速度を要するＣＰＵ，
周辺と同じクロックφが入力され、余分な電流が流れて
いた。Since the same clock φ is input to the CPU 401 and the peripherals 4021 to 402N, a CPU requiring a high processing speed is required even in a peripheral which does not require a high processing speed.
The same clock φ as the peripheral was input, and an extra current was flowing.

【０００４】[0004]

【発明が解決しようとする課題】前述した従来のマイク
ロコンピュータは、高速な処理速度をしない周辺にも高
速な処理速度を要するＣＰＵ、周辺と同じクロックφが
入力され、余分な電流が流れていた。そのため、余分な
消費電力が生まれ、マイクロコンピュータの破壊，寿命
に影響していた。さらに、自己発熱の上昇により、他の
装置にも悪影響を与えていた。In the above-described conventional microcomputer, a CPU requiring a high processing speed is input to a peripheral that does not operate at a high processing speed, and the same clock φ as that in the peripheral is input, and an extra current flows. . Therefore, extra power consumption is generated, which affects the destruction and life of the microcomputer. Furthermore, the increase in self-heating also adversely affects other devices.

【０００５】本発明の目的は、前記問題点を解決し、余
分な電流が流れないようにし、高信頼性を確保したマイ
クロコンピュータを提供することにある。An object of the present invention is to solve the above problems and to provide a microcomputer in which an extra current is prevented from flowing and high reliability is ensured.

【０００６】[0006]

【課題を解決するための手段】本発明の構成は、１つの
ＣＰＵと複数の周辺とをもつマイクロコンピュータにお
いて、前記周辺にそれぞれ前記周辺機能をコントロール
する基本クロックの分周器とクロック選択手段とを備え
ていることを特徴とする。According to the structure of the present invention, in a microcomputer having one CPU and a plurality of peripherals, a basic clock frequency divider and a clock selecting means for controlling the peripheral functions are provided in the peripherals. It is characterized by having.

【０００７】[0007]

【実施例】図１は本発明の第１の実施例のマイクロコン
ピュータを示すブロック図である。1 is a block diagram showing a microcomputer according to a first embodiment of the present invention.

【０００８】図１において、本発明の第１の実施例は、
クロックφを入力とするＣＰＵ１０１と、クロックφを
入力とする分周器１０２１と、分周器１０２１の出力を
入力とするクロック選択手段１０３１と、手段１０３１
の出力を入力とする周辺１０４１と、さらにクロックφ
を入力とする分周器１０２Ｎ（Ｎ＝２，３，…）と、分
周器１０２Ｎの出力を入力とするクロック選択手段１０
３Ｎと、クロック選択手段１０３Ｎの出力を入力とする
周辺１０４Ｎとを備えている。Referring to FIG. 1, the first embodiment of the present invention is as follows.
CPU 101 that receives clock φ, frequency divider 1021 that receives clock φ, clock selection means 1031 that receives the output of frequency divider 1021, and means 1031
1041 that receives the output of
Frequency divider 102N (N = 2, 3, ...) Having the input and clock selecting means 10 having the output of the frequency divider 102N as the input
3N and a peripheral 104N to which the output of the clock selection means 103N is input.

【０００９】図２は図１の分周器で分周されるクロック
を示す波形図である。FIG. 2 is a waveform diagram showing a clock divided by the divider of FIG.

【００１０】図２において、クロックφは、φ／２，φ
／４，φ／８と分周され、クロック選択手段１０３１〜
１０３Ｎで選択することにより、ＣＰＵ１０１と、周辺
１０４Ｎ（Ｎ＝１，２，…）の周期をとることが出来
る。In FIG. 2, clock φ is φ / 2, φ
Clock selection means 1031 to 10
By selecting with 103N, the cycle of the CPU 101 and the peripheral 104N (N = 1, 2, ...) Can be taken.

【００１１】次に図１も用いて動作について説明する
と、ＣＰＵ１０１には、クロックφが入力される。周辺
１０４Ｎには、分周器１０２Ｎで分周されたクロックを
クロック選択手段１０３Ｎで、必要とされるクロック周
波数を選択し、選択されたクロックが入力される。Next, the operation will be described with reference to FIG. 1. The clock φ is input to the CPU 101. To the peripheral 104N, the clock divided by the frequency divider 102N is used by the clock selecting means 103N to select a required clock frequency, and the selected clock is input.

【００１２】これにより、高速な処理速度をしない周辺
には、任意のクロックが入力され、余分な電流は流れな
くすることが出来る。As a result, an arbitrary clock is input to the periphery where the processing speed is not high, and an extra current can be prevented from flowing.

【００１３】図３は本発明の第２の実施例のマイクロコ
ンピュータを示すブロック図である。FIG. 3 is a block diagram showing a microcomputer according to the second embodiment of the present invention.

【００１４】図３において、本実施例は、ＣＰＵに対す
るストップ機能３０１を備え、さらにストップ機能３０
３１から３０３Ｎは各周辺に対するストップ機能で、他
の構成は第１の実施例と同様である。In FIG. 3, this embodiment is provided with a stop function 301 for the CPU and further a stop function 30.
Reference numerals 31 to 303N are stop functions for the respective peripherals, and other configurations are the same as those in the first embodiment.

【００１５】ここで、全く使用しないＣＰＵ，各周辺
は、ストップ機能によりストップさせて全く電流を流さ
なくする。使用するＣＰＵ，各周辺に対しては、第１の
実施例と同様にすれば、より低消費電力化をすることが
出来る。Here, the CPU, which is not used at all, and each peripheral are stopped by the stop function so that no current flows. If the CPU to be used and the peripherals are the same as in the first embodiment, the power consumption can be further reduced.

【００１６】[0016]

【発明の効果】以上説明したように、本発明は、周辺に
それぞれ前記周辺機能をコントロールする基本クロック
の分周器とクロック選択手段を備えるようにしたので、
高速な処理速度を要しない周辺には、任意のクロックが
入力され、余分な電流は流れなくすることが出来るとい
う効果を有する。As described above, according to the present invention, the basic clock divider and the clock selecting means for controlling the peripheral functions are provided in the periphery.
An arbitrary clock is input to the periphery that does not require a high processing speed, which has an effect that an extra current can be prevented from flowing.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施例のマイクロコンピュータ
を示すブロック図である。FIG. 1 is a block diagram showing a microcomputer according to a first embodiment of the present invention.

【図２】図１の分周器で分周されるクロックの例を示す
波形図である。FIG. 2 is a waveform diagram showing an example of a clock divided by the divider of FIG.

【図３】本発明の第２の実施例を示すブロック図であ
る。FIG. 3 is a block diagram showing a second embodiment of the present invention.

【図４】従来のマイクロコンンピュータを示すブロック
図である。FIG. 4 is a block diagram showing a conventional micro-computer.

【符号の説明】[Explanation of symbols]

１０１，３０２，４０１ ＣＰＵ １０２１，１０２Ｎ，３０４１，３０４Ｎ，４０２１，
４０２Ｎ 分周器 １０３１，１０３Ｎ，３０５１，３０５Ｎ クロック
選択手段 １０４１，１０４Ｎ，３０６１，３０６Ｎ，４０２１，
４０２Ｎ 周辺 ３０１，３０３１，３０３Ｎ ストップ機能101, 302, 401 CPU 1021, 102N, 3041, 304N, 4021
402N frequency divider 1031, 103N, 3051, 305N clock selecting means 1041, 104N, 3061, 306N, 4021
402N peripheral 301,3031,303N Stop function

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 １つの中央処理装置と複数の周辺とをも
つマイクロコンピュータにおいて、前記周辺にそれぞれ
前記周辺機能をコントロールする基本クロックの分周器
とクロック選択手段とを備えたことを特徴とするマイク
ロコンピュータ。1. A microcomputer having one central processing unit and a plurality of peripherals, characterized in that each of the peripherals is provided with a basic clock frequency divider for controlling the peripheral functions and a clock selecting means. Microcomputer.