JPH0581050B2 - - Google Patents

Info

Publication number
JPH0581050B2
JPH0581050B2 JP61194048A JP19404886A JPH0581050B2 JP H0581050 B2 JPH0581050 B2 JP H0581050B2 JP 61194048 A JP61194048 A JP 61194048A JP 19404886 A JP19404886 A JP 19404886A JP H0581050 B2 JPH0581050 B2 JP H0581050B2
Authority
JP
Japan
Prior art keywords
silicon substrate
base metal
evaporation source
layer
source supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61194048A
Other languages
English (en)
Other versions
JPS6351630A (ja
Inventor
Kinji Sugyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP19404886A priority Critical patent/JPS6351630A/ja
Publication of JPS6351630A publication Critical patent/JPS6351630A/ja
Publication of JPH0581050B2 publication Critical patent/JPH0581050B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、シリコン基板への電極形成法、特に
アルゴンプラズマを利用してイオンプレーテイン
グを行うシリコン基板への電極形成法に関連す
る。
従来の技術 汎用形パワートランジスタ及び整流ダイオード
等の個別半導体装置におけるシリコン基板電極の
形成法としては、無電解ニツケルメツキ法が多用
されている。無電解ニツケルメツキ法を使用する
理由は、ニツケルに対する半田の濡れ性が良好
で、また、前記半導体装置の製造の際、金属製リ
ード材やステム材等の外部電極とシリコン基板と
を半田で接続すると、良好な電気的特性、熱的特
性及び大きな機械的強度の接続を得ることができ
るからである。
次に、無電解ニツケルメツキ法によつてシリコ
ン基板に電極を形成する工程を示す第4図a〜d
に従つて説明する。図中aにおいて、41は、既
に熱拡散法による不純物導入でP−N接合が形成
されたシリコン基板である。42は、シリコン基
板41の表面に無電解ニツケルメツキ法で形成さ
れたニツケルを主成分とするニツケルメツキの第
1層である。
第4図bは、aのシリコン基板を窒素ガス中、
550〜700℃で30分〜1時間熱処理を施した状態を
示す。42aは、第1層42の一部が熱処理によ
りシリコン基板41に拡散した残部である。43
は、第1層42がシリコン基板41に拡散して形
成されたニツケルシリサイド層である。
熱処理前の状態aの第1層42は、シリコン基
板41への密着力が弱い上に、半導体装置の電気
的特性として必要な抵抗性接触(オーミツク接
触)は得られない。しかし、熱処理後の状態bで
は、密着力が強化され、抵抗性接触も得られる。
ただし、外部電極と接続するため残部42aに溶
融半田を接触させても、濡れ性を得ることはでき
ない。即ち、無電解ニツケルメツキ法に使用され
るメツキ浴は、主成分である塩化ニツケルと添加
剤のフオスフイン酸ソーダとを含み、フオスフイ
ン酸の還元作用を利用してニツケルをシリコン基
板上に析出させる。従つて、析出したニツケル層
中には多量(3〜10重量%)の燐が含有されてい
る。この析出したニツケル層は、熱処理によつて
相変化を起こし、非晶質から結晶質に転じ燐化ニ
ツケル(Ni3P)を生じる。この際、反応に関与
しない余剰の燐成分は気中に蒸発する。燐化ニツ
ケルは化学的にも安定な成分であり、燐化ニツケ
ルを含むニツケル層では溶融半田に対する濡れ性
を得ることができないのである。従つて、溶融半
田に対する濡れ性を得るためには、更に下記の処
理が必要である。
第4図cは、bの表面層である残部42aを王
水又は熱硝酸を主成分とするエツチング剤で溶解
除去した状態を示す。dは、ニツケルシリサイド
層43の上に、更に、無電解ニツケルメツキ法に
より、ニツケル層44を形成した状態を示す。ニ
ツケル層44は、多量の燐を含有するが、熱処理
を行つていないから、溶融半田に対する濡れ性を
得ることができる。
上述のように無電解ニツケルメツキ法によつて
形成されるニツケル電極は、下記問題を発生す
る。
シリコン基板上に付着する析出物が、燐とニ
ツケルとの混合物及び化合物を含むため、後の
熱処理で相変化及び組成変化を起こす。また、
溶融半田を接触させたとき燐ガスが蒸発し、凝
固した半田内に微少気泡を残す。これらのた
め、半田の接着強度が不十分となる。
ニツケルの析出速度がシリコン基板の表面状
態及び履歴に影響され易いこともあつて、ニツ
ケルの厚さを正確に制御することが困難であ
る。
シリコン基板のP形不純物が拡散された面と
N形不純物が拡散された面とで析出速度が異な
る。これは、両不純物の表面濃度に差がある場
合顕著となる。
シリコン基板の表面に微かな汚れがあるとメ
ツキの不析出部ができ易い。
メツキ工程の前処理及び後処理で多量の水を
使用する。
メツキ廃液処理が必要である。
半導体装置の電気的特性として必要な電極の
抵抗性接触を得るためには、熱処理が必要であ
る。
溶融半田に対する濡れ性を確保するため、上
記熱処理後、再度メツキ処理を行う必要があ
る。
上記無電解ニツケルメツキ法の欠点を改善する
ため、真空蒸着法を利用することも行われてい
る。真空蒸着法で半田接続可能なニツケルの電極
を形成する場合、シリコン基板に直接にニツケル
を蒸着したのでは、充分な密着性及び抵抗性接触
は得られない。このため、チタン、クロム、モリ
ブデン等のベース金属をシリコン基板に蒸着し、
その上にニツケルを蒸着するという二層構造とす
る。
発明が解決しようとする問題点 しかし、上記蒸着法でも下記の欠点がある。
ベース金属及びニツケルを単に蒸着した状態
では、電極として密着力が不十分である。充分
な密着力を得るためには、無電解ニツケルメツ
キ法の場合と同様に、蒸着後、更に熱処理を必
要とする。
蒸着前に行われるシリコン基板への洗浄処理
の良否が電極の密着力に大きな影響を与えるの
で、電極密着力の低下及びバラツキ幅の拡大が
生じ易い。また、電極密着力の低下及びバラツ
キ幅の拡大を最小限の抑えるために、蒸着前の
シリコン基板の洗浄処理及び取扱いを極めて厳
密に行う必要がある。
本発明は、熱処理を行わない場合でも、高い電
極密着力及び低抵抗性接触が安定して得られるシ
リコン基板への電極形成法を提供することを目的
とする。
問題点を解決するための手段 本発明のシリコン基板への電極形成方法は、蒸
発源供給部と蒸発源供給部に対向して配置された
シリコン基板との間の領域に高周波プラズマ励起
用コイルを直線状に配置して、シリコン基板の雰
囲気を減圧する排気工程と、蒸発源供給部に対し
て負の直流電圧をシリコン基板部分に印加し、雰
囲気中に希ガスを導入すると共に、高周波プラズ
マ励起用コイルに高周波電力を供給して高周波プ
ラズマ励起用コイルの周囲に希ガスのプラズマを
発生させ、シリコン基板に希ガスのイオンで衝撃
を与えてシリコン基板の表面をクリーニングする
クリーニング工程とを含む。クリーニング工程の
後に、シリコン基板に金属層が形成される。この
シリコン基板への電極形成法は、更に蒸発源供給
部とシリコン基板との間の空間で10〜30V/cmの
電界強度を与えて直流電圧の印加状態でかつ希ガ
スのプラズマの発生状態でチタン又はクロムから
選択されたベース金属を蒸発源供給部から蒸発さ
せ、クリーニングしたシリコン基板の表面に高周
波プラズマ励起用コイルの内側を通つてベース金
属を付着させて第1のベース金属層を形成する第
1ベース金属層形成工程と、雰囲気中に窒素含有
ガスを導入し、直流電圧の印加状態で、高周波プ
ラズマ励起用コイルに高周波電力を供給して窒素
のプラズマを発生させると共に、蒸発源供給部か
らベース金属を蒸発させ、第1のベース金属層の
上にベース金属の窒化物層を形成する窒化物層形
成工程と、窒素含有ガスの導入を停止し、直流電
圧の印加状態でかつ希ガスのプラズマの発生状態
に戻して、蒸発源供給部からベース金属を蒸発さ
せ、窒化物層の上に第2のベース金属層を形成す
る第2ベース金属層形成工程と、直流電圧の印加
状態でかつ希ガスのプラズマの発生状態で蒸発源
供給部からニツケルを蒸発させ、第2のベース金
属層の上にニツケル層を形成するニツケル層形成
工程とを含む。
作 用 シリコン基板の表面を予めクリーニングした
後、蒸発源供給部から蒸発したベース金属粒子
は、希ガスのプラズマ領域において、高周波プラ
ズマ励起用コイルに供給される高周波電力のエネ
ルギを受けて、励起粒子、イオン粒子又は中性粒
子となつて加速されてシリコン基板に到達する。
この結果、シリコン基板の表面に強固に付着した
第1のベース金属層が形成される。次に、窒素含
有ガスを導入し、窒素のプラズマを発生させると
共に、ベース金属を蒸発させると、第1のベース
金属層の上に強固に付着したベース金属の窒化物
層が形成される。その後、窒素含有ガスの導入を
停止し、希ガスのプラズマの発生状態に戻して、
ベース金属を蒸発させると、前記窒化物層の上に
強固に付着した第2のベース金属が形成される。
最後に蒸発源供給部からニツケルを蒸発させる
と、第2のベース金属の上に強固に付着したニツ
ケル層が形成される。
この発明によるシリコン基板への電極形成方法
では、放電状態が安定しており、低圧で操作可能
である。また、シリコン基板上に形成される皮膜
は粒子が緻密で密着性がよい。更に、プラズマ発
生状態で他の工程と共に連続的に窒素を活性ガス
としてベース金属の窒化物(金属化合物)を形成
することができる。また、コイルに対する電力量
と通電時間によりシリコン基板の付着物質の量及
び密着性を制御することができる。
実施例 以下、本発明の実施例を図面について説明す
る。第1図は、本発明によるシリコン基板への電
極形成法に使用するイオンプレーテイング装置の
概略図である。図中、1はベースプレート、2は
ステンレス製ベルジヤー、3は真空チエンバ、4
はベース金属としてのチタン及びニツケルを入れ
た回転切換式のルツボ(図示せず)を備えた蒸発
源供給部、5は蒸発源供給部4に対向して基板ホ
ルダ6に取付けたシリコン基板、7は蒸発源供給
部4とシリコン基板5との間に配置された高周波
プラズマ励起用コイル、8は高周波電源、9は高
周波電源8と高周波プラズマ励起用コイル7の間
にあるマツチングボツクス、10は蒸発源を加熱
する電子銃(図示せず)に電力を供給する蒸発用
電源、11はシリコン基板に向かつて移動する正
イオンを加速する直流電圧を印加する加速用直流
電源、12は真空チエンバ3内に供給する希ガス
又は窒素含有ガスの流量を制御する制御バルブで
ある。
上記構成において、予め表面を清浄に処理した
複数のシリコン基板5を基板ホルダ6に取り付
け、ベルジヤ2を閉鎖して、真空チエンバ3内を
排気する。真空チエンバ3内が、5×10-3Pa(パ
スカル)以下の真空度に達したとき、制御バルブ
12を開弁して、真空チエンバ3内にアルゴンガ
スを導入し、その分圧を4×10-2Paに保持する。
その後、高周波プラズマ励起用コイル7に500W
の高周波電力を供給すると、高周波プラズマ励起
用コイル7を中心として蒸発源供給部4とシリコ
ン基板5を含む広い範囲にアルゴンのプラズマが
発生する。このとき、シリコン基板5の表面は、
電子とイオンの易動度の差によるセルフ・バイア
ス効果により直流電界が印加された状態と等価と
なる。更に、アルゴンイオンの移動速度を加速す
るため、蒸発源供給部4を接地し、これと基板ホ
ルダ6との間に基板ホルダ6側を負とする500V
の直流電圧を印加する。従つて、アルゴンイオン
は、基板ホルダ6とほぼ同電位となるシリコン基
板5に向かつて高速度で移動し、シリコン基板5
の表面に衝突(ボンバードメント)する。従つ
て、シリコン基板5の表面はイオンエツチングに
よりクリーニングされる。このクリーニング工程
の時間は、約20分である。
その後、500Vの直流電圧の印加はそのままに、
アルゴン圧力をやや低めて2×10-2Paに保持し、
蒸発源供給部4に置かれたベース金属としてのチ
タンに電子銃から発せられた電子ビームを当てて
チタンを蒸発させる。蒸発したチタン粒子は、ア
ルゴンプラズマの中心領域である高周波プラズマ
励起用コイル7の付近で高周波電力のエネルギを
受けて励起粒子、イオン粒子又は中性粒子とな
り、高速度でシリコン基板5に向かつて移動して
これに付着し、チタンの第1のベース金属層を形
成する。この場合、第1のベース金属層は、約
1000Åの膜厚に形成される。
第1のベース金属層の形成後、アルゴンガスの
代りに窒素ガスを導入して、窒素のプラズマを発
生させると共に、蒸発源供給部4からチタンを蒸
発させる。この結果、窒素とチタンが反応して得
られる窒化チタン(TiN)から成る窒化物層が
第1のベース金属層の上に形成される。窒化物層
は、約2000Åの膜厚に形成される。なお、窒素ガ
スの代りにアンモニアガスを導入して窒素のプラ
ズマを発生させてもよい。
次に、窒素ガスの導入を停止し、直流電圧の印
加状態でかつアルゴンのプラズマの発生状態の下
で、蒸発源供給部4からチタンを蒸発させると、
窒化物層の上に第2のベース金属層としてチタン
膜が形成される。第2のベース金属層は、約1000
Åの膜厚に形成される。
最後に、蒸発源をニツケルに切換え、上記チタ
ンの蒸発工程と同条件で蒸発源供給部4からニツ
ケルを蒸発させる。従つて、ニツケル粒子は、高
周波プラズマ励起用コイル7の付近で高周波電力
のエネルギを受けて励起粒子、イオン粒子又は中
性粒子となり、高速度でシリコン基板5に向かつ
て移動してこれに付着し、第2のベース金属層の
上にニツケル層を形成する。この場合、ニツケル
層は、約6000Åの膜厚に形成される。従つて、第
2図に示すように、シリコン基板5には、このシ
リコン基板5の上に付着した第1のベース金属層
13、第1のベース金属層13の上に付着した窒
化物層14、窒化物層14の上に付着した第2の
ベース金属層15及び第2のベース金属層15の
上に付着したニツケル層16からなる電極が形成
される。
本発明の電極形成法で得られる電極は、シリコ
ン基板を半田で外部電極と接着する場合に良好な
付着力を示す。また、アルミニウム線のワイヤボ
ンデイングによる接続やアルミニウムろう材によ
る外部電極との接続を行う場合に有効である。即
ち、窒化物層14が介在しない場合、アルミニウ
ムとシリコンの反応が起こに易いことから、ニツ
ケル層15の上に来るアルミニウム材とシリコン
基板5のシリコンの反応が生じることがある。こ
の反応が生じた場合、電極の密着力及び外部電極
の接続強度が低下する。N形導電性シリコンの部
分でこの反応が起こると、N形導電性シリコンが
P形導電性シリコンに転換する危険もある。しか
し、本発明の電極形成法で得られる電極では、窒
化物層14が極めて緻密に形成されるため、窒化
物層14がアルミニウムとシリコンの相互拡散を
阻止し、これらの反応を確実に防止する。
本発明のシリコン基板への電極形成法では、充
分に低抵抗の抵抗性接触特性(オーミツク接触)
が得られる。この抵抗性接触特性は、比抵抗
0.018Ω・cm、厚さ280μmのN形シリコンウエハ
に表面不純物濃度1×1021cm-3、深さ1.7μmのN+
形拡散層を形成したものに本発明の方法により電
極を形成したときのデータで、接触抵抗値は9m
Ωである。一方、シリコン母材比抵抗と2.2mm角
(4.84mm2)に切り出したチツプ寸法から計算で求
められた抵抗値は10.4mΩである。従つて、完全
に近い抵抗性接触特性を得ている。
第3図は、2.1mm2の面積を有するシリコン基板
に本発明の方法、真空蒸着法及び無電解ニツケル
メツキ法により電極を形成した上で、これらに半
田を介してリード線を接続し、引張試験にて電極
の密着力を測定した結果を示す。この引張試験で
は、各電極に対し20個のサンプルを準備した(図
中の丸印がそれぞれ測定値を示す)。図中、Aは、
本発明で得られたチタン−窒化チタン−チタン−
ニツケルの四層電極の密着力を示す。Bは、真空
蒸着法で得られた同じくチタンとニツケルの二層
電極の密着力を示す。Cは、無電解ニツケルメツ
キ法で得られたニツケルシリサイドとニツケルの
二層電極の密着力を示す。この図から明らかな通
り、Aは、三角形印で示される平均値で11.7Kgの
密着力を示し、かつ破断個所は電極部でなくシリ
コン基板結晶内である。これに対し、B及びCの
平均密着力は、それぞれ7.5Kg及び10.4Kgで、A
よりかなり低く、かつ上下限のバラツキが非常に
大きい。なお、真空蒸着法によるBのデータは、
蒸着後の熱処理を施していないものである。しか
し、蒸着後に熱処理を施したとしても、Cと同程
度の電極密着力が得られるだけで、平均値及びバ
ラツキのいずれにおいてもAより劣つている。
本発明のシリコン基板への電極形成法では、真
空チエンバ3内に供給する希ガスは、実用的には
アルゴンが最適である。
本発明のシリコン基板への電極形成法では、各
粒子を加速するため、蒸発源供給部とシリコン基
板部分との間に直流電圧を印加する。この直流電
圧を大きくすると、シリコン基板に到達するイオ
ン(アルゴンイオン、窒素イオン、ベース金属イ
オン、ニツケルイオン)の運動エネルギが大きく
なり、アルゴンイオンによるクリーニング効果が
大きくなり、またベース金属イオン及びニツケル
イオンのシリコン基板へのくい込み力が高まる。
しかし、電極の密着力がシリコン基板の剥離強度
で制限されることから、蒸着源供給部とシリコン
基板の間の空間の電界強度が10V/cm程度で電極
の密着力は飽和の傾向を示す。また、この電界強
度が30V/cm程度を越えると、付着した金属層が
イオンのスパツタリング作用によつて荒れてしま
うので好ましくない。従つて、この電界強度が10
〜30V/cmとなるように直流電圧を印加するのが
よい。
シリコン基板とニツケル層との間に介在させる
ベース金属としては、緻密な窒化物層を形成でき
る点を含めて、チタン又はクロムのいずれでも使
用できる。ただし、本発明の方法によつて形成し
たクロムは、ケミカルエツチングによつて加工す
るのが困難である。また、リード線を半田接続す
る際に塩素系のフラツクスを使うと、クロム層が
塩素で腐食して電極の密着力が低下する。ベース
金属として使用されるチタンは、電極の加工性、
半田接続、量産する上での安定性のいずれにおい
ても問題ない上に、電極の密着力をクロムの場合
より大きい値が得られる。例えば、チタン及びク
ロムを比較した実験では、下記の結果が得られ
た。
ベース金属 密着力(Kg) チタン 11.5 クロム 10.0 従つて、チタンをベース金属として介在させる
のが好適である。
なお、フラツクスを使わないで半田接続を行う
場合、ニツケル面では半田に対する濡れ性が不足
することがある。このような場合は、ニツケル層
16の形成後に蒸発源を銀に切換え、ニツケル層
16の上に約2000Åの銀層を形成すればよい。
発明の効果 上記のように、本発明のシリコン基板への電極
形成法では、シリコン基板上に順次、第1のベー
ス金属層、窒化物層、第2のベース金属層及びニ
ツケル層が強固に付着する。従つて、電極の熱処
理工程を必要とすることなく、シリコン基板上に
従来以上に高い密着力で低抵抗接触性の電極が形
成される。また、この電極は、外部電極との接続
状態も良好かつ安定している。即ち、本発明のシ
リコン基板への電極形成法は、従来の無電解ニツ
ケルメツキ法あるいは真空蒸着法に比べ、下記の
利点がある。
無電解ニツケルメツキ法と真空蒸着法のいず
れに対しても、電極の密着力が向上し、密着力
のバラツキも少ない。
緻密な窒化物層の存在によつて、外部電極と
の接続に使用される半田材やアルミニウム材と
シリコン基板との反応が確実に防止され、この
反応による電極密着力の低下及び外部電極の接
続強度の低下が生じない。
無電解ニツケルメツキ法では、第1層目のメ
ツキ、熱処理及び第2層目のメツキ等の処理、
及びこれらの処理の前後処理を含む複雑かつ煩
瑣な処理工程を含み、必然的に全処理工程時間
が長くなる。これに対して本発明の方法では、
全処理工程時間を大幅に短縮することができ
る。
真空蒸着法に対しても、電極の熱処理を必要
としない分、全処理工程時間を短縮することが
できる。
無電解ニツケルメツキ法で必要な多量の化学
薬品及び水を使用することなく、これに伴つて
廃液処理という問題もない。
無電解ニツケルメツキ法の場合の燐のような
後工程で不具合を招く成分を含ませないように
電極を形成できる。従つて、半田によるリード
線接続のための熱処理工程で不具合成分が電極
から蒸発して接続不良を起こすようなことはな
い。
真空蒸着法と比べて、電極の結晶方位がそろ
つており、密度も高い。従つて、外部電極との
接続状態が良好かつ安定している。
真空蒸着法と比べて、電極形成前のシリコン
基板の処理によつて電極の密着力が左右されな
い。従つて、シリコン基板の取扱が簡単である
し、上記の利点を生む一因ともなつている。
コイルに対する電力量と通電時間によりシリ
コン基板の付着物質の量及び密着性を制御する
ことができる。
【図面の簡単な説明】
第1図は、本発明によるシリコン基板への電極
形成法に使用するイオンプレーテイング装置の概
略図、第2図は、本発明のシリコン基板への電極
形成法で電極が形成されたシリコン基板の断面
図、第3図は、本発明による電極と従来の電極の
密着力を示すグラフ、第4図は、従来の無電解ニ
ツケルメツキ法によるシリコン基板への電極の形
成状態を示す断面図である。 1……ベースプレート、2……ベルジヤー、3
……真空チエンバ、4……蒸発源供給部、5……
シリコン基板、6……基板ホルダ、7……高周波
プラズマ励起用コイル、8……高周波電源、9…
…マツチングボツクス、10……蒸発用電源、1
1……加速用直流電源、12……制御バルブ、1
3……第1のベース金属層、14……窒化物層、
15……第2のベース金属層、16……ニツケル
層。

Claims (1)

  1. 【特許請求の範囲】 1 蒸発源供給部と該蒸発源供給部に対向して配
    置されたシリコン基板との間の領域に高周波プラ
    ズマ励起用コイルを直線状に配置して、前記シリ
    コン基板の雰囲気を減圧する排気工程と、 前記蒸発源供給部に対して負の直流電圧を前記
    シリコン基板部分に印加し、前記雰囲気中に希ガ
    スを導入すると共に、前記高周波プラズマ励起用
    コイルに高周波電力を供給して前記高周波プラズ
    マ励起用コイルの周囲に前記希ガスのプラズマを
    発生させ、前記シリコン基板に希ガスのイオンで
    衝撃を与えてシリコン基板の表面をクリーニング
    するクリーニング工程と、 前記クリーニング工程の後に、前記シリコン基
    板に金属層を形成するシリコン基板への電極形成
    法において、 前記蒸発源供給部と前記シリコン基板との間の
    空間で10〜30V/cmの電界強度を与えて前記直流
    電圧の印加状態でかつ前記希ガスのプラズマの発
    生状態でチタン又はクロムから選択されたベース
    金属を前記蒸発源供給部から蒸発させ、クリーニ
    ングした前記シリコン基板の表面に前記高周波プ
    ラズマ励起用コイルの内側を通つて前記ベース金
    属を付着させて第1のベース金属層を形成する第
    1ベース金属層形成工程と、 前記雰囲気中に窒素含有ガスを導入し、前記直
    流電圧の印加状態で、前記高周波プラズマ励起用
    コイルに高周波電力を供給して窒素のプラズマを
    発生させると共に、前記蒸発源供給部から前記ベ
    ース金属を蒸発させ、前記第1のベース金属層の
    上に前記ベース金属の窒化物層を形成する窒化物
    層形成工程と、 前記窒素含有ガスの導入を停止し、前記直流電
    圧の印加状態でかつ前記希ガスのプラズマの発生
    状態に戻して、前記蒸発源供給部から前記ベース
    金属を蒸発させ、前記窒化物層の上に第2のベー
    ス金属層を形成する第2ベース金属層形成工程
    と、 前記直流電圧の印加状態でかつ前記希ガスのプ
    ラズマの発生状態で前記蒸発源供給部からニツケ
    ルを蒸発させ、前記第2のベース金属層の上にニ
    ツケル層を形成するニツケル層形成工程と、 を含むことを特徴とするシリコン基板への電極形
    成法。
JP19404886A 1986-08-21 1986-08-21 シリコン基板への電極形成法 Granted JPS6351630A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19404886A JPS6351630A (ja) 1986-08-21 1986-08-21 シリコン基板への電極形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19404886A JPS6351630A (ja) 1986-08-21 1986-08-21 シリコン基板への電極形成法

Publications (2)

Publication Number Publication Date
JPS6351630A JPS6351630A (ja) 1988-03-04
JPH0581050B2 true JPH0581050B2 (ja) 1993-11-11

Family

ID=16318075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19404886A Granted JPS6351630A (ja) 1986-08-21 1986-08-21 シリコン基板への電極形成法

Country Status (1)

Country Link
JP (1) JPS6351630A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US5231053A (en) * 1990-12-27 1993-07-27 Intel Corporation Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device
KR100458294B1 (ko) * 1997-12-30 2005-02-23 주식회사 하이닉스반도체 반도체소자의장벽금속층형성방법
JP2001189473A (ja) * 1999-12-28 2001-07-10 Sanyo Electric Co Ltd 光起電力素子及びその製造方法
US9607955B2 (en) * 2010-11-10 2017-03-28 Cree, Inc. Contact pad
CN103357619A (zh) * 2012-04-05 2013-10-23 中国科学院微电子研究所 一种常压等离子体自由基清洗***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56142633A (en) * 1980-04-08 1981-11-07 Mitsubishi Electric Corp Forming method for back electrode of semiconductor wafer
JPS58102521A (ja) * 1981-12-14 1983-06-18 Fujitsu Ltd 半導体装置の製造方法
JPS58158918A (ja) * 1982-03-16 1983-09-21 Nippon Telegr & Teleph Corp <Ntt> 金属窒化物薄膜の製造方法
JPS59208727A (ja) * 1983-05-12 1984-11-27 Mitsubishi Electric Corp プラズマエツチング装置
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56142633A (en) * 1980-04-08 1981-11-07 Mitsubishi Electric Corp Forming method for back electrode of semiconductor wafer
JPS58102521A (ja) * 1981-12-14 1983-06-18 Fujitsu Ltd 半導体装置の製造方法
JPS58158918A (ja) * 1982-03-16 1983-09-21 Nippon Telegr & Teleph Corp <Ntt> 金属窒化物薄膜の製造方法
JPS59208727A (ja) * 1983-05-12 1984-11-27 Mitsubishi Electric Corp プラズマエツチング装置
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
JPS6351630A (ja) 1988-03-04

Similar Documents

Publication Publication Date Title
US6117771A (en) Method for depositing cobalt
WO2021136222A1 (zh) 一种硅片背面金属化结构及其制造工艺
JPH0581050B2 (ja)
JP2003293126A (ja) スパッタリングターゲット及びその製造方法
US6056831A (en) Process for chemically and mechanically enhancing solder surface properties
US6191485B1 (en) Semiconductor device
JPH0581049B2 (ja)
JPH0193149A (ja) 半導体装置
US5496772A (en) Method of manufacturing film carrier type substrate
CN100370584C (zh) GaAs基材料上原位淀积高介电常数Al2O3和金属膜的方法
JP2600336B2 (ja) 高熱伝導性ic用基材の作製方法
JP3291737B2 (ja) 活性化方法とその装置
JP3079765B2 (ja) 電気接点用材料
JP2560451B2 (ja) OイオンミキシングによるA▲l▼Nセラミック材のCuメタライズ方法
JP3855051B2 (ja) n型伝導性酸化亜鉛上への低接触抵抗電極の形成法
WO2000046830A1 (fr) Plaque diaphragme et son procede de traitement
JPH06293581A (ja) AlNセラミックス材の表面へのメタライズ方法
KR960014958B1 (ko) 반도체 스펏터링 장비용 차단막(Shield)의 제조방법
JPS5928568A (ja) 乾式メツキ法
JP3233868B2 (ja) 金属の表面処理方法、電極の形成方法及び電極の接合方法
JP3060709B2 (ja) 電気接点用材料の製造方法および製造装置
JPH01310538A (ja) 電極形成方法
JPS6066815A (ja) 半導体装置の製造方法
TW201038766A (en) Method of electroless gold plating over miniature circuits on substrate
JP2006509916A (ja) 薄膜形成装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term