JPH0193149A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0193149A
JPH0193149A JP62250351A JP25035187A JPH0193149A JP H0193149 A JPH0193149 A JP H0193149A JP 62250351 A JP62250351 A JP 62250351A JP 25035187 A JP25035187 A JP 25035187A JP H0193149 A JPH0193149 A JP H0193149A
Authority
JP
Japan
Prior art keywords
wiring
layer
film
bump electrode
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62250351A
Other languages
English (en)
Inventor
Shigeru Harada
繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62250351A priority Critical patent/JPH0193149A/ja
Priority to DE3830131A priority patent/DE3830131A1/de
Publication of JPH0193149A publication Critical patent/JPH0193149A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置に関し、特に、バンプ電極を存
する半導体装置に関する。
［従来の技術］ 第６図、第７図は従来の半導体装置を示す縦断面図であ
る。
第６図において、半導体基板１は、その上部に活性領域
２を有し、その上面には下地絶縁膜３が設けられている
。下地絶縁膜３には、不純物拡散層２に対応する位置に
コンタクト孔４が形成されている。下地絶縁膜３の上に
は、保護絶縁膜５が形成されており、保護絶縁膜５は所
定位置に開口６を有している。開口６部分には、バンプ
電極７が設けられている。バンプ電極７の下部には、第
１および第２のバンプ下地金属層８．９が設けられてい
る。下地絶縁膜３と保護絶縁膜５との間には、アルミ配
線１０が配置されている。アミ配線１０は、その一部が
コンタクト孔４を通じて不純物拡散層２にオーミック接
触しており、その他部がバンプ電極７の第１のバンプ下
地金属８の下面にオーミック接触している。
なお、バンプ下地金属８は、たとえばＣｒより形成され
ている。
［発明が解決しようとする問題点］ 前記従来の半導体装置をセラミック基板等に実装した場
合において、熱サイクルを印加し、機械的に引き剥がし
試験を行なったところ、アルミ配線１０と第１のバンプ
下地金属８の界面で剥離が発生しやすいという問題が生
じた。
そこで、このアルミ配線５とＣｒ膜である第１のバンプ
下地金属８の界面での剥離（以下、Ａｕ−Ｃｒ間剥離と
略す）の発生原因について調査した。その結果、Ａｌ−
Ｃｒ間の付着は、主として、アルミ膜の結晶粒界の部分
で、Ａ９とＣｒ間の相互拡散が起こりやすいことに起因
していることがわかった。
第７図に示すアルミ配線１０の結晶粒界１２は、結晶粒
１３内に比べてポーラスであるるため、比較的低温領域
でもＡｌｌ、とＣｒ間の相互拡散部１４が生じやすい。
そのため、結晶粒界１２とバンプ下地金属８との界面（
相互拡散部１４）は、結晶粒１３とバンプ下地金属８の
界面１５に比べて付着力が大きくなるのである。なお、
多結晶構造を有する材料において、結晶粒内と結晶粒界
の拡散係数が大きく異なることについては、古くから知
られている現象である（ＲｏＷ、Ｃａｈｎ著“Ｐｈｙｓ
ｉｃａｌ　　Ｍｅｔａｌｌｕｒｇｙ”　　（Ｎ。
ｒｔｈ−Ｈｏｌｌａｎｄ））。
」二連のような理由から、従来の構成では、アルミ配線
１０とバンプ下地金属８との界面において、強い付着力
が得られるのはわずかな部分となる。
このため、この界面で剥離が発生しやすくなるものと考
えられる。これは、これまでの通常のデバ°　　イスで
は問題とはされなかったが、より苛酷な条件下で使用さ
れる高信頼性を要求されるデバイスでは問題となってく
る。
この発明は、上記のような問題点を解消するためになさ
れたもので、アルミ配線とバンプ電極との間での剥離の
発生を防止し、苛酷な条件下でも高い信頼性を有する半
導体装置を得ることを目的とする。
［問題点を解決するための手段］ この発明に係る半導体装置は、活性領域ををする半導体
基板と、外部接続のためのバンプ電極と、活性領域とバ
ンプ電極とを電気的に接続するアルミあるいはアルミ合
金からなる配線とを含む半導体装置であって、前記配線
が積層構造であり、そのバンプ電極側の層の結晶粒径が
他の層よりも小さく設定されていることを特徴としてい
る。
なお、前記配線と接するバンプ電極の下地金属は、たと
えば、クロム、チタン、バナジウム、モリブデン、タン
グステン、ニクロムあるいはこれらの元素を含む化合物
のいずれかである。また、前記配線のバンプ電極側の層
として、たとえば、窒素、酸素、水素、水の１群から選
ばれた少なくとも１つの反応性ガスを混入した膜が用い
られる。
あるいは、前記配線のバンプ電極側の層として、銅、チ
タン、ボロン、マグネシウム、ジルコニウムの１群から
選ばれた少なくとも１つの元素を含むアルミ合金膜が用
いられる。
［作用］ 本発明に係る配線は積層構造となっており、そのバンプ
電極側の層の結晶粒径が他の層よりも小さく設定されて
いる。このため、配線の結晶粒界とバンプ電極との界面
の面積が増す。この部分では１．比較的低温でも金属の
相互拡散が起こりやす＜、シたがって、全体として配線
とバンプ電極との付着力が向上する。その結果、配線と
バンプ電極との間の剥離が防止され、苛酷な条件下でも
高い信頼性を有する半導体装置を得ることができるよう
になる。
［実施例］ この発明の一実施例を示す第１図において、半導体基板
２１は、その上部に活性領域２２を有し、その上に下地
絶縁膜２３が設けられている。下地絶縁膜２３は、活性
領域２２に対応する位置にコンタクト孔２４を有してい
る。下地絶縁膜２３の上には、保護絶縁膜２５が設けら
れており、保護絶縁膜２５の所定位置には開口２６が形
成されている。開口２６には、バンプ電極２７の下部が
配置されており、バンプ電極２７は開口２６から第１図
の上方に突出している。バンプ電極２７の下部には、半
導体基板２１側から順に第１のバンプ下地金属２８と第
２のバンプ下地金属２９が積層状態で設けられている。
第１のバンプ下地金属２８はたとえばＣｒ膜よりなり、
第２のバンプ下地金属２９はたとえばＣｕ膜よりなって
いる。
活性領域２２とバンプ電極２７との間は、配線３０によ
って電気的に接続されている。配線３０は、半導体基板
２１側に配置された第１の層３１と、バンプ電極２７側
に配置された第２の層３２との２層からなる積層構造と
なっている。また、配線３０は、アルミあるいはアルミ
合金によって形成されている。さらに、第２の層３２の
結晶粒径は、第１の層３１よりも小さく設定されている
。
配線３０は、下地絶縁膜２３と保護絶縁膜２５との間に
配置されており、その一部がコンタクト孔２４を通じて
活性領域２２にオーミック接触し、他部がバンプ電極２
７の第１のバンプ下地金属２８にオーミック接触してい
る。なお、配線３０のうち、第１の層３１が活性領域２
２に接触し、第２の層３２が第１のバンプ下地金属２８
に接触している。
第１図に示す半導体装置では、第１のバンプ下地金属２
８に接触する配線３０の第２の層３２が結晶粒径の小さ
なアルミあるいはアルミ合金によって形成されているの
で、配線３０の結晶粒界とバンプ下地金属２８との界面
の面積が増す。この部分では、比較的低温でも金属の相
互拡散が起こりやすく、したがって、全体として配線３
０とバンプ下地金属２８との間の付着力が向上する。こ
の結果、苛酷な条件下で使用してもバンプ電極２７と配
線３０との間の剥離が生じず、信頼性の高い半導体装置
が得られる。
なお、第２図に、配線３０としてＡｕ膜を用いた場合の
配線３０の平均結晶粒径と、配線３０とバンプ下地金属
２８との間（Ａα−Ｃｒ間）の剥離発生率との関係を示
す。第２図から、配線３０の材質が同じであっても結晶
粒径を小さくすれば、配線３０とバンプ下地金属２８と
の間の剥離が発生しにくくなり、平均結晶粒径を２μｍ
以下にすれば剥離発生率を零にすることができることが
わかる。
次に、第３Ａ図ないし第３Ｆ図および第４図を参照して
、本実施例に係る半導体装置の製造方法を説明する。
（Ａ）　　まず、第３Ａ図に示すように、イオン注入法
などを用いて、半導体基板２１上部の所定位置に活性領
域（不純物拡散層）２２を形成する。
次に、界面保護の目的で、リン、ガラスなどからなる下
地絶縁膜２３を堆積する。
（Ｂ）　　写真製版およびエツチング法を用いて、第３
Ｂ図に示すように、下地絶縁膜２３の活性領域２２に対
応する位置にコンタクト孔２４を開口する。次に、真空
蒸着法やスパッタ法を用いて、配線３０を形成する。配
線材料としては、通常、Ａα膜やＡαにＳｔを１〜２ｗ
ｔ％添加したＡＭ−Ｓｔ合金膜が用いられる。その後、
活性領域２２と配線３０とのオーミック接触を得るため
に、４００〜５００℃の熱処理を行なう。
しかしながら、Ａα膜やＡｕ−５層合金膜を使用して通
常のｈ゛法を採用すると、４００〜５００℃の熱処理に
おいて配線３０の結晶粒が容易に成長し、その平均粒径
が大きくなってしまう。
そこで、配線３０の結晶粒成長を抑制するため、真空蒸
着法やスパッタ法等で配線３０を形成するときに、Ｎ２
，０□＋　Ｎ２　＋　Ｉ（２０などの微量の反応性ガス
を混入する方法を採用する。但し、この方法によって形
成された膜は、一般にエレクトロ・マイグレーション耐
性が劣るので、電流密度の高い微細アルミ配線の場合に
は、単層膜として用いることができない。そこで、この
問題を解決するため、配線３０の第１の層３１を通常用
いらレテイルエレクトロ・マイグレーション耐性の良好
な結晶粒径の大きな膜とする。また、第１のバンプ下地
金属２８に接する第２の層３２を、前述のように微量の
反応性ガスを混入させて結晶粒径の小さな膜とし、これ
により積層構造の配線３０を形成する。
このような結晶粒径の異なる積層構造の配線３０を形成
する方法を以下に述べる。たとえば、スパッタ法を用い
る場合には、第４図に示すような薄膜形成装置を用いる
。第４図において、真空容器５１内には、陰極（ターゲ
ット）５２と陽極（基板ホルダ）５３とが間隔を隔てて
対向するように配置されている。陰極５２お゛よび陽極
５３は真空容器５１外に配置された高電圧電源５４に接
続されている。真空容器５１には、Ａ「ガス導入バルブ
５６を介してたとえばＡｒガスが導入されるようになっ
ており、反応性ガス導入バルブ５７を介してたとえばＮ
２ガスが導入されるようになっている。また、真空容器
５１は、高真空バルブ５８を介して高真空ポンプユニッ
ト５９に接続され、高真空ポンプユニット５９によって
真空容器５１内が真空状態にされ得るようになっている
。
なお、６０は陽極上に置かれた製造途中の半導体基板、
６１は模式的に示した気体放電である。
第４図の装置を用いた膜形成方法としては、まず、真空
容器５１内にＡｒガスのみを導入し、陰極５２と陽極５
３との間に高電圧を印加し、気体放電６１を発生させる
。これにより、通常のスパッタ法に従って、半導体基板
６０上に配線３０の第１の層３１（第３Ｂ図）を堆積す
る。次に、Ａｒガスとともに微量の反応性ガスも導入し
、反応性ガスの混入したアルミ膜を連続して堆積させる
。
これによって、配線３０の第２の層３２を（第３Ｂ図）
を形成する。気体放電６１を発生させるために導入する
Ａｒガスの圧力は、通常１〜５０×１０−”Ｔｏｒｒ程
度であるが、導入する反応性ガスの分圧はＮ２，０２．
Ｎ２．Ｎ２０いずれの場合であっても、２〜５０Ｘ１０
−　’　Ｔｏ　ｒ　ｒ程度とする。なお、このときの配
線３０の第２の層３２中への反応性ガスの混入量は１０
０〜５０００ｐｐｍのレベルである。
このような積層構造の配線３０を４００〜５００℃で熱
処理した場合、反応性ガスを含まない第１の層３１では
容易に結晶粒が成長して平均結晶粒径が２μｍ以上とな
る。これに対し、微量の反応柱ガスを含む第２の層３２
では、結晶粒の成長が抑制されるので、平均結晶粒径は
２μｍ以下となる。このため、この積層構造の配線３０
」二にバンプ電極２７を形成した場合でも、配線３０と
第１のバンプ下地金属２８との間の付着力は強く、両者
間の剥離の発生が防止できる。
（Ｃ）　　次に、第３Ｃ図に示すように、配線３０を保
護するため、シリコン酸化膜、シリコン窒化膜などから
なる保護絶縁膜２５を、化学的気相成長法を用いて堆積
する。さらに、写真製版およびエツチング法を用いて、
バンプ電極２７を形成する部分に開口２６を形成する。
（Ｄ）　　ｍ３Ｄ図に示すように、第１のバンプ下地金
属２８として、０．１〜０．３μｍ程度のＣｒ膜を堆積
し、さらに第２のバンプ下地金属２９として、０．５〜
３．０μｍ程度のＣｕ膜を真空蒸着法やスパッタ法を用
いて堆積する。ここで、第１のバンプ下地金属２８は配
線３０との付着力を高めるための膜として、第２のバン
プ下地金属２９はめっき用の電極として作用する。次に
、写真製版技術を用い、バンプ電極２７を形成する部分
のみに開口を有するフォトレジスト３３を設ける。
（Ｅ）　　めっき法により、第３Ｅ図に示すように、フ
ォトレジスト３３の開口部に、選択的にＡｕ。
Ｃｕ、はんだなどからなるバンプ電極２７を形成する。
バンプ電極２７の高さは、通常、３０〜１００μｍ程度
である。
（Ｆ）　　フォトレジスト３３を除去した後、Ｃｒおよ
びＣｕからなる第１および第２のバンプ下地金属２８．
２９を、バンプ電極２７の下部のみを残してエツチング
により除去する。これによって、第１図に示す半導体装
置が得られる。
［他の実施例コ （ａ）　　上記実施例では、積層構造の配線３０の材質
がＡＱあるいはＡｆｌ−Ｓｉ合金膜である場合について
述べたが、ＡＱ、を主成分とした他のアルミ合金膜を採
用することもできる。
（ｂ）　　配線３０のアルミ膜の結晶粒成長を抑制する
方法として、ＡＱ、あるいはＡ１１ｊ−８ｊ合金膜中に
、銅（Ｃｕ）、チタン（Ｔｉ）、ボロン（Ｂ）、マグネ
シウム（Ｍｇ）、　　ジルコニウム（Ｚ　ｒ）等の元素
を添加したアルミ合金膜を用いる方法を採用してもよい
。但し、これらのアルミ合金膜は、活性領域２２の接合
リークを引き起こす、オーミック接触抵抗が増加する、
配線抵抗が増加する、エレクトロマイグレーション耐性
が劣化するなど、それぞれの添加元素により短所を持っ
ている。
そこで、この問題を解決するために、配線３０を積層構
造とし、第１の層３１としてＡｆＬ、Ａｕ−３ｊ合金な
ど通常用いられている結晶粒径の大きなアルミあるいは
アルミ合金膜を用い、第２の層３２として銅（Ｃｕ）、
チタン（Ｔｉ）、ボロン（Ｂ）、マグネシウム（Ｍｇ）
、　　ジルコニウム（Ｚｒ）などの元素を添加した結晶
粒径の小さなアルミ合金膜を用いる。こうすれば、半導
体基板２１や活性領域２２と直接に接するのは従来のア
ルミあるいはアルミ合金膜であるので、接合リークとか
オーミック接触不良のような弊害の発生を防止できる。
また、配線抵抗やエレクトロマイグレーション耐性も従
来と同等の性能を維持できる。
さらに、第１のバンプ下地金属２８と接する第２の層３
２の結晶粒径は平均粒径で２μｍ以下と小さくなるので
、この界面での付着強度を増すことができ、剥離問題を
解消できる。
通常、結晶粒径の小さな第２の層３２の膜厚は、０．１
μｍ以上あればよい。また、銅（Ｃｕ）。
チタン（Ｔｉ）、ボロン（Ｂ）、マグネシウム（Ｍｇ）
、　　ジルコニウム（Ｚ「）などの添加量は、第１のバ
ンプ下地金属２８を堆積する時点での第２の層３２の平
均結晶粒径が２μｍ以下となるのに十分な量であればよ
い。したがって、添加元素により多少差はあるが、通常
これらの元素の総量で０．１ｗｔ％以上添加する。但し
、１．　０ｗｔ％以上添加すると、エツチング（特にド
ライエツチング）が難しくなるので好ましくない。
この実施例における、結晶粒径の異なる積層構造の配線
３０を形成する方法を以下に説明する。
たとえば、スパッタ法を用いる場合には第５図に示すよ
うな薄膜形成装置を用いる。第５図において、第４図に
相当する部分には同一符号が付されている。但し、第５
図の装置では、陽極（基板ホルダ）５３が図示しない駆
動機構によって回転駆動されるターンテーブルとなって
いる。また、第５図の装置では、第４図の装置のように
Ｎ２などの反応性ガスを導入する経路は設けられていな
い。
さらに、第５図では１対の陰極（ＡｆＬターゲット）５
２ａ、および陰極（ＡＱ−Ｃｕターゲット）５２ｂが設
けられ、それに対応して１対の高電圧電源５４ａ、５４
ｂが設けられている。
この実施例の場合の膜形成方法は、まず、真空容器５１
内を高真空ポンプユニット５つを用いて、１０−’Ｔｏ
ｒｒ台の高真空領域まで排気する。
次に、Ａ「ガス導入バルブ５６を開き、真空容器５１内
にＡｒガスを導入する。さらに、一方の陰極５２ａ（Ａ
ｌｌターゲット）と陽極５３との間に高電圧を印加して
気体放電６１を発生させ、スパッタ法により半導体基板
６０上に第１の層３１を堆積する。
次に、陽極５４を回転させ、他方の陰極５２ｂ（Ａｌｌ
−Ｃｕターゲット）の真下に半導体基板６０を置く。陰
極５２ｂと陽極５３との間に高電圧を印加し、第２の層
３２を連続的に堆積する。
このようにして形成された積層構造の配線３０に４００
〜５００℃の熱処理を施す。このとき、第１の層３１で
は、容易に結晶粒が成長し、平均結晶粒径が２μｍ以」
二となる。これに対し、銅（Ｃｕ）などの不純物を含む
第２の層３２では、含有された不純物元素が結晶粒界に
偏析し、結晶粒界の移動を妨げる。その結果、結晶粒の
成長が抑制され、平均結晶粒径は２μｍ以下となる。こ
れによって、配線３０上にバンプ電極２７を形成した場
合に、配線３０と第１のバンプ下地金属２８との間の付
着力は高くなり、剥離問題の発生を防止できる。
（ｃ）　　上記実施例では、結晶粒界の小さな第２のｗ
Ｉ３２と接する第１のバンプ下地金属２８として、Ｃｒ
膜を用いた場合を示したが、チタン（Ｔｉ）、バナジウ
ム（Ｖ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、
ニクロム（Ｎ　ｉ　Ｃｒ）あるいは、これらの元素を含
む化合物などを用いてもよい。
（ｄ）　　配線３０として、３層以上の積層構造を採用
してもよい。
［発明の効果］ この発明によれば、配線を積層構造とし、そのバンプ電
極側の層の結晶粒径を他の層よりも小さく設定したこと
から、従来の配線の性能を低下させることなく、配線と
バンプ電極との間の付研力を増すことができるようにな
る。したがって、この発明によれば、苛酷な条件下でも
高い信頼性をａする半導体装置を得ることができるよう
になる。
【図面の簡単な説明】 第１図は、この発明の一実施例による半導体装置を示す
縦断面部分図である。第２図は、アルミ膜の平均結晶粒
径と剥離発生率との関係を示すグラフである。第３八図
ないし第３Ｆ図は、半導体装置の製造工程を示す縦断面
部分図である。第４図は、半導体装置の製造の際に使用
する薄膜形成装置の概略図である。第５図は、薄膜形成
装置の他の例を示す概略図である。第６図は、従来例に
よる半導体装置の縦断面部分図である。第７図は、第６
図の■−■断面部分図である。 ２１は半導体基板、２２は活性領域、２７はバンプ電極
、３０は配線、３１は第１の層、３２は第２の層である
。

Claims (4)

    【特許請求の範囲】
  1. （１）活性領域を有する半導体基板と、 外部接続のためのバンプ電極と、 前記活性領域と前記バンプ電極とを電気的に接続するア
    ルミあるいはアルミ合金からなる配線とを含む半導体装
    置であって、 前記配線は積層構造であり、そのバンプ電極側の層の結
    晶粒径が他の層よりも小さく設定されていることを特徴
    とする半導体装置。
  2. （２）前記配線と接するバンプ電極の下地金属が、クロ
    ム（Ｃｒ）、チタン（Ｔｉ）、バナジウム（Ｖ）、モリ
    ブデン（Ｍｏ）、タングステン（Ｗ）、ニクロム（Ｎｉ
    Ｃｒ）あるいはこれらの元素を含む化合物のいずれかで
    ある特許請求の範囲第１項記載の半導体装置。
  3. （３）前記配線のバンプ電極側の層として、窒素（Ｎ＿
    ２）、酸素（Ｏ＿２）、水素（Ｈ＿２）、水（Ｈ＿２Ｏ
    ）の１群から選ばれた少なくとも１つの反応性ガスを混
    入した膜を用いた特許請求の範囲第１項記載の半導体装
    置。
  4. （４）前記配線のバンプ電極側の層として、銅（Ｃｕ）
    、チタン（Ｔｉ）、ボロン（Ｂ）、マグネシウム（Ｍｇ
    ）、ジルコニウム（Ｚｒ）の１群から選ばれた少なくと
    も１つの元素を含むアルミ合金膜を用いた特許請求の範
    囲第１項記載の半導体装置。
JP62250351A 1987-10-02 1987-10-02 半導体装置 Pending JPH0193149A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62250351A JPH0193149A (ja) 1987-10-02 1987-10-02 半導体装置
DE3830131A DE3830131A1 (de) 1987-10-02 1988-09-05 Flip-chip-halbleitereinrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62250351A JPH0193149A (ja) 1987-10-02 1987-10-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH0193149A true JPH0193149A (ja) 1989-04-12

Family

ID=17206624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62250351A Pending JPH0193149A (ja) 1987-10-02 1987-10-02 半導体装置

Country Status (2)

Country Link
JP (1) JPH0193149A (ja)
DE (1) DE3830131A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322834A (ja) * 2004-05-11 2005-11-17 Ricoh Co Ltd パターン形状体及びその製造方法
JP2007110012A (ja) * 2005-10-17 2007-04-26 Ngk Insulators Ltd 誘電体デバイスの製造方法、及び誘電体デバイス
JP2008114795A (ja) * 2006-11-07 2008-05-22 Mazda Motor Corp カーテンエアバッグ装置を備えた車両構造

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
IL110261A0 (en) * 1994-07-10 1994-10-21 Schellcase Ltd Packaged integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688359A (en) * 1979-12-21 1981-07-17 Toshiba Corp Semiconductor device and manufacture thereof
JPS6288342A (ja) * 1985-10-15 1987-04-22 Fujitsu Ltd 積層強化型配線層の構造とその形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017890A (en) * 1975-10-24 1977-04-12 International Business Machines Corporation Intermetallic compound layer in thin films for improved electromigration resistance
US4502207A (en) * 1982-12-21 1985-03-05 Toshiba Shibaura Denki Kabushiki Kaisha Wiring material for semiconductor device and method for forming wiring pattern therewith

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688359A (en) * 1979-12-21 1981-07-17 Toshiba Corp Semiconductor device and manufacture thereof
JPS6288342A (ja) * 1985-10-15 1987-04-22 Fujitsu Ltd 積層強化型配線層の構造とその形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322834A (ja) * 2004-05-11 2005-11-17 Ricoh Co Ltd パターン形状体及びその製造方法
JP4484578B2 (ja) * 2004-05-11 2010-06-16 株式会社リコー パターン形状体及びその製造方法
JP2007110012A (ja) * 2005-10-17 2007-04-26 Ngk Insulators Ltd 誘電体デバイスの製造方法、及び誘電体デバイス
JP2008114795A (ja) * 2006-11-07 2008-05-22 Mazda Motor Corp カーテンエアバッグ装置を備えた車両構造

Also Published As

Publication number Publication date
DE3830131C2 (ja) 1993-08-12
DE3830131A1 (de) 1989-04-20

Similar Documents

Publication Publication Date Title
US5173449A (en) Metallization process
US5709958A (en) Electronic parts
US3879746A (en) Gate metallization structure
US4283439A (en) Method of manufacturing a semiconductor device by forming a tungsten silicide or molybdenum silicide electrode
US6001461A (en) Electronic parts and manufacturing method thereof
JPH03214717A (ja) 電気的セラミック酸化物装置用電極
US4166279A (en) Electromigration resistance in gold thin film conductors
US6203926B1 (en) Corrosion-free multi-layer conductor
EP0725439B1 (en) Electronic parts with metal wiring and manufacturing method thereof
US7799677B2 (en) Device comprising multi-layered thin film having excellent adhesive strength and method for fabricating the same
US5876861A (en) Sputter-deposited nickel layer
JPS5846631A (ja) 半導体装置及びその製造方法
JPH0193149A (ja) 半導体装置
EP0323554A1 (en) Ohmic contacts for semiconductor devices and method for forming ohmic contacts
EP0402061B1 (en) Metallization process
JP2789332B2 (ja) 金属配線の構造及びその形成方法
US3798145A (en) Technique for reducing interdiffusion rates and inhibiting metallic compound formation between titanium and platinum
JP3315211B2 (ja) 電子部品
US4726983A (en) Homogeneous fine grained metal film on substrate and manufacturing method thereof
US3746944A (en) Contact members for silicon semiconductor devices
US4923526A (en) Homogeneous fine grained metal film on substrate and manufacturing method thereof
EP0033358B1 (en) Process for fabricating thin metal superconducting films of improved thermal cyclability and device
JP2742686B2 (ja) 半導体装置
JPH06140401A (ja) 集積回路装置
JP2707305B2 (ja) 薄膜形成法とそれによって得られた半導体装置及びその製造方法