JPH0575428A

JPH0575428A - 半導体装置

Info

Publication number: JPH0575428A
Application number: JP3258419A
Authority: JP
Inventors: Nobuyuki Hirakata; 宣行平方
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1991-09-10
Filing date: 1991-09-10
Publication date: 1993-03-26

Abstract

(57)【要約】（修正有）【目的】ディジタル情報処理装置の高速大容量化に伴
って要求される同時処理信号量の増加、従って入出力ピ
ン数が増加しても、消費電力の増大を抑制しながら、消
費電力の変動が少ない新規構成の半導体装置を提供す
る。【構成】内部回路ａの出力がｎ本であり、出力回路ｂ
₁〜ｂ₆が２ｍ個設けられており、且つ、該出力回路の
うち、常にｍ個がハイレベルを、残余のｍ個がローレベ
ルを出力するように構成されている。なお、出力回路の
個数２ｍは、次式_2mＰ_2m／(_mＰ_m×_mＰ_m) ≧２ⁿ（但
し、ｍおよびｎは、３以上の正の整数）を満たすように
設定されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に関する。
より詳細には、本発明は、複数のシングルエンド出力を
有するディジタル半導体装置の新規な構成に関する。

【０００２】

【従来の技術】情報化社会の急速な進展により、情報処
理のキーデバイスとなる半導体装置には、より高速でよ
り大容量な処理能力が要求されている。

【０００３】図２は、高速動作が可能なディジタル回路
用半導体装置として近年最も期待されているGaAsＭＥＳ
ＦＥＴを用いた半導体装置に適用することができる出力
回路の典型的な構成を示している。

【０００４】同図に示すように、この半導体装置は、高
電圧側Ｖ_DDと低電圧側Ｖ_SSとの間に縦列に接続された２
対のトランジスタＱ₁およびＱ₂とＱ₃およびＱ₄とに
より構成された出力回路である。これらのトランジスタ
Ｑ₁、Ｑ₂、Ｑ₃、Ｑ₄のうち、トランジスタＱ₁、Ｑ
₃のゲートはトランジスタＱ₁の低電圧側の一端と接続
されており、トランジスタＱ₁はアクティブ負荷として
機能している。一方、トランジスタＱ₂およびＱ₄のゲ
ートには、内部回路の出力が接続されており、トランジ
スタＱ₃およびＱ₄の接続点から外部に対して、所定の
ハイレベルまたはローレベルの信号を出力するように構
成されている。以上のように構成された出力回路は、出
力信号がハイレベルのときに外部に対して電流が流出
し、ローレベルのときには電流が流入する。

【０００５】図３は、上述のような出力回路を使用した
半導体装置の出力部の構成を模式的に示す図である。

【０００６】同図に示すように、ここで半導体装置は、
４本の出力Ｓ₁〜Ｓ₄を備えた内部回路と、内部回路の
出力Ｓ₁〜Ｓ₄の各々に接続された４基の出力回路ａ₁
〜ａ₄とを備えており、各出力回路ａ₁〜ａ₄の出力端
子は、それぞれ独立してその出力状態をハイレベルまた
はローレベルに遷移させることができる。

【０００７】ところで、ディジタル情報処理装置では、
取り扱う信号の高速化、大容量化に応じて同時に処理す
る信号数が増加の一途をたどっている。このため、半導
体装置の出力数も増加し、今日では入出力ピン数が 100
を越える半導体装置も珍しくはない。

【０００８】

【発明が解決しようとする課題】上述のような出力数の
多い半導体装置には、以下のような問題点がある。すな
わち、多数の出力ピンに対応した出力回路の全てあるい
は殆どがハイレベルになった場合とローレベルになった
場合とでは、その半導体装置の出力部が消費する電力が
大きく変化する。このため、半導体装置の内部電源電圧
が出力状態に依存して変化してしまい、回路の誤動作を
招いたり出力信号の電圧レベルが変化したりしてしま
う。

【０００９】そこで、出力回路を電流切替え型の構成と
して、出力の状態に依らず消費電流を一定に保つ方法が
提案されている。図４は、そのような出力回路の構成例
を示す図である。

【００１０】同図に示すように、この出力回路は、高電
圧側Ｖ_DDからトランジスタＱ₅および定電流源Ｉを介し
て低電圧側Ｖ_SSに形成された第１の電流路と、高電圧側
Ｖ_DDからトランジスタＱ₆および定電流源Ｉを介して低
電圧側Ｖ_SSに形成された第２の電流路とから構成されて
いる。ここで、トランジスタＱ₅のゲートには参照電圧
Ｖ_REFが印加され、トランジスタＱ₆のゲートには内部
回路からの信号が印加されている。また、第２の電流路
が次段の回路に接続されて出力となっている。以上のよ
うに構成された出力回路では、トランジスタＱ₆のゲー
トに印加される信号の状態遷移に応じて各電流路を流れ
る電流の割合が変化し、第２の電流路の電流量に応じて
出力信号の状態が遷移する。以上のように構成された出
力回路では出力信号の状態にかかわらず出力回路全体を
流れる電流量は変化しない。

【００１１】しかしながら、図４に示したような構成の
出力回路には、以下のような他の問題がある。即ち、上
述のような構成の出力回路では出力回路に常に最大電流
が流れているので、消費電力の変動こそ少ないが、出力
回路の電力消費は非常に大きくなる。更に、特に出力ピ
ン数の多い半導体装置では消費電力の増大と共に発熱等
の問題も大きくなる。

【００１２】具体例として、高速な信号系でよく用いら
れる50Ω系の半導体装置について考えると、充分なノイ
ズマージンを考慮すれば、出力回路では、ローレベル−
1.8Ｖ、ハイレベル− 0.8ＶのＥＣＬ信号が取り扱われ
る。このような回路に図４に示した出力回路を適用する
と、各出力回路毎に36ｍＡの電流が常に流れることにな
る。いま、半導体装置の出力ピン数が 100とすると、 1
00× 0.036× 5.2＝18.72 （Ｗ）、即ち、出力回路だけ
で 18.72Ｗの電力を消費することになる。

【００１３】そこで、本発明は、上記従来技術の問題点
を解決し、消費電力を増大させることなく、且つ、消費
電力の変動が少ない新規な構成の半導体装置を提供する
ことをその目的としている。

【００１４】

【課題を解決するための手段】本発明に従うと、所定の
ハイレベルまたはローレベルを出力するｎ本の出力（但
し、ｎは３以上の正の整数）を有する内部回路と、該内
部回路のｎ本の出力を次段の回路に所定のハイレベルま
たはローレベルの信号として送出する複数の出力回路と
を備えた半導体装置において、前記内部回路のｎ本の出
力を、２ｍ個（但し、ｍは３以上の正の整数）の出力回
路に結合するための変換回路を具備し、該変換回路は、
該出力回路のうち、常にｍ個がハイレベルを、残余のｍ
個がローレベルを出力するように構成されていることを
特徴とする半導体装置が提供される。

【００１５】また、本発明の他の特徴に従うと、上記本
発明に係る半導体装置において、前記出力回路の個数２
ｍが、次式_2mＰ_2m／(_mＰ_m×_mＰ_m) ≧２ⁿを満たすよう
に設定されている。

【００１６】

【作用】本発明に係る半導体装置は、その出力回路の半
数が常にハイレベルを、残りの半数が常にローレベルを
出力するように構成されていることにその主要な特徴が
ある。

【００１７】従来の半導体装置では、その半導体装置の
内部回路が出力すべき出力信号の数に１対１で対応した
数の出力回路を設け、これにより出力信号を出力してい
た。このため、各出力回路は、その回路が取り扱う出力
信号の状態に応じて個別に遷移するので、全部あるいは
大多数の出力が同時に同じ状態とる場合があり、消費電
力の大きな変動を招いていた。

【００１８】これに対して、本発明に係る半導体装置で
は、内部回路が必要とする出力数よりも僅かに数の多い
出力回路を設けることにより、全出力回路のうち半数が
ハイレベルに、半数がローレベルになるような制限のも
とで必要な出力信号状態を実現している。従って、従来
の回路において全出力がハイレベルになった場合の略半
分の電力消費で、出力回路の消費電力が変化しない構成
となっている。

【００１９】即ち、ディジタル信号を取り扱う半導体装
置において、ｎ本の出力を有する内部回路の出力状態は
２ⁿ種類ある。但し、この２ⁿ種類のうちには、全ての
出力回路がローレベルあるいはハイレベルになる場合も
含まれている。

【００２０】本発明に係る半導体装置においては、その
出力回路数は偶数とされている。いまこの出力回路数を
２ｍとすると、出力回路のうちのｍ個がハイレベルであ
り、残りのｍ個がローレベルであるという条件のもと
で、２ｍ個の出力回路がとりえる出力状態の種類は下記
の式で表される。_2m Ｐ_2m／(_mＰ_m×_mＰ_m) 従って、_2mＰ_2m／(_mＰ_m×_mＰ_m) ≧２ⁿとなるように、出
力回路数２ｍを設定すれば、出力回路の半数をハイレベ
ルに、半数をローレベルにという条件を維持しつつ、必
要な出力状態を実現できる。

【００２１】以上のように構成された半導体装置では、
全出力回路がハイレベルになった場合の半分の消費電力
で、消費電力が変動することなく、必要な出力状態を実
現することができる。

【００２２】以下、実施例を挙げて本発明をより具体的
に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。

【００２３】

【実施例】図１は、図２に示した出力回路を使用して構
成された本発明に従う半導体装置の構成例であり、機能
的には、図３に示した従来の半導体装置と同等の機能を
有している。

【００２４】即ち、この半導体装置は、６つの出力回路
ｂ₁〜ｂ₆を備えており、半導体装置の内部回路 "ａ"
とは、後述する変換回路 "ｃ" を介して接続されてい
る。ここで、この内部回路は、図３に示した半導体装置
と同様に、４²＝16種類の出力状態を実現できる回路で
ある。これに対して図１に示した回路は６つの出力回路
ｂ₁〜ｂ₆を備えており、これらの出力回路の半数がハ
イレベルに、残りの半数がローレベルになるという条件
を維持しつつとり得る出力状態は、式₆Ｐ₆／（₃Ｐ₃
×₃Ｐ₃）＝20より20種類となる。従って、６つの出力
回路ｂ₁〜ｂ₆の出力により、16種類の出力状態を表す
ことができる。

【００２５】図１に示した回路では、この20種類の出力
状態のいずれの状態においても、出力回路の半数がハイ
レベルであり、残りの半数がローレベルなので、出力回
路全体が消費する電力は、出力状態の変化にかかわらず
実質的に変化しない。また、その消費電力は、全ての出
力回路がハイレベルになったときの約半分である。即
ち、図４に示した従来の出力回路を使用して４出力の半
導体装置を構成した場合の75％である。

【００２６】下記の表１は、従来の構成の半導体装置に
おける出力ピン数の機能を維持しつつ本発明に係る半導
体装置の構成を実現する場合に必要な出力回路数を具体
的に示している。

【００２７】

【表１】

【００２８】表１から判るように、出力数が増加するほ
ど、追加する出力回路数の割合が減少し、本発明の効果
が顕著に現れる。

【００２９】尚、図１において内部回路と出力回路との
間に配設される変換回路ｃは、組合せ回路によって構成
される。組合せ回路の構成は、出力信号をどのような組
合せで利用するかによって任意に構成することができ
る。何れにしても、内部回路の出力と同じ本数の信号と
して利用する場合には、変換回路 "ｃ" の変換と逆の変
換をする回路が必要である。

【００３０】

【発明の効果】以上説明したように、本発明に係る半導
体装置は、僅かな数の出力回路を付加することにより、
出力回路における消費電力の変動を実質的に解消してい
る。従って、消費電流の変化に起因する回路の誤動作・
出力レベルの変動が防止される。また、その消費電力自
体も、全出力回路がハイレベルになった場合のほぼ半分
である。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の具体的な構成例を示
す図である。

【図２】半導体装置において使用される出力回路の典型
的な構成を示す図である。

【図３】従来の半導体装置の構成を模式的に示す図であ
る。

【図４】消費電力の安定化を計るために既に提案されて
いる出力回路の構成を示す図である。

【符号の説明】

ａ₁〜ａ₄、ｂ₁−ｂ₆ 出力回路、ｃ変換回
路、Ｑ₁〜Ｑ₆ トランジスタ、Ｓ₁〜Ｓ
₄ 内部回路の出力

Claims

【特許請求の範囲】

【請求項１】所定のハイレベルまたはローレベルを出力
するｎ本の出力（但し、ｎは３以上の正の整数）を有す
る内部回路と、該内部回路のｎ本の出力を次段の回路に
所定のハイレベルまたはローレベルの信号として送出す
る複数の出力回路とを備えた半導体装置において、前記内部回路のｎ本の出力を、２ｍ個（但し、ｍは３以
上の正の整数）の出力回路に結合するための変換回路を
具備し、該変換回路は、該出力回路のうち、常にｍ個が
ハイレベルを、残余のｍ個がローレベルを出力するよう
に構成されていることを特徴とする半導体装置。
【請求項２】請求項１に記載された半導体装置におい
て、前記出力回路の個数２ｍが、次式_2mＰ_2m／(_mＰ_m×_m
Ｐ_m) ≧２ⁿ（但し、ｍおよびｎは、請求項１に記載の通
り）を満たすように設定されていることを特徴とする半
導体装置。