JPH0454724A - 論理回路 - Google Patents

論理回路

Info

Publication number
JPH0454724A
JPH0454724A JP2165046A JP16504690A JPH0454724A JP H0454724 A JPH0454724 A JP H0454724A JP 2165046 A JP2165046 A JP 2165046A JP 16504690 A JP16504690 A JP 16504690A JP H0454724 A JPH0454724 A JP H0454724A
Authority
JP
Japan
Prior art keywords
transistor
voltage stabilizing
driving
gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2165046A
Other languages
English (en)
Inventor
Nobuyuki Hirakata
宣行 平方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2165046A priority Critical patent/JPH0454724A/ja
Priority to US07/718,260 priority patent/US5128556A/en
Priority to DE69117594T priority patent/DE69117594T2/de
Priority to EP91110273A priority patent/EP0464524B1/en
Publication of JPH0454724A publication Critical patent/JPH0454724A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
    • H03K19/09436—Source coupled field-effect logic [SCFL]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高速で動作する低消費電力の化合物半導体論
理回路に関するものである。
〔従来の技術〕
情報化社会の発展にともない、より高速の情報処理装置
に対する需要か高まり、これを構成する半導体装置にも
より高速の動作が求められている。
この要求に対して、従来のシリコンを主成分とした半導
体装置に代わって高電子移動度という特徴を持つ種々の
化合物半導体を用いた半導体装置が開発され、高速の論
理回路などに応用されている。
次に、このような半導体装置の一従来例としてＧａＡｓ
　ＩＣを用いたＳ　ＣＦ　Ｌ　（Ｓｏｕｒｃｅ　Ｃｏｕ
ｐｌｅｄＦＥＴ　Ｌｏｇｉｃ　）回路によるインバータ
回路を、第２図に基づいて説明する。
同図において、符号４１はソースフォロワ回路部、符号
４２はスイッチング部、符号４３．４４はソースフォロ
ワトランジスタ、符号４５．４６はレベルシフト用ダイ
オード、符号４７．４８は定電流源トランジスタ、符号
４９．５０は負荷素子、符号５１．５２は駆動用トラン
ジスタ、符号５３は電流源、符号５４．５５は電源用端
子、符号５６．５７は入力端子、符号５８．５９は出力
端子をそれぞれ示している。
５ＣＦＬ回路では、一般にデイプリージョン型のトラン
ジスタが用いられている。そして次段の論理回路との整
合性から、出力信号の電位を駆動用トランジスタのドレ
イン端子よりも低くする必要があるため、ソースフォロ
ワ回路部４１が付加されている。この回路ではソースフ
ォロワトランジスタ４３．４４のゲート−ソース間電圧
およびレベルシフト用ダイオード４５．４６の電圧降下
により、信号レベルのシフトが行われている。
〔発明が解決しようとする課題〕
このように、化合物半導体を採用することによって論理
回路装置の大幅な高速・低消費電力化が達成されつつあ
る。しかし、この化合物半導体は不用なエネルギー準位
の存在によるトランジスタの周波数特性の劣化という問
題を有していた。
この問題の原因として、シリコンに対する酸化シリコン
（Ｓｉｎ）のような安定な界面を形成する絶縁体が見つ
かっていない点や、複数の元素の化合物であるためにそ
の組成が安定し難いといった点が挙げられる。
このような原因により不要なエネルギー準位が発生し、
電位の変化の度に充放電が繰り返されるために、トラン
ジスタの周波数特性が劣化するという問題点かあった。
この周波数特性劣化について、第３図の従来例の波形図
を用いて説明する。
まず、入力信号がハイレベルとローレベルを一定間隔で
繰り返すデユーティ比５０％の第１状態では、入力信号
を反転させた波形の遅延のない出力信号が発生する。次
に、ローレベルの入力信号が長く続きその後にハイレベ
ルの信号に変化させる第２状態では、入力信号がローレ
ベルからハイレベルに変化するタイミングより遅いタイ
ミングで、出力信号がハイレベルからローレベルに変化
する。これとは逆に、ハイレベルの入力信号が長く続き
その後にローレベルの信号に変化させる第３状態では、
入力信号がハイレベルからローレベルに変化するタイミ
ングより遅いタイミングで、出力信号かローレベルから
ハイレベルに変化する。
このように周波数特性劣化は、第２状態、第３状態での
出力信号の応答の遅延であるジッタとして実際に現われ
る。また入力信号の立ち上がりと立ち下がりでジッタの
間隔が異なるときは、クロスポイントの変動として現わ
れる。
本発明は、このような周波数特性劣化の問題を解消する
ものである。
〔課題を解決するための手段〕
上記課題を解決するために、本発明の論理回路は、駆動
用化合物半導体トランジスタに与えられる切替制御信号
と同相でその平均電位が所定の値だけ高い電圧安定用制
御信号で動作する電圧安定用トランジスタが駆動用化合
物半導体トランジスタと負荷素子との間に直列接続され
ているものである。
〔作用〕
本発明に係る論理回路であれば、入出力の信号の変化に
よって、駆動用化合物半導体トランジスタのドレイン電
位が大幅に変動することがない。
このように駆動用化合物半導体トランジスタのドレイン
電位が安定しているので、準位充放電は行われない。
〔実施例〕
以下、第１図を参照して本発明の一実施例であるＧａＡ
ｓＩＣを用いたＳＣＦ　Ｌ　（ＳｏｕｒｃｅＣｏｕｐｌ
ｅｄ　ＰＥＴ　Ｌｏｇｉｃ　）回路によるインバータ回
路について説明する。
同図は、本実施例のインバータ回路を示すブロック図で
あり、このインバータ回路は、ソースフォロワ回路部１
１とスイッチング部１２から構成されている。
ソースフォロワ回路部１１は、ソースフォロワトランジ
スタ１３、レベルシフト用ダイオード１４、定電流源ト
ランジスタ１５からなる第１ソースフオロワと、ソース
フォロワトランジスタ１６、レベルシフト用ダイオード
１７、定電流源トランジスタ１８からなる第２ソースフ
オロワとを備えている。そして、ソースフォロワトラン
ジスタ１３のゲートは入力端子１９と、ソースフオロフ
トランジスタ１６のゲートは入力端子２０とそれぞれ接
続されている。
スイッチング部１２には、駆動用トランジスタ２１．２
２が備えられている。駆動用トランジスタ２１．２２の
各ソースは共通に電流源２３と接続されており、電流源
２３の他の一端は電源用端子２４と接続されている。駆
動用トランジスタ２１．２２の各ドレインは電圧安定用
トランジスタ２５．２６と接続されており、この電圧安
定用トランジスタ２５．２６の各ドレインは出力端子２
７．２８と接続されている。さらに、この電圧安定用ト
ランジスタ２５．２６の各ドレインは負荷素子２９．３
０とも接続されており、この負荷素子２９．３０の他の
一端は共通に電源用端子３１と接続されている。また、
駆動用トランジスタ２１と電圧安定用トランジスタ２５
はレベルシフト用ダイオード１４と接続され、駆動用ト
ランジスタ２２と電圧安定用トランジスタ２６はレベル
シフト用ダイオード１７と接続されている。
このインバータ回路は従来回路と異なり、駆動用トラン
ジスタ２１．２２と負荷素子２９．３０との間に電圧安
定用トランジスタ２５．２６を設けている。そして、こ
の電圧安定用トランジスタ２５．２６によって、前述し
た従来回路で問題となった不要な準位の充放電を防ぐこ
とができる。
この不要な準位の充放電防止の機能を、電圧安定用トラ
ンジスタ２５を用いて詳細に説明すると以下のようにな
る。
電圧安定用トランジスタ２５のゲートとレベルシフト用
ダイオード１４との接続位置は、駆動用トランジスタ２
１のゲートとレベルシフト用ダイオード１４との接続位
置よりも、レベルシフトダイオード段数が少ない位置で
ある。つまり、電圧安定用トランジスタ２５のゲートに
は、駆動用トランジスタ２１のゲートと同相で、しかも
平均電位が所定の値だけ高い電圧が印加されるのである
。
このため電圧安定用トランジスタ２５が緩衝器の役割を
果たし、駆動用トランジスタ２１の電位の変動を抑える
ことができる。
この機能は電圧安定用トランジスタ２６についても同様
である。
したがって、本実施例のインバータ回路であれば、駆動
用トランジスタ２１．２２における不要な準位の充放電
を伴うことがない。
なお、本実施例では、ショットキーゲート電界効果トラ
ンジスタを用いて説明したが、バイポーラトランジスタ
を用いても同様の効果が得られる。
また、本実施例では、インバータ回路を用いて説明した
が、ＡＮＤ回路、ＯＲ回路、ラッチ等の、より複雑な半
導体論理回路にも適用可能である。
〔発明の効果〕
以上説明したように、本発明に係る論理回路によれば、
不要な準位の充放電を伴うことがない。
このために、ジッダによる波形の歪みやクロスポイント
の変動のない安定した出力が確保できる。
【図面の簡単な説明】
第１図は本発明の一実施例であるインバータ回路を示す
回路図、第２図は従来のインバータ回路を示す回路図、
第３図は第２図の従来例の動作を示す波形図である。 １１・・・ソースフォロワ回路部、１２・・・スイ・ン
チング部、１３・・・ソースフォロワトランジスタ、１
４・・・レベルシフト用ダイオード、１５・・・定電流
源トランジスタ、１６・・・ソースフォロワトランジス
タ、１７・・・レベルシフト用ダイオード、１８・・・
定電流源トランジスタ、１９．２０・・・入力端子、２
１．２２・・・駆動用トランジスタ、２３・・・電流源
、２４・・・電源用端子、２５．２６・・・電圧安定用
トランジスタ、２７．２８・・・出力端子、２９．３０
・・・電源用端子、３１・・・電源用端子。 代理人弁理士　　　長谷用　　芳　　樹間　　　　　　
　　　塩　　　１）　　辰　　　也大塵例 莞１図 第２図 幣３図

Claims (1)

  1. 【特許請求の範囲】 低電位側が共通の電流源に接続され高電位側にそれぞれ
    負荷素子が接続された一対の駆動用化合物半導体トラン
    ジスタで構成された電流切替型論理回路において、 前記駆動用化合物半導体トランジスタに与えられる切替
    制御信号と同相でその平均電位が所定の値だけ高い電圧
    安定用制御信号で動作する電圧安定用トランジスタが前
    記駆動用化合物半導体トランジスタと前記負荷素子との
    間に直列接続されていることを特徴とする論理回路。
JP2165046A 1990-06-22 1990-06-22 論理回路 Pending JPH0454724A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2165046A JPH0454724A (ja) 1990-06-22 1990-06-22 論理回路
US07/718,260 US5128556A (en) 1990-06-22 1991-06-20 Current-switching type logic circuit
DE69117594T DE69117594T2 (de) 1990-06-22 1991-06-21 Stromschaltende logische Schaltung
EP91110273A EP0464524B1 (en) 1990-06-22 1991-06-21 Current-switching type logic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2165046A JPH0454724A (ja) 1990-06-22 1990-06-22 論理回路

Publications (1)

Publication Number Publication Date
JPH0454724A true JPH0454724A (ja) 1992-02-21

Family

ID=15804809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2165046A Pending JPH0454724A (ja) 1990-06-22 1990-06-22 論理回路

Country Status (4)

Country Link
US (1) US5128556A (ja)
EP (1) EP0464524B1 (ja)
JP (1) JPH0454724A (ja)
DE (1) DE69117594T2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04278719A (ja) * 1991-03-06 1992-10-05 Toshiba Corp ソース電極結合形論理回路
JPH05300001A (ja) * 1992-04-23 1993-11-12 Oki Electric Ind Co Ltd レベルシフト回路
JP3158728B2 (ja) * 1992-09-24 2001-04-23 ソニー株式会社 半導体スイッチ回路
DE69427378T2 (de) * 1993-01-08 2002-04-25 Sony Corp., Tokio/Tokyo Monolithische integrierte Mikrowellenschaltung
US5420527A (en) * 1994-04-06 1995-05-30 Itt Corporation Temperature and supply insensitive TTL or CMOS to 0/-5 V translator
US5570042B1 (en) * 1995-01-03 2000-10-17 Sgs Thomson Micro Electronics Pecl input buffer
JP3689197B2 (ja) * 1996-09-06 2005-08-31 三菱電機株式会社 レベルシフト回路
JP3307547B2 (ja) * 1996-10-30 2002-07-24 富士通株式会社 レベルシフト回路及びこれを用いた電圧制御型発振回路
JP3963990B2 (ja) * 1997-01-07 2007-08-22 株式会社ルネサステクノロジ 内部電源電圧発生回路
US7595745B1 (en) * 2006-08-09 2009-09-29 Marvell International Ltd. Circuit for converting a voltage range of a logic signal
US7705635B1 (en) 2006-08-09 2010-04-27 Marvell International Ltd. Circuit for converting a voltage range of a logic signal
US7605608B1 (en) 2006-08-09 2009-10-20 Marvell International Ltd. Circuit for converting a voltage range of a logic signal
US7609186B1 (en) 2006-08-09 2009-10-27 Marvell International Ltd. Circuit for converting a voltage range of a logic signal
US7629909B1 (en) 2006-08-09 2009-12-08 Marvell International Ltd. Circuit for converting a voltage range of a logic signal
US7511649B1 (en) 2006-08-29 2009-03-31 Marvell International Ltd. Circuit for converting a voltage range of a logic signal
US8154320B1 (en) * 2009-03-24 2012-04-10 Lockheed Martin Corporation Voltage level shifter
US8154332B2 (en) * 2009-10-30 2012-04-10 Stmicroelectronics Design And Application Gmbh Current-controlled resistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177390A (en) * 1977-12-27 1979-12-04 Raytheon Company A field effect transistor logic gate having depletion mode and enhancement mode transistors
US4450369A (en) * 1981-05-07 1984-05-22 Schuermeyer Fritz L Dynamic MESFET logic with voltage level shift circuit
US4490632A (en) * 1981-11-23 1984-12-25 Texas Instruments Incorporated Noninverting amplifier circuit for one propagation delay complex logic gates
DE3581936D1 (de) * 1984-12-10 1991-04-04 American Telephone & Telegraph Integrierte logikschaltung.
US4728821A (en) * 1985-04-19 1988-03-01 Digital Equipment Corporation Source follower current mode logic cells
US4743957A (en) * 1985-05-02 1988-05-10 Nec Corporation Logic integrated circuit device formed on compound semiconductor substrate
JPS62290204A (ja) * 1986-06-10 1987-12-17 Fujitsu Ltd カスケ−ド回路を含む電子回路

Also Published As

Publication number Publication date
EP0464524B1 (en) 1996-03-06
DE69117594D1 (de) 1996-04-11
DE69117594T2 (de) 1996-07-18
US5128556A (en) 1992-07-07
EP0464524A1 (en) 1992-01-08

Similar Documents

Publication Publication Date Title
JPH0454724A (ja) 論理回路
US6225846B1 (en) Body voltage controlled semiconductor integrated circuit
US4071783A (en) Enhancement/depletion mode field effect transistor driver
US7830203B2 (en) System-on-a-chip and power gating circuit thereof
US6242937B1 (en) Hot carrier measuring circuit
JPH0746511B2 (ja) 高い出力利得を得るデータ出力ドライバー
TW202145714A (zh) 工作週期校正電路及其方法
US4417162A (en) Tri-state logic buffer circuit
CN112803721B (zh) 一种电压转换器
CN114172509A (zh) 基于化合物的纯耗尽型逻辑电路及复合逻辑电路
US5374862A (en) Super buffer and DCFL circuits with Schottky barrier diode
EP0110916B1 (en) Current-driven enfet logic circuits
JPS62109428A (ja) 温度補償つき論理ゲ−ト
JP2631986B2 (ja) 温度補償した電気回路
WO1984003403A1 (en) Mos depletion load circuit
US4004170A (en) MOSFET latching driver
US5329185A (en) CMOS logic circuitry providing improved operating speed
JPH06152341A (ja) バッファリング回路
JPS6143799B2 (ja)
KR20080078257A (ko) 입력 전압 변화에 강건한 ｍｏｂｉｌｅ 회로
TWI769003B (zh) 具有自適應機制的電壓轉換電路
JP2556684B2 (ja) 論理回路
US6559700B2 (en) Semiconductor integrated circuit
EP0023210B1 (en) Tri-state logic buffer circuit
JPS62188421A (ja) 入力回路