JPH0575362A - Balanced amplifier - Google Patents
Balanced amplifierInfo
- Publication number
- JPH0575362A JPH0575362A JP3234840A JP23484091A JPH0575362A JP H0575362 A JPH0575362 A JP H0575362A JP 3234840 A JP3234840 A JP 3234840A JP 23484091 A JP23484091 A JP 23484091A JP H0575362 A JPH0575362 A JP H0575362A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- input
- balanced
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、平衡増幅器に関し、
特に、その出力性能の向上に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a balanced amplifier,
In particular, it relates to improvement of its output performance.
【０００２】[0002]
【従来の技術】オーディオ機器に使用する平衡増幅器に
おいては、雑音除去などのために、出力信号がグランド
に対して対称であることが必要とされる。2. Description of the Related Art In balanced amplifiers used for audio equipment, it is necessary that the output signal be symmetrical with respect to the ground in order to remove noise.
【０００３】また、入力が平衡入力または不平衡入力で
あっても、負荷に応じて、平衡出力または不平衡出力の
いずれかに出力を変換できることが必要とされる。さら
に、この変換時において、信号利得や最大出力に変化が
ないことが必要とされている。この性能を有する平衡増
幅器としては、トランスが知られている。しかし、トラ
ンスには、低帯域において高歪であるという欠点があ
る。そこで、従来から、以下のような平衡増幅器が考え
られている。Further, even if the input is a balanced input or an unbalanced input, it is necessary to be able to convert the output into either a balanced output or an unbalanced output depending on the load. Furthermore, it is required that there be no change in signal gain or maximum output during this conversion. A transformer is known as a balanced amplifier having this performance. However, transformers have the drawback of high distortion in the low band. Therefore, conventionally, the following balanced amplifier has been considered.
【０００４】図６に、従来の平衡増幅器の回路を示す。
この回路は、アンプ２，４および抵抗Ｒ1，Ｒ2により構
成されている。出力ｖ1，ｖ2は、入力信号の差（ｅ1−
ｅ2）をそれぞれ増幅したものとなる。この図について
回路計算をすると、 ｖ1＝Ｒ2・（ｅ1−ｅ2）／Ｒ1 ｖ2＝−Ｒ2・（ｅ1−ｅ2）／Ｒ1 が成立するので、 ｖ0＝ｖ1−ｖ2＝２Ｒ2・（ｅ1−ｅ2）／Ｒ1 ｖ1＋ｖ2／２＝０ となる。アンプ２，４の基準電位はグランドであるの
で、出力はグランド電位に対して対称な信号になってい
る。しかし、不平衡負荷のように出力端、例えばｖ 2側
が接地されている場合、接地側の出力が負荷ショート状
態となり、アンプ４に過電流が流れることになる。従っ
て、不平衡出力に変換することができないという問題が
あった。FIG. 6 shows a circuit of a conventional balanced amplifier.
This circuit includes amplifiers 2 and 4 and a resistor R1, R2By
Is made. Output v1, V2Is the difference between the input signals (e1−
e2) Will be amplified respectively. About this figure
When calculating the circuit, v1= R2・ (E1-E2) / R1 v2= -R2・ (E1-E2) / R1 Is satisfied, v0= V1-V2= 2R2・ (E1-E2) / R1 v1+ V2/ 2 = 0. The reference potential of amplifiers 2 and 4 is ground
The output is a signal that is symmetrical with respect to the ground potential.
It However, like an unbalanced load, the output end, for example v 2 side
If the ground is connected to the
Then, an overcurrent flows through the amplifier 4. Obey
The problem of not being able to convert to an unbalanced output
there were.
【０００５】そこで、図７に示すような平衡増幅器が考
えられた。この平衡増幅器は、アンプ６，８および抵抗
Ｒ1，Ｒ2により構成されている。この回路では、グラン
ドを基準にして増幅を行わず、アンプ６，８の互いの入
力、互いの出力を基準にして相対的に増幅を行ってい
る。すなわち、出力側が接地されている不平衡負荷を出
力しても接地の影響を受けないことになる。従って、こ
の回路では不平衡出力に変換することができる。Therefore, a balanced amplifier as shown in FIG. 7 has been considered. This balanced amplifier is composed of amplifiers 6 and 8 and resistors R 1 and R 2 . In this circuit, amplification is not performed with reference to the ground, but amplification is relatively performed with respect to the inputs and outputs of the amplifiers 6 and 8. That is, even if an unbalanced load whose output side is grounded is output, it is not affected by grounding. Therefore, this circuit can convert to an unbalanced output.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記の
ような従来の回路においては、次のような問題点があっ
た。However, the conventional circuit as described above has the following problems.
【０００７】図７の回路において、アンプ６，８のオー
プンループ利得Ａ1，Ａ2が充分大きいものとして、アン
プ６の入力点において回路計算すると、 Ｒ1・ｖ1／（Ｒ1＋Ｒ2）＋Ｒ2・ｅ2／（Ｒ1＋Ｒ2） ＝Ｒ1・ｖ2／（Ｒ1＋Ｒ2）＋Ｒ2・ｅ1／（Ｒ1＋Ｒ2） すなわち、 ｖ0＝ｖ1−ｖ2＝Ｒ2・（ｅ1−ｅ2）／Ｒ1 となり、出力電圧ｖ0が入力電圧の差（ｅ1−ｅ2）に比
例することを示している。アンプ８の入力点においても
同様の結果になる。これにより、この回路では、出力電
圧ｖ0は求められるが、ｖ1，ｖ2のそれぞれの値は求め
られないことになる。 ここで、ｖ1，ｖ2を求めるため
に、図７の回路について、図８に示すように、入力を接
地して、アンプ６，８にオフセット電圧△ｅ1，△ｅ
2（入力にて換算）が存在する時の回路計算を行う。In the circuit of FIG. 7, assuming that the open loop gains A 1 and A 2 of the amplifiers 6 and 8 are sufficiently large, the circuit calculation at the input point of the amplifier 6 is R 1 · v 1 / (R 1 + R 2 ). + R 2 · e 2 / (R 1 + R 2 ) = R 1 · v 2 / (R 1 + R 2 ) + R 2 · e 1 / (R 1 + R 2 ) That is, v 0 = v 1 −v 2 = R 2 · (e 1 -e 2) / R 1 , and the output voltage v 0 indicates that proportional to the difference between the input voltage (e 1 -e 2). Similar results are obtained at the input point of the amplifier 8. As a result, in this circuit, the output voltage v 0 can be obtained, but the respective values of v 1 and v 2 cannot be obtained. Here, in order to obtain v 1 and v 2, as for the circuit of FIG. 7, as shown in FIG. 8, the inputs are grounded and the offset voltages Δe 1 and Δe are applied to the amplifiers 6 and 8.
2 Perform circuit calculation when (converted by input) exists.
【０００８】 ｖ1＝Ａ1（ｖ3−ｖ4＋△ｅ1） ｖ2＝Ａ2（ｖ5−ｖ6＋△ｅ2） が成立する。また、 ｖ3＝Ｒ1・ｖ2／（Ｒ1＋Ｒ2），ｖ4＝Ｒ1・ｖ1／（Ｒ1＋Ｒ2） ｖ5＝Ｒ1・ｖ1／（Ｒ1＋Ｒ2），ｖ6＝Ｒ1・ｖ2／（Ｒ1＋Ｒ2） であるので、上式に代入してｖ1，ｖ2を求めると、 ｖ1＝Ａ1（Ｒ2＋（１＋Ａ2）Ｒ1）△ｅ1／（Ｒ2＋（１＋Ａ1＋Ａ2）Ｒ1） ＋Ａ1Ａ2Ｒ1△ｅ2／（Ｒ2＋（１＋Ａ1＋Ａ2）Ｒ1） ｖ2＝Ａ2（Ｒ2＋（１＋Ａ2）Ｒ1）△ｅ2／（Ｒ2＋（１＋Ａ1＋Ａ2）Ｒ1） ＋Ａ1Ａ2Ｒ1△ｅ1／（Ｒ2＋（１＋Ａ1＋Ａ2）Ｒ1） ここで、Ａ1，Ａ2 >>１、Ａ1Ｒ1 >>Ｒ2、Ａ2Ｒ1 >>Ｒ2
であるならば（一般的にはそうなる）、 ｖ1＝Ａ1Ａ2・（△ｅ1＋△ｅ2）／（Ａ1＋Ａ2）＝ｖ2 一般に、△ｅ1，△ｅ2は数mV〜数10mV程度であり、
Ａ1，Ａ2は、１０4〜１０5であるので、△ｅ1＋△ｅ2＝
０でないかぎり、ｖ1，ｖ2は大きな電圧になり、電源電
位になっている（＋側または−側のどちらか）。従っ
て、出力はグランドに対して、非対称な信号となってい
る。このように、図７の平衡増幅器では、対称な出力信
号を出力することができないという問題があった。The following holds true: v 1 = A 1 (v 3 −v 4 + Δe 1 ), v 2 = A 2 (v 5 −v 6 + Δe 2 ). Further, v 3 = R 1 · v 2 / (R 1 + R 2 ), v 4 = R 1 · v 1 / (R 1 + R 2 ) v 5 = R 1 · v 1 / (R 1 + R 2 ), v Since 6 = R 1 · v 2 / (R 1 + R 2 ), substituting in the above equation to obtain v 1 and v 2 , v 1 = A 1 (R 2 + (1 + A 2 ) R 1 ) Δ e 1 / (R 2 + (1 + A 1 + A 2 ) R 1 ) + A 1 A 2 R 1 Δe 2 / (R 2 + (1 + A 1 + A 2 ) R 1 ) v 2 = A 2 (R 2 + (1 + A 2 ) R 1 ) Δe 2 / (R 2 + (1 + A 1 + A 2 ) R 1 ) + A 1 A 2 R 1 Δe 1 / (R 2 + (1 + A 1 + A 2 ) R 1 ) where A 1 , A 2 >> 1, A 1 R 1 >> R 2 , A 2 R 1 >> R 2
(Generally so), v 1 = A 1 A 2 · (Δe 1 + Δe 2 ) / (A 1 + A 2 ) = v 2 In general, Δe 1 and Δe 2 are It is about several mV to several tens of mV,
Since A 1 and A 2 are 10 4 to 10 5 , Δe 1 + Δe 2 =
Unless 0, v 1 and v 2 have large voltages and are at the power supply potential (either the + side or the − side). Therefore, the output is a signal asymmetric with respect to the ground. As described above, the balanced amplifier of FIG. 7 has a problem that it cannot output symmetrical output signals.
【０００９】すなわち、図６の回路においては、対称な
出力信号を出力することができるが、不平衡負荷のよう
に片側を接地した場合、接地側の出力が負荷ショート状
態となり、アンプに過電流が流れることになる。従っ
て、不平衡出力に変換することができないという問題が
あった。That is, in the circuit shown in FIG. 6, symmetrical output signals can be output. However, when one side is grounded like an unbalanced load, the output on the ground side is in a load short-circuited state and an overcurrent flows to the amplifier. Will flow. Therefore, there is a problem that it cannot be converted into an unbalanced output.
【００１０】一方、図７の回路においては、入力にかか
わらず不平衡出力に変換することができるが、対称な出
力信号を出力することができないという問題があった。On the other hand, in the circuit of FIG. 7, there is a problem in that it is possible to convert to an unbalanced output regardless of the input, but it is not possible to output a symmetrical output signal.
【００１１】この発明は、上記のような問題点を解決し
て、対称な出力信号を出力し、不平衡出力に変換するこ
とができる平衡増幅器を提供することを目的とする。An object of the present invention is to solve the above problems and provide a balanced amplifier capable of outputting a symmetrical output signal and converting it into an unbalanced output.
【００１２】[0012]
【課題を解決するための手段】請求項１に係る平衡増幅
器は、第１の入力端、第２の入力端、第１の入力端から
の信号が印加される第１のアンプ、第２の入力端からの
信号が印加される第２のアンプ、第１のアンプからの出
力が印加される第１の出力端、第２のアンプからの出力
が印加される第２の出力端、を備えた平衡増幅器におい
て、所定電位を第１のアンプおよび第２のアンプの入力
に印加して、前記所定電位を第１のアンプおよび第２の
アンプの出力の基準電位とすること、を特徴としてい
る。A balanced amplifier according to a first aspect of the present invention comprises a first input terminal, a second input terminal, a first amplifier to which a signal from the first input terminal is applied, and a second amplifier. A second amplifier to which a signal from the input terminal is applied, a first output terminal to which the output from the first amplifier is applied, and a second output terminal to which the output from the second amplifier is applied In the balanced amplifier, a predetermined potential is applied to the inputs of the first amplifier and the second amplifier, and the predetermined potential is used as the reference potential of the outputs of the first amplifier and the second amplifier. ..
【００１３】[0013]
【作用】請求項１の平衡増幅器は、所定電位を第１のア
ンプおよび第２のアンプの入力に印加して、前記所定電
位を第１のアンプおよび第２のアンプの出力の基準電位
としている。従って、出力の基準電位をグランドから所
定電位に移動させている。According to another aspect of the balanced amplifier of the present invention, a predetermined potential is applied to the inputs of the first amplifier and the second amplifier, and the predetermined potential is used as the reference potential of the outputs of the first amplifier and the second amplifier. .. Therefore, the reference potential of the output is moved from the ground to the predetermined potential.
【００１４】[0014]
【実施例】図１に、この発明の一実施例による平衡増幅
器の基本回路図を示す。第１の入力端である１２に表わ
れる入力電圧ｅ1は、第１のアンプであるアンプ２０の
＋入力側に接続されている。第２の入力端である１４に
表われる入力電圧ｅ2は、第２のアンプであるアンプ２
２の＋入力側に接続されている。1 is a basic circuit diagram of a balanced amplifier according to an embodiment of the present invention. The input voltage e 1 appearing at 12 which is the first input terminal is connected to the + input side of the amplifier 20 which is the first amplifier. The input voltage e 2 appearing at 14 which is the second input terminal is the second amplifier which is the amplifier 2
2 is connected to the + input side.
【００１５】入力端１２とアンプ２０の＋入力側の間お
よび、入力端１２とアンプ２２の−入力側の間に抵抗Ｒ
1が設けられている。入力端１４とアンプ２２の＋入力
側の間および、入力端１４とアンプ２０の−入力側の間
にも抵抗Ｒ1が設けられている。アンプ２０の出力側と
アンプ２０の−入力側の間および、アンプ２０の＋入力
側とアンプ２４の出力側の間に抵抗Ｒ2が設けられてい
る。アンプ２２の出力側とアンプ２２の−入力側の間お
よび、アンプ２２の＋入力側と第２の後段増幅器である
アンプ２６の出力側の間に抵抗Ｒ2が設けられている。A resistor R is provided between the input end 12 and the + input side of the amplifier 20, and between the input end 12 and the − input side of the amplifier 22.
1 is provided. The resistor R 1 is also provided between the input end 14 and the + input side of the amplifier 22, and between the input end 14 and the − input side of the amplifier 20. A resistor R 2 is provided between the output side of the amplifier 20 and the − input side of the amplifier 20, and between the + input side of the amplifier 20 and the output side of the amplifier 24. A resistor R 2 is provided between the output side of the amplifier 22 and the − input side of the amplifier 22, and between the + input side of the amplifier 22 and the output side of the amplifier 26 which is the second post-stage amplifier.
【００１６】さらに、アンプ２４の＋入力には、所定電
位である、正側電源電位ＶAおよび正側電源電位ＶBの中
点電位、（ＶA＋ＶB）／２が入力されている。以下、こ
の図に基づいて、回路計算を行う。Further, the positive input of the amplifier 24 is supplied with a predetermined potential, which is a midpoint potential of the positive power supply potential V A and the positive power supply potential V B , (V A + V B ) / 2. Hereinafter, circuit calculation will be performed based on this figure.
【００１７】 ｖ1＝（Ｒ2／Ｒ1）・（ｅ1−ｅ2）＋（ＶA＋ＶB）／２ ｖ2＝−（Ｒ2／Ｒ1）・（ｅ1−ｅ2）＋（ＶA＋ＶB）／２ ｖ0＝ｖ1−ｖ2＝−（２Ｒ2／Ｒ1）・（ｅ1−ｅ2） （１） （ｖ1＋ｖ2）／２＝（ＶA＋ＶB）／２ （２） 従って、（２）により、ｖ1，ｖ2の出力信号は、基準電
位がグランドから移動して（ＶA＋ＶB）／２を基準とし
て対称な信号となっている。V 1 = (R 2 / R 1 ) · (e 1 −e 2 ) + ( VA + V B ) / 2 v 2 = − (R 2 / R 1 ) · (e 1 −e 2 ) + (V A + V B ) / 2 v 0 = v 1 −v 2 = − (2R 2 / R 1 ) · (e 1 −e 2 ) (1) (v 1 + v 2 ) / 2 = (V A + V B ) / 2 (2) Therefore, according to (2), the output signals of v 1 and v 2 are symmetrical signals with (V A + V B ) / 2 as the reference, with the reference potential moving from the ground.
【００１８】このため、（ＶA＋ＶB）／２は電源の中点
電位であるため出力における電圧利用率は最大になる。Therefore, since (V A + V B ) / 2 is the midpoint potential of the power source, the voltage utilization rate at the output becomes maximum.
【００１９】また、（２）において、平衡出力時には
（ＶA＋ＶB）／２＝０になっている（図４参照）。一
方、不平衡出力時には、例えばｖ2側を接地した場合、
出力電圧ｖ0の中点と電源の中点電位が等しい条件、す
なわち、（ＶA＋ＶB）／２＝（ｖ1−ｖ2）／２であるよ
うに動作することになる。この時、（１）により、 （ｖ1−ｖ2）／２＝−（Ｒ2／Ｒ1）・（ｅ1−ｅ2）＝（ＶA＋ＶB）／２ であるから、 ｖ1＝−（２Ｒ2／Ｒ1）・（ｅ1−ｅ2），ｖ2＝０，ｖ0＝ｖ1−ｖ2＝ｖ1 となる。この不平衡出力の状態を図５に示す。このた
め、出力信号は、入力信号ｅ1，ｅ2の差を増幅するの
で、利得の変化は生じない。また、ｖ2＝０であるの
で、接地によってアンプ２２に過電流が流れることもな
い。さらに、最大出力も電源電位がｖ0／２で動作する
ので相対的に平衡出力時と相違がなくなる。Further, in (2), (V A + V B ) / 2 = 0 at the time of balanced output (see FIG. 4). On the other hand, at the time of unbalanced output, for example, when the v 2 side is grounded,
It operates under the condition that the midpoint potential of the output voltage v 0 and the midpoint potential of the power supply are equal, that is, ( VA + V B ) / 2 = (v 1 −v 2 ) / 2. At this time, according to (1), (v 1 −v 2 ) / 2 = − (R 2 / R 1 ) · (e 1 −e 2 ) = ( VA + V B ) / 2, so v 1 = - (2R 2 / R 1) · (e 1 -e 2), v 2 = 0, v 0 = v 1 -v 2 = v is 1. The state of this unbalanced output is shown in FIG. Therefore, the output signal amplifies the difference between the input signals e 1 and e 2 , so that the gain does not change. Further, since v 2 = 0, overcurrent does not flow in the amplifier 22 due to grounding. Furthermore, the maximum output even when the power supply potential is v 0/2 relatively balanced output at a different eliminates since operating at.
【００２０】このように、図１の回路においては、電源
の中点電位をアンプ２０，２２の入力に印加して、
ｖ1，ｖ2の出力の基準電位をグランドから電源の中点電
位に移動することにより、対称な出力信号を出力し、利
得の変化がなく過電流が流れることもなく不平衡出力に
変換することができるようになる。As described above, in the circuit of FIG. 1, the midpoint potential of the power supply is applied to the inputs of the amplifiers 20 and 22,
By moving the reference potential of the v 1 and v 2 outputs from the ground to the midpoint potential of the power supply, a symmetrical output signal is output and converted into an unbalanced output without gain change and no overcurrent flow. Will be able to.
【００２１】次に、図２に、この発明の他の実施例であ
る平衡増幅器の回路を示す。この平衡増幅器は、図１の
アンプ２４に代って、交流をパスする積分回路を有する
アンプ３０，３２を使用している。この回路によっても
同様な出力を得ることができる。以下、この図につい
て、回路計算を行う。Next, FIG. 2 shows a circuit of a balanced amplifier according to another embodiment of the present invention. This balanced amplifier uses amplifiers 30 and 32 having an integrating circuit that passes alternating current, instead of the amplifier 24 of FIG. Similar outputs can be obtained by this circuit as well. Hereinafter, circuit calculation will be performed on this figure.
【００２２】 ｖ5＝（１＋jωＣＲ／jωＣＲ）・（（ＶA＋ＶB）／２）−ｖ1／jωＣＲ ｖ6＝（１＋jωＣＲ／jωＣＲ）・（（ＶA＋ＶB）／２）−ｖ2／jωＣＲ また、 ｖ3＝Ｒ1・ｖ1／（Ｒ1＋Ｒ2）＋Ｒ2・ｅ2／（Ｒ1＋Ｒ2） ＝Ｒ2・ｅ1／（Ｒ1＋Ｒ2）＋Ｒ1・ｖ5／（Ｒ1＋Ｒ2） ｖ4＝Ｒ1・ｖ2／（Ｒ1＋Ｒ2）＋Ｒ2・ｅ1／（Ｒ1＋Ｒ2） ＝Ｒ2・ｅ2／（Ｒ1＋Ｒ2）＋Ｒ1・ｖ6／（Ｒ1＋Ｒ2） であるので、 ｖ1＝（jωＣＲ・Ｒ2／Ｒ1（１＋jωＣＲ））・（ｅ1−ｅ2） ＋（ＶA＋ＶB）／２ ｖ2＝−（jωＣＲ・Ｒ2／Ｒ1（１＋jωＣＲ））・（ｅ1−ｅ2） ＋（ＶA＋ＶB）／２ これにより、 ｖ0＝ｖ1−ｖ2 ＝（２jωＣＲ・Ｒ2／Ｒ1（１＋jωＣＲ））・（ｅ1−ｅ2） （３） （ｖ1＋ｖ2）／２＝（ＶA＋ＶB）／２ （４） 従って、（３），（４）により図１の回路と同様な結果
となっている。V 5 = (1 + jωCR / jωCR) · ((V A + V B ) / 2) −v 1 / jωCR v 6 = (1 + jωCR / jωCR) · ((V A + V B ) / 2) −v 2 / jωCR Further, v 3 = R 1 · v 1 / (R 1 + R 2 ) + R 2 · e 2 / (R 1 + R 2 ) = R 2 · e 1 / (R 1 + R 2 ) + R 1 · v 5 / ( R 1 + R 2 ) v 4 = R 1 · v 2 / (R 1 + R 2 ) + R 2 · e 1 / (R 1 + R 2 ) = R 2 · e 2 / (R 1 + R 2 ) + R 1 · v 6 Since / (R 1 + R 2 ), v 1 = (jωCR · R 2 / R 1 (1 + jωCR)) · (e 1 −e 2 ) + ( VA + V B ) / 2 v 2 = − (jωCR · R 2 / R 1 (1 + jωCR)) · ( by e 1 -e 2) + (V A + V B) / 2 which, v 0 = v 1 -v 2 = (2jωCR · R 2 / R 1 (1 + jωCR)) · (e 1 -e 2) ( 3) (v 1 + v 2) / 2 (V A + V B) / 2 (4) Thus, (3) has the same result as the circuit of FIG. 1 (4).
【００２３】次に、図２に示す平衡増幅器は、出力オフ
セットを小さくすることもできる。以下、出力オフセッ
ト電圧（直流電圧）を求めるために、図３によりオフセ
ット解析を行う。アンプ２０，２２，２４，２６，２
８，３０の入力換算オフセット電圧をそれぞれ△ｅ1，
△ｅ2，△ｅ3，△ｅ4，△ｅ5，△ｅ6とすると、 ｖ5＝−Ａ3ｖ1−Ａ3△ｅ3 ｖ6＝−Ａ4ｖ2−Ａ4△ｅ4 ｖ7＝（Ａ5／（１＋Ａ5））・△ｅ5 ｖ8＝（Ａ6／（１＋Ａ6））・△ｅ6 ｖ1＝Ａ1（ｖ3−ｖ3′＋△ｅ1） ｖ2＝Ａ2（ｖ4−ｖ4′＋△ｅ2） ｖ3＝Ｒ1・ｖ5／（Ｒ1＋Ｒ2）＋Ｒ2・ｖ7／（Ｒ1＋Ｒ2） ｖ3′＝Ｒ1・ｖ1／（Ｒ1＋Ｒ2）＋Ｒ2・ｖ8／（Ｒ1＋Ｒ2） ｖ4＝Ｒ1・ｖ6／（Ｒ1＋Ｒ2）＋Ｒ2・ｖ8／（Ｒ1＋Ｒ2） ｖ4′＝Ｒ1・ｖ2／（Ｒ1＋Ｒ2）＋Ｒ2・ｖ7／（Ｒ1＋Ｒ2） 以上の式より、ｖ1，ｖ2を求める。一般に、Ａ1，Ａ2，
Ａ3，Ａ4，Ａ5，Ａ6 >>１であり、Ａ1Ａ3Ｒ1 >>Ｒ2，Ａ
2Ａ4Ｒ1 >>Ｒ2であるので、 ｖ1＝（Ｒ1＋Ｒ2）△ｅ1／Ａ3Ｒ1−△ｅ3＋Ｒ2（△ｅ5−△ｅ6）／Ａ3Ｒ1 ｖ2＝（Ｒ1＋Ｒ2）△ｅ2／Ａ4Ｒ1−△ｅ4＋Ｒ2（△ｅ5−△ｅ6）／Ａ4Ｒ1 よって、 ｖ0＝ｖ1−ｖ2 ＝（（Ｒ1＋Ｒ2）／Ｒ1）・（△ｅ1／Ａ3−△ｅ2／Ａ4）−△ｅ3＋△ｅ4 ＋（Ｒ2／Ｒ1）・（１／Ａ3＋１／Ａ4）・（△ｅ5−△ｅ6） （５） （ｖ1＋ｖ2）／２ ＝（（Ｒ1＋Ｒ2）／Ｒ1）・（△ｅ1／Ａ3＋△ｅ2／Ａ4）−△ｅ3−△ｅ4 ＋（Ｒ2／Ｒ1）・（１／Ａ3−１／Ａ4）・（△ｅ5−△ｅ6） （６） ここで、それぞれ、絶対値で△ｅ1＝△ｅ2＝△ｅ5＝△
ｅ6＝１０ｍＶ，△ｅ3＝△ｅ4＝３ｍＶとし、Ｒ2＝４Ｒ
1，Ａ3＝Ａ4＝１０4として上式に代入して、ｖ0MAX，
（ｖ1＋ｖ2）／２（MAX）を求めると、 ｖ0MAX＝６．０２６ｍＶ （ｖ1＋ｖ2）／２（MAX）＝３．０１ｍＶ となり、出力オフセットは、ほとんどＡ3，Ａ4の入力換
算オフセット電圧で決まる。従って、Ａ3，Ａ4のオフセ
ットの小さいものを使用すれば、この回路の出力オフセ
ットを小さく抑えることもできる。Next, the balanced amplifier shown in FIG. 2 can reduce the output offset. Hereinafter, in order to obtain the output offset voltage (DC voltage), offset analysis is performed with reference to FIG. Amplifiers 20, 22, 24, 26, 2
Input conversion offset voltage of 8 and 30 is Δe 1 ,
Letting Δe 2 , Δe 3 , Δe 4 , Δe 5 , and Δe 6 be v 5 = −A 3 v 1 −A 3 Δe 3 v 6 = −A 4 v 2 −A 4 Δe 4 v 7 = (A 5 / ( 1 + A 5)) · △ e 5 v 8 = (A 6 / (1 + A 6)) · △ e 6 v 1 = A 1 (v 3 -v 3 '+ △ e 1) v 2 = A 2 (v 4 −v 4 ′ + Δe 2 ) v 3 = R 1 · v 5 / (R 1 + R 2 ) + R 2 · v 7 / (R 1 + R 2 ) v 3 ′ = R 1 · v 1 / (R 1 + R 2 ) + R 2 · v 8 / (R 1 + R 2 ) v 4 = R 1 · v 6 / (R 1 + R 2 ) + R 2 · v 8 / (R 1 + R 2 ) v 4 ′ = R 1 · v 2 / (R 1 + R 2 ) + R 2 · v 7 / (R 1 + R 2 ) From the above equation, v 1 and v 2 are obtained. In general, A 1 , A 2 ,
A 3 , A 4 , A 5 , A 6 >> 1, and A 1 A 3 R 1 >> R 2 , A
Since 2 A 4 R 1 >> R 2 , v 1 = (R 1 + R 2 ) Δe 1 / A 3 R 1 −Δe 3 + R 2 (Δe 5 −Δe 6 ) / A 3 R 1 v 2 = (R 1 + R 2 ) Δe 2 / A 4 R 1 −Δe 4 + R 2 (Δe 5 −Δe 6 ) / A 4 R 1 Therefore, v 0 = v 1 −v 2 = (( R 1 + R 2 ) / R 1 ) · (Δe 1 / A 3 −Δe 2 / A 4 ) −Δe 3 + Δe 4 + (R 2 / R 1 ) · (1 / A 3 + 1 / A 4 ) ・ (Δe 5 −Δe 6 ) (5) (v 1 + v 2 ) / 2 = ((R 1 + R 2 ) / R 1 ) · (Δe 1 / A 3 + Δe 2 / A 4 ) −Δe 3 −Δe 4 + (R 2 / R 1 ) · (1 / A 3 −1 / A 4 ) · (Δe 5 −Δe 6 ) (6) where, in absolute values, △ e 1 = △ e 2 = △ e 5 = △
e 6 = 10 mV, Δe 3 = Δe 4 = 3 mV, and R 2 = 4R
Substituting 1 and A 3 = A 4 = 10 4 into the above equation, v 0MAX ,
When (v 1 + v 2 ) / 2 ( MAX ) is calculated , v 0MAX = 6.026 mV (v 1 + v 2 ) / 2 ( MAX ) = 3.01 mV, and the output offset is almost the input of A 3 and A 4 . Determined by the converted offset voltage. Therefore, the output offset of this circuit can be suppressed to a small level by using a small offset of A 3 and A 4 .
【００２４】従って、図１の回路においては、対称な出
力信号を出力し、利得の変化がなく過電流が流れること
もなく不平衡出力を変換することができ、図２の回路で
はさらに、出力オフセットを小さく抑えることができ
る。Therefore, in the circuit of FIG. 1, a symmetrical output signal can be output, and the unbalanced output can be converted without the change of gain and the flow of overcurrent, and in the circuit of FIG. The offset can be kept small.
【００２５】[0025]
【発明の効果】請求項１の平衡増幅器は、所定電位を第
１のアンプおよび第２のアンプの入力に印加して、前記
所定電位を第１のアンプおよび第２のアンプの出力の基
準電位としている。これにより、出力の基準電位をグラ
ンドから所定電位に移動させている。従って、対称な出
力信号を出力し、利得の変化がなく過電流が流れること
もなく不平衡出力に変換することができる。According to the balanced amplifier of the present invention, a predetermined potential is applied to the inputs of the first and second amplifiers, and the predetermined potential is applied to the reference potential of the outputs of the first and second amplifiers. I am trying. As a result, the reference potential of the output is moved from the ground to the predetermined potential. Therefore, it is possible to output a symmetrical output signal and convert it to an unbalanced output without changing the gain and without causing an overcurrent.
【図１】この発明の一実施例による平衡増幅器の回路図
を示す。FIG. 1 shows a circuit diagram of a balanced amplifier according to an embodiment of the present invention.
【図２】この発明の一実施例による平衡増幅器の回路図
を示す。FIG. 2 shows a circuit diagram of a balanced amplifier according to an embodiment of the present invention.
【図３】この発明の一実施例による平衡増幅器の回路図
を示す。FIG. 3 shows a circuit diagram of a balanced amplifier according to an embodiment of the present invention.
【図４】平衡出力の状態を示す図である。FIG. 4 is a diagram showing a state of balanced output.
【図５】不平衡出力の状態を示す図である。FIG. 5 is a diagram showing a state of unbalanced output.
【図６】従来の平衡増幅器の回路図を示す。FIG. 6 shows a circuit diagram of a conventional balanced amplifier.
【図７】従来の平衡増幅器の回路図を示す。FIG. 7 shows a circuit diagram of a conventional balanced amplifier.
【図８】従来の平衡増幅器の回路図を示す。FIG. 8 shows a circuit diagram of a conventional balanced amplifier.
１２・・・第１の入力端 １４・・・第２の入力端 １６・・・第１の出力端 １８・・・第２の出力端 ２０・・・アンプ ２２・・・アンプ ２４・・・アンプ 特許出願人 オンキョー株式会社出願人代理人 弁理士
古谷栄男12 ... 1st input end 14 ... 2nd input end 16 ... 1st output end 18 ... 2nd output end 20 ... Amplifier 22 ... Amplifier 24 ... Amplifier Patent Applicant Onkyo Corporation Applicant Agent Patent Attorney Eiko Furuya
Claims (1)
加して、前記所定電位を第１のアンプおよび第２のアン
プの出力の基準電位とすること、 を特徴とする平衡増幅器。1. A first input terminal, a second input terminal, a first amplifier to which a signal from the first input terminal is applied, and a second amplifier to which a signal from the second input terminal is applied. , A first output terminal to which the output from the first amplifier is applied, and a second output terminal to which the output from the second amplifier is applied, wherein a predetermined potential is applied to the first amplifier and A balanced amplifier, which is applied to an input of a second amplifier to set the predetermined potential as a reference potential of outputs of the first amplifier and the second amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234840A JP2501686B2 (en) | 1991-09-13 | 1991-09-13 | Balanced amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234840A JP2501686B2 (en) | 1991-09-13 | 1991-09-13 | Balanced amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575362A true JPH0575362A (en) | 1993-03-26 |
| JP2501686B2 JP2501686B2 (en) | 1996-05-29 |
Family
ID=16977193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234840A Expired - Fee Related JP2501686B2 (en) | 1991-09-13 | 1991-09-13 | Balanced amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2501686B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61111614A (en) * | 1984-11-02 | 1986-05-29 | 井関農機株式会社 | Senisitivity control apparatus of earth float in agricultural working machine |
| WO2002095935A1 (en) * | 2001-05-21 | 2002-11-28 | Niigata Seimitsu Co., Ltd. | Audio output amplifier |
| WO2002095936A1 (en) * | 2001-05-21 | 2002-11-28 | Niigata Seimitsu Co., Ltd. | Audio output amplifier |
| KR20030037012A (en) * | 2001-11-01 | 2003-05-12 | 주식회사 미토스엠텍 | Balance amplifier circuit |
| JP2005311696A (en) * | 2004-04-21 | 2005-11-04 | Matsushita Electric Ind Co Ltd | Amplifier and reference voltage generation circuit |
| JP2017041685A (en) * | 2015-08-18 | 2017-02-23 | オンキヨー株式会社 | Music playback device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4539366B2 (en) | 2005-02-22 | 2010-09-08 | トヨタ自動車株式会社 | Body front structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS635717U (en) * | 1986-06-27 | 1988-01-14 | ||
| JPH0389705A (en) * | 1989-09-01 | 1991-04-15 | Fuji Photo Film Co Ltd | Amplifier circuit |
-
1991
- 1991-09-13 JP JP3234840A patent/JP2501686B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS635717U (en) * | 1986-06-27 | 1988-01-14 | ||
| JPH0389705A (en) * | 1989-09-01 | 1991-04-15 | Fuji Photo Film Co Ltd | Amplifier circuit |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61111614A (en) * | 1984-11-02 | 1986-05-29 | 井関農機株式会社 | Senisitivity control apparatus of earth float in agricultural working machine |
| WO2002095935A1 (en) * | 2001-05-21 | 2002-11-28 | Niigata Seimitsu Co., Ltd. | Audio output amplifier |
| WO2002095936A1 (en) * | 2001-05-21 | 2002-11-28 | Niigata Seimitsu Co., Ltd. | Audio output amplifier |
| KR20030037012A (en) * | 2001-11-01 | 2003-05-12 | 주식회사 미토스엠텍 | Balance amplifier circuit |
| JP2005311696A (en) * | 2004-04-21 | 2005-11-04 | Matsushita Electric Ind Co Ltd | Amplifier and reference voltage generation circuit |
| JP2017041685A (en) * | 2015-08-18 | 2017-02-23 | オンキヨー株式会社 | Music playback device |
| US9774950B2 (en) | 2015-08-18 | 2017-09-26 | Onkyo Corporation | Music reproducing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2501686B2 (en) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1349273B1 (en) | Single-ended-to-differential converter with common-mode voltage control | |
| US20070241813A1 (en) | Amplifier Circuit with Automatic Gain Correction | |
| JP2501686B2 (en) | Balanced amplifier | |
| JP2543177B2 (en) | Clamping device and automatic gain control device | |
| US6275104B1 (en) | Multistage amplifier with local error correction | |
| US4739280A (en) | Amplifier circuit having reduced crossover distortion | |
| US5701601A (en) | Receive signal level detection system | |
| JPH03183967A (en) | Voltage or current application current or voltage measuring instrument | |
| US6774720B2 (en) | Electric field intensity detecting circuit and limiter amplifier | |
| JP2722351B2 (en) | Imaging signal processing device | |
| JPH0328579Y2 (en) | ||
| JPS62120723A (en) | Bias circuit for analog-digital converter | |
| JPS5940276A (en) | Apparatus for calculating collector loss | |
| JPH1093365A (en) | Audio power amplifying circuit | |
| JPH05259769A (en) | Variable gain amplifier | |
| JPH08250943A (en) | Balanced amplifier circuit | |
| KR100243309B1 (en) | Out signal input apparatus with noise deleting | |
| JP2005064903A (en) | Broadband amplifier and i-v converter | |
| JPH05126638A (en) | Spot light position normalizing device | |
| JPS6117618Y2 (en) | ||
| JPS6214528A (en) | Intermediate frequency amplifying circuit with electric field intensity detecting function | |
| JPS62132409A (en) | Low frequency amplifier circuit | |
| JPH0555845A (en) | Balance amplifier | |
| EP1744460A1 (en) | Amplifier for electrical parameters measurement apparatuses | |
| JPH0511526U (en) | Compound amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |