JPH0575160A

JPH0575160A - アバランシエホトダイオードおよびその動作方法

Info

Publication number: JPH0575160A
Application number: JP3236142A
Authority: JP
Inventors: Haruhiko Kuwazuka; 治彦鍬塚
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-09-17
Filing date: 1991-09-17
Publication date: 1993-03-26

Abstract

(57)【要約】（修正有）【目的】光信号を高感度に受信可能なアバランシェホ
トダイオードに関し、高速特性を改良し、雑音特性の悪
化を減少することのできるアバランシェホトダイオード
を提供する。【構成】被検出波長の光を吸収できる第１のバンドギ
ャップを持つ第１の化合物半導体で形成され、第１の伝
導型の低い不純物濃度を有する光吸収層と、その上のそ
れよりも広い第２のバンドギャップを持つ第２の化合物
半導体での、前記第１の伝導型の高い不純物濃度と極め
て薄い厚さを有する電界降下層と、第１よりも広い第３
のバンドギャップを持つ第３の化合物半導体の、前記第
１の伝導型の約３×１０¹⁶ｃｍ^-3以上の中間の不純物濃
度を有するアバラシェ増倍層と、その上に前記第１より
も広い第４のバンドギャップを持つ第４の化合物半導体
で形成され、第１の伝導型と逆の第２の伝導型の高い不
純物濃度を有する逆伝導型半導体層とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体受光装置に関
し、特に光ファイバを用いた光通信等において高速の光
信号を高感度に受信可能なアバランシェホトダイオード
およびその動作方法に関する。

【０００２】近年、通信の高度化に伴い、光通信の高速
化が要求されている。このためには光信号を電気信号に
変換する受光素子にも高速化が要求されている。アバラ
ンシェホトダイオード（ＡＰＤ）は、内部で電流増倍機
構を持つため、高感度な受光素子として広く用いられて
いる。

【０００３】

【従来の技術】図５に、従来の技術によるＡＰＤの構造
とその内部の電界分布を示す。図５（Ａ）において、ｎ
⁺型ＩｎＰ基板５１の上に、ｎ^-型ＩｎＧａＡｓで形成
された光吸収層５２が配置されている。１μｍ帯の光に
対して、ＩｎＰは透明であるが、ＩｎＧａＡｓは光吸収
を示す。ファイバ等から１μｍ帯の光を光吸収層５２に
入射することにより、その内部に電子−正孔対を形成す
ることができる。なお、ＩｎＧａＡｓの組成は、ＩｎＰ
と格子整合するように選択する。

【０００４】光吸収層５２の上には、組成をＩｎＧａＡ
ｓからＩｎＰへ徐々に変化させ、ヘテロ接合による障壁
を緩和させるＩｎＧａＡｓＰヘテロ障壁緩和層５３が配
置され、その上に電界強度を急激に変化させるためのｎ
⁺型ＩｎＰの電界降下層５４が配置される。

【０００５】この電界降下層５４の上に、ｉ型またはｎ
^-型ＩｎＰの窓層５６が配置され、その表面から所定深
さまでｐ型不純物がドープされてｐ⁺型ＩｎＰ逆導電型
領域５７が形成される。

【０００６】なお、この逆導電型領域５７の下には、ｉ
型またはｎ^-型ＩｎＰのアバランシェ増倍層５５が残さ
れる。さらに、ｐ⁺型ＩｎＰの逆導電型領域５７の端部
を囲むようにｐ^-型ＩｎＰの電界集中緩和領域５８が形
成される。逆導電型領域５７の周辺部表面上には、ｐ側
電極６１が形成され、その他の表面上にはＳｉＮで形成
され、反射防止膜を兼ねるパッシベーション膜５９が形
成される。

【０００７】このような半導体構造の中で、ｐｎ接合６
３はｐ型の逆導電型領域５７およびその周囲を取り囲む
電界集中緩和領域５８とその周囲のｎ型領域５４、５
５、５６との界面に形成され、光吸収層５２がバンドギ
ャップの最も狭い光を吸収する領域を構成する。

【０００８】図の構成において、ｐ側電極６１とｎ側電
極６２の間に逆バイアス電圧を印加すると、空乏層はｐ
ｎ接合６３から周辺のｎ型領域に向かって延びる。半導
体構造の上側からパッシベーション膜５９を通って光が
入射すると、その光は光吸収層５２で吸収され、電子・
正孔対を発生する。

【０００９】これらの電子・正孔対のうち、電子はｎ⁺
型ＩｎＰで構成された基板５１方向に引き寄せられ、正
孔はｐ型領域５７、５８の方向に引き寄せられる。正孔
が通過する領域のうち、高電界が形成された領域がある
と、そこでイオン化が生じ、キャリアの増倍が行なわれ
る。

【００１０】図５（Ｂ）に、図５（Ａ）の主要領域内で
逆バイアス印加時に生じる電界分布を示す。図５（Ｂ）
において、横軸は図５（Ａ）の半導体構造の深さ方向の
位置を示し、縦軸は電界強度を示す。

【００１１】逆バイアス電圧による空乏化はｐｎ接合６
３から両側に延びるが、逆導電型領域５７は高不純物濃
度を有するため、空乏化する幅は極めて狭い。これに対
し、逆側に配置されたアバランシェ増倍層５５は極めて
低不純物濃度のため、その全領域が容易に空乏化され、
かつその内部での電界強度の変化は極めて少ない。

【００１２】空乏化はさらにｎ⁺型領域である電界降下
層５４に進む。高不純物濃度の電界降下層５４内で電界
は急激に変化し、光吸収層５２に向かって電界強度は急
激に減少する。

【００１３】低不純物濃度領域であるヘテロ障壁降下層
５３および光吸収層５２内では電界強度の変化は少な
い。このようにして、図５（Ｂ）に示すような電界分布
が形成される。

【００１４】図５（Ａ）に示す構成は、電界緩和層５４
が高不純物濃度であり、その両側に配置されたアバラン
シェ増倍層５５および光吸収層５２ないしヘテロ障壁緩
和層５３が低不純物濃度領域であるため、不純物濃度に
関し、ローハイローの構造を形成する。

【００１５】ＡＰＤの応答速度を制限する要因として、
アバランシェ増倍が立ち上がるのに要する時間がある。
ＡＰＤを高速化するにはこのアバランシェ立ち上がり時
間を短縮化することが望まれる。アバランシェ立ち上が
り時間を短くするには、アバランシェ増倍層５５の厚さ
を、図５（Ｂ）の破線に示すように薄くすることが効果
的である。

【００１６】薄くしたアバランシェ増倍層５５内で所望
のキャリア増倍率を得ようとすると、イオン化率を高く
するためにアバランシェ増倍層５５の電界強度を破線の
ように高くすることが必要となる。

【００１７】図３は、アバランシェ増倍層を構成するＩ
ｎＰのイオン化率を電界強度の関数として示すグラフで
ある。図３において、横軸は電界強度の逆数を示し、縦
軸はイオン化率を示す。○は正孔のイオン化率を示し、
●は電子のイオン化率を示す。

【００１８】図に示すように、イオン化率は電界強度が
増大するにしたがって大きくなる。また、正孔のイオン
化率は電子のイオン化率よりも高い。しかしながら、電
界強度が大きくなるにしたがって正孔のイオン化率に対
する電子のイオン化率の比は次第に１に近づく傾向を有
する。

【００１９】ところで、図５（Ｂ）の破線に示すよう
に、アバランシェ増倍層５５内の電界強度が増大する
と、電子のイオン化率の正孔のイオン化率に対する比が
次第に１に近づく。

【００２０】アバランシェホトダイオードにおいて、雑
音を低くするには、正孔または電子の一方のキャリアの
みがイオン化を生じることが望ましいが、アバランシェ
増倍層５５内では電子によっても正孔によってもイオン
化が生じることになる。

【００２１】光吸収層５２で電子・正孔対が発生し、そ
のうちの正孔がアバランシェ増倍層５５に注入されたと
き、アバランシェ増倍が生じ、アバランシェ増倍層５５
内で電子および正孔が発生する。このうち電子はアバラ
ンシェ増倍層５５から光吸収層５２の方向に向かって進
むが、電界強度が高いとアバランシェ増倍層５５内で再
びイオン化を生じるようになる。

【００２２】すなわち、アバランシェ増倍層５５内の電
界強度が高くなると、電子のイオン化による正のフィー
ドバックが大きくなる。これはアバランシェ過程で生じ
る雑音（過剰雑音）を増加させる。

【００２３】すなわち、ＡＰＤを高速化するためアバラ
ンシェ増倍層５５を薄くすると、応答速度が高速化する
と共に雑音特性、したがって感度を悪化させてしまうこ
とになる。

【００２４】図６は、従来の技術による他のアバランシ
ェホトダイオードを示す。図６（Ａ）は構成を断面で示
し、図６（Ｂ）は主要構造内の電界強度分布を示す。図
６（Ａ）に示す構成は、図５（Ａ）に示す構成のｎ^-型
ＩｎＰのアバランシェ増倍層を除去したものに対応す
る。

【００２５】すなわち、ｎ⁺型ＩｎＰで形成された基板
５１の上に、ｎ^-型ＩｎＧａＡｓで形成された光吸収層
５２、ｎ^-型ＩｎＧａＡｓＰで形成されたヘテロ障壁緩
和層５３、ｎ⁺型ＩｎＰで形成されたアバランシェ増倍
層６４、ｎ^-型ＩｎＰで形成された窓層５６がエピタキ
シャルに積層され、窓層５６内にアバランシェ増倍層６
４に達するようにｐ型不純物を高濃度にドープした逆導
電型領域５７が形成され、その周囲にｐ^-型電界集中緩
和領域５８が形成されている。

【００２６】ｐｎ接合６３の主要部は、ｐ⁺型逆導電型
領域５７とｎ⁺型アバランシェ増倍層６４の間に形成さ
れたｐ⁺−ｎ⁺接合となる。この構造は、ｎ⁺型のアバ
ランシェ増倍層６４の下にｎ^-型の光吸収層５２および
ヘテロ障壁緩和層５３が配置されているので、その不純
物濃度の分布からハイロー構造と呼ばれる。

【００２７】図６（Ａ）に示す構成のｐ側電極６１とｎ
側電極６２の間に逆バイアス電圧を印加すると、ｐｎ接
合６３の周囲に空乏層が発達する。この時の電界分布
を、図６（Ｂ）に示す。図６（Ｂ）において、横軸は図
６（Ａ）の構成の深さ方向の位置、縦軸は電界強度を示
す。

【００２８】ｐｎ接合６３に接したｎ側領域は、ｎ⁺型
のアバランシェ増倍層６４であるため、電界強度はｐｎ
接合６３から両側に減少する形状となる。なお、ｎ^-型
領域であるヘテロ障壁緩和層５３および光吸収層５２内
では不純物濃度が低いため、電界強度の変化が小さいこ
とは、図５の場合と同様である。

【００２９】ところで、図６に示すＡＰＤのアバランシ
ェ立ち上がり時間を短くするためには、図５に示す構成
と同様に、図６（Ｂ）の破線に示すようにアバランシェ
増倍層６４の厚さを薄くすることが有効である。このと
き、所望のキャリア増倍率を得るためには、図５の構成
と同様、アバランシェ増倍層６４内における電界強度を
増大させる必要がある。このため、過剰雑音が増大す
る。

【００３０】さらに、図６の構成においては、アバラン
シェ増倍層６４内で電界強度が大きく変化するため、平
均的電界強度の値を大きくしようとすると、電界強度の
最大値は極めて大きな値となってしまう。このような領
域においては、正孔のイオン化率と電子のイオン化率が
互いに近い値となり、過剰雑音を増大させることにな
る。

【００３１】さらに、図６（Ｂ）の電界分布から見られ
るように、アバランシェ増倍層６４のうち光吸収層５２
に近い部分においては電界強度が低く、このような領域
においてはイオン化率自身が小さくなってしまう。

【００３２】すなわち、図６に示す構成においては、キ
ャリア増倍にも光吸収にも寄与しない領域が存在する。
このためキャリア走行時間が増加し、高速特性において
図５に示すローハイロー構造に比べて不利となる。

【００３３】

【発明が解決しようとする課題】以上説明したように、
従来の技術においては、高速特性を改善しようとすると
雑音特性が悪化する問題がある。

【００３４】本発明の目的は、高速特性を改良できると
共に、雑音特性の悪化を減少することのできるアバラン
シェホトダイオードを提供することである。本発明の他
の目的は、高速特性を改善すると共に雑音特性の悪化を
減少することのできるアバランシェホトダイオードの動
作方法を提供することである。

【００３５】

【課題を解決するための手段】本発明のアバランシェホ
トダイオードは、検出しようとする波長の光を吸収でき
る第１のバンドギャップを持つ第１の化合物半導体で形
成され、第１の導電型の低い不純物濃度を有する光吸収
層と、前記光吸収層上に形成され、前記第１バンドギャ
ップよりも広い第２のバンドギャップを持つ第２の化合
物半導体で形成され、前記第１の導電型の高い不純物濃
度と極めて薄い厚さを有する電界降下層と、前記電界降
下層上に隣接して形成され、前記第１のバンドギャップ
よりも広い第３のバンドギャップを持つ第３の化合物半
導体で形成され、前記第１の導電型の約３×１０¹⁶ｃｍ
^-3以上の中間の不純物濃度を有するアバランシェ増倍層
と、前記アバランシェ増倍層上に隣接して形成され、前
記第１のバンドギャップよりも広い第４のバンドギャッ
プを持つ第４の化合物半導体で形成され、第１の導電型
と逆の第２の導電型の高い不純物濃度を有する逆導電型
半導体層とを有する。

【００３６】図１は、本発明の原理説明図である。図１
（Ａ）は構成を示す概略断面図である。第１導電型の低
い不純物濃度を有する光吸収層２の上に、同一導電型で
高い不純物濃度と極めて薄い厚さを有する電界降下層４
と、同一導電型の約３×１０ ¹⁶ｃｍ^-3以上の中間の不純
物濃度と所定の厚さを有するアバランシェ増倍層５と、
逆導電型で高い不純物濃度を有する逆導電型半導体層７
とが形成されている。

【００３７】バンドギャップは光吸収層２において狭
く、他の領域においては広い。これらの領域は化合物半
導体で形成されている。本構成においては、アバランシ
ェ増倍層５が、約３×１０¹⁶ｃｍ^-3以上の中間の不純物
濃度を有することが特に重要である。

【００３８】

【作用】図１（Ａ）に示す構成に逆バイアス電圧を印加
すると、図１（Ｂ）に示すような電界分布を生じる。逆
導電型半導体層７は高い不純物濃度を有するため、電界
強度は急激に立ち上がる。

【００３９】アバランシェ増倍層５は中間の不純物濃度
を有するため、電界強度は光吸収層２に向かって徐々に
減少する。電界降下層４は高い不純物濃度を有するた
め、電界強度は急激に減少する。光吸収層２は低い不純
物濃度を有するため、電界強度は極めて緩やかに変化す
る。

【００４０】アバランシェ増倍層５において、電界強度
がかなり変化するため、その領域を電界強度が比較的弱
い領域５ａと、電界強度が比較的強い領域５ｂとに分け
て考えることができる。このような電界強度分布におい
てキャリアがどのように運動するかを、図１（Ｃ）に概
略的に示す。

【００４１】光吸収層２において、入射光が吸収される
と、光吸収によって電子・正孔対が発生する。電子・正
孔対のうち、正孔は逆導電型半導体層７に向かって進行
する。アバランシェ増倍層５内の低い電界強度を有する
領域５ａにおいては、正孔のイオン化率はある程度の値
を有するため、注入される正孔によってあらたな電子・
正孔対の生成が行なわれる。

【００４２】比較的弱い電界強度を有する領域５ａにお
いては、電子は低いイオン化率を有するため、ここで発
生した電子はイオン化を生ぜず、光吸収層２から基板方
向に引き出される。

【００４３】正孔は、さらに電界強度の強い領域５ｂに
注入され、さらに電子・正孔対の生成を行なう。これら
のうち電子は、光吸収層２方向に引き出されるが、電界
強度の比較的弱い領域５ａにおいては、電子のイオン化
率は低いため、イオン化をあまり生ぜず、光吸収層２に
引き出される。このようにして、正孔のイオン化率を比
較的高い値に保ち、電子のイオン化率を比較的低い値に
保った動作が行なわれる。

【００４４】以上の解析は平均的なキャリアの動きであ
るが、平均的に見て正孔のイオン化が所定通り行なわれ
るのに対し、電子のイオン化が抑圧されることは明らか
である。

【００４５】図５に示す従来の技術と比べると、雑音を
低く保ったまま比較的高い電界強度を有する５ｂの電界
強度を高く設定することができるため、キャリア増倍率
を高くすることができる。

【００４６】図６に示す従来の技術と比べると、比較的
低い電界強度を有する領域５ａの電界強度を高くしてイ
オン化に寄与しない領域を減少するとともに、比較的高
い電界強度を有する領域５ｂの電界強度を下げて、電子
のイオン化率を下げ、雑音を下げることができる。

【００４７】このようにして、全体としてのキャリア増
倍率を高く保ち、かつ電子のイオン化率を低く抑えるこ
とにより、過剰雑音の増大を抑圧することができる。

【００４８】

【実施例】図２に、本発明の実施例によるアバランシェ
ホトダイオードを示す。不純物濃度約１×１０¹⁸ｃｍ^-3
と厚さ約３００μｍを有するｎ⁺型ＩｎＰ基板１の上
に、不純物濃度約２×１０¹⁵ｃｍ^-3を有するｎ^-型Ｉｎ
ＧａＡｓ光吸収層２を、厚さ約１．５μｍエピタキシャ
ルに成長し、その上にヘテロ接合による電位障壁を緩和
するためのヘテロ障壁緩和層３を不純物濃度約２×１０
¹⁵ｃｍ^-3、厚さ約０．１μｍを有するｎ^-型組成勾配Ｉ
ｎＧａＡｓＰのエピタキシャル層で形成する。ＩｎＧａ
ＡｓからＩｎＰへ組成を連続的に変化させれば、バンド
構造も連続的に変化する。階段的組成変化をさせてもよ
い。

【００４９】その上に、不純物濃度約５．３×１０¹⁷ｃ
ｍ^-3および厚さ約６４ｎｍを有するｎ⁺型ＩｎＰ電界降
下層４、不純物濃度約８．９×１０¹⁶ｃｍ^-3、厚さ約
０．２μｍを有するｎ型ＩｎＰアバランシェ増倍層５、
不純物濃度約２×１０¹⁵ｃｍ^-3、厚さ約１．３μｍを有
するｎ^-型ＩｎＰ窓層６を順次エピタキシャルに成長す
る。

【００５０】ｎ^-型ＩｎＰ窓層６の表面から、ｎ型Ｉｎ
Ｐアバランシェ増倍層５に到達する不純物濃度約１×１
０¹⁸ｃｍ^-3のｐ⁺型の拡散層７をＣｄの気相拡散により
形成し、その周囲にｎ^-型ＩｎＰ窓層６表面からｎ⁺型
ＩｎＰ電界降下層４に到達する電界集中を緩和するため
のｐ^-型ガードリング８をＢｅイオンを、不純物濃度約
１×１０¹⁶ｃｍ^-3になるようにイオン注入することによ
って作成する。

【００５１】このようにして作成したｐ⁺型拡散層７の
周辺上にたとえば、Ａｕ／Ｚｎ／Ａｕのｐ側電極９を作
成し、その他の領域を厚さ約２００ｎｍのＳｉＮ膜で形
成したパッシベーション膜１１によって覆う。なお、こ
のパッシベーション膜１１は反射防止膜を兼用する。ま
た、半導体基板１裏面上には、Ａｕ／ＡｕＧｅのｎ側電
極１０を形成する。

【００５２】なお、各エピタキシャル成長層は、たとえ
ばＭＯＣＶＤの連続成長等によって形成することができ
る。このような構成によれば、逆導電型領域であるｐ型
拡散層７に隣接するｎ型ＩｎＰアバランシェ増倍層５
が、たとえば約８．９×１０¹⁶ｃｍ^-3の中間的不純物濃
度を有するため、アバランシェ増倍層５内で適当な電界
強度勾配が生じる。

【００５３】このため、光吸収層２で発生した正孔がア
バランシェ増倍層５に注入されると、光吸収層２に近い
領域においては主に正孔によるイオン化が行なわれ、逆
導電型領域であるｐ⁺型拡散層７に近い領域において
は、高い電界強度によって強いイオン化が行なわれ、高
いキャリア増倍率を得ることができる。

【００５４】アバランシェ増倍層５が、適当な不純物濃
度を有することにより、逆導電型領域７に近い部分にお
いては、高いイオン化率を有し、光吸収層２に近い部分
においては、ほぼ正孔によるイオン化のみが行なわれる
ことによって、過剰雑音を抑圧することができる。

【００５５】なお、電界降下層４のｎ型不純物濃度が約
５．３×１０¹⁷ｃｍ^-3、ｎ型アバランシェ増倍層５のｎ
型不純物濃度が約８．９×１０¹⁶ｃｍ^-3の場合を説明し
たが、電界降下層４において、急激に電界強度が増大
し、アバランシェ増倍層５内においては、そのほぼ全領
域において実効的なイオン化率が得られ、かつアバラン
シェ増倍層５内において、その光吸収層２に近い部分に
おいては実効的に一方のキャリアによるイオン化のみが
行なわれるような不純物濃度であれば、他の不純物濃度
を選択してもよい。

【００５６】また、これらの層の厚さも不純物濃度との
関連において選択できる。このような構造パラメータの
選択は、図３に示すようなイオン化率の電界強度依存性
を参照して選択することが好ましい。

【００５７】図４は、アバランシェ増倍層４の不純物濃
度を変化させたとき、得られる過剰雑音係数がどのよう
に変化するかの例をプロットしたグラフである。増倍率
Ｍを１０とし、アバランシェ増倍層５の幅を、０．２μ
ｍから０．３５μｍまで変化させたときの過剰雑音係数
の不純物濃度依存性を示す。

【００５８】一般的に、アバランシェ増倍層５の不純物
濃度を増加させていくと、アバランシェ増倍層内におい
て電界強度の変化が生じ、上述のように一方の極性のキ
ャリアによるイオン化のみが強調されるようになり、過
剰雑音係数は次第に減少する。

【００５９】しかしながら、不純物濃度をさらに増大さ
せると、過剰雑音係数は増加するようになる。電界強度
が高くなる領域において両極性のキャリアによるイオン
化が顕著となるためと考える。したがって、アバランシ
ェ増倍層５の不純物濃度は高ければ高いほど良いわけで
はなく、最適範囲が存在する。

【００６０】高速動作を行なわせるためには、アバラン
シェ増倍層は薄い方が好ましい。アバランシェ増倍層の
厚さは約０．２８μｍ以下とすることが望ましい。アバ
ランシェ増倍層の不純物濃度の最適値は、図に示すよう
にアバランシェ増倍層の幅の関数として変化するが、少
なくとも約３×１０¹⁶ｃｍ^-3以上とすることが好まし
い。

【００６１】アバランシェ増倍層の不純物濃度が、約７
×１０¹⁶ｃｍ^-3を越えると、特にアバランシェ増倍層の
幅が約０．２５μｍ以上である場合、過剰雑音係数が逆
に増大する傾向を示すため、アバランシェ増倍層の不純
物濃度は、約７×１０¹⁶ｃｍ ^-3以下にすることが好まし
い。

【００６２】図４の特性は、キャリアの増倍率を約１０
に設定したときの特性であるが、アバランシェ増倍層５
の幅を薄くしすぎると、所望のキャリア増倍率を得るた
めには電界強度を高くすることが必要となり、過剰雑音
係数は増大する傾向となる。

【００６３】また、アバランシェ増倍層５において、実
効的にキャリアの増倍を行なおうとすれば、電界降下層
４において電界強度をある程度増大させておくことが望
まれる。このためには、電界降下層４の不純物濃度は約
６×１０¹⁷ｃｍ^-3以上、かつその厚さは約０．０５μｍ
以下であることが望まれる。

【００６４】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
用いる化合物半導体としてＩｎＰ、ＩｎＧａＡｓ以下の
ものを用いてもよい。その他、種々の変更、改良、組み
合わせ等が可能なことは当業者に自明であろう。

【００６５】

【発明の効果】以上説明したように、本発明によれば、
アバランシェ増倍層において電界強度を積極的に変化さ
せることにより、必要なキャリア増倍率を確保しつつ、
高速化を図り、過剰雑音の増大を抑圧することが可能と
なる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。図１（Ａ）は構成
を示す概略断面図、図１（Ｂ）は電界分布を示すグラ
フ、図１（Ｃ）はキャリアの動きを示す概念図である。

【図２】本発明の実施例を示す断面図である。

【図３】ＩｎＰのイオン化率を電界強度の関数として示
すグラフである。

【図４】過剰雑音の不純物濃度依存性を示すグラフであ
る。

【図５】従来の技術を示す。図５（Ａ）は構成を示す断
面図、図５（Ｂ）は電界分布を示すグラフである。

【図６】従来の技術を示す。図６（Ａ）は構成を示す断
面図、図６（Ｂ）は電界分布を示すグラフである。

【符号の説明】

１基板２光吸収層３ヘテロ障壁緩和層４電界降下層５アバランシェ増倍層６窓層７逆導電型半導体層８ガードリング９ｐ側電極１０ｎ側電極１１パッシベーション膜

Claims

【特許請求の範囲】

【請求項１】検出しようとする波長の光を吸収できる
第１のバンドギャップを持つ第１の化合物半導体で形成
され、第１の導電型の低い不純物濃度を有する光吸収層
（２）と、前記光吸収層（２）上に形成され、前記第１バンドギャ
ップよりも広い第２のバンドギャップを持つ第２の化合
物半導体で形成され、前記第１の導電型の高い不純物濃
度と極めて薄い厚さを有する電界降下層（４）と、前記電界降下層（４）上に隣接して形成され、前記第１
のバンドギャップよりも広い第３のバンドギャップを持
つ第３の化合物半導体で形成され、前記第１の導電型の
約３×１０¹⁶ｃｍ^-3以上の中間の不純物濃度を有するア
バランシェ増倍層（５）と、前記アバランシェ増倍層（５）上に隣接して形成され、
前記第１のバンドギャップよりも広い第４のバンドギャ
ップを持つ第４の化合物半導体で形成され、第１の導電
型と逆の第２の導電型の高い不純物濃度を有する逆導電
型半導体層（７）とを有するアバランシェホトダイオー
ド。
【請求項２】検出しようとする波長の光を吸収できる
主としてＩｎＧａＡｓで形成され、ｎ型の低い不純物濃
度を有する光吸収層（２）と、前記光吸収層（２）上に形成され、主としてＩｎＰで形
成され、ｎ型の約６×１０¹⁷ｃｍ^-3以上の不純物濃度と
約０．０５μｍ以下の厚さを有する電界降下層（４）
と、前記電界降下層（４）上に隣接して形成され、主として
ＩｎＰで形成され、ｎ型の約３×１０¹⁶ｃｍ^-3以上、約
７×１０¹⁶ｃｍ^-3以下の不純物濃度と約０．２８μｍ以
下の厚さを有するアバランシェ増倍層（５）と、前記アバランシェ増倍層（５）上に隣接して形成され、
主としてＩｎＰで形成され、ｐ型の高い不純物濃度を有
する逆導電型半導体層（７）とを有するアバランシェホ
トダイオード。
【請求項３】請求項１ないし２記載のアバランシェホ
トダイオードを、前記アバランシェ増倍層（５）がほぼ
完全に空乏化し、前記電界降下層（４）が少なくとも一
部空乏化する条件で使用するアバランシェホトダイオー
ドの動作方法。