JPH0574147B2 - - Google Patents
Info
- Publication number
- JPH0574147B2 JPH0574147B2 JP10283882A JP10283882A JPH0574147B2 JP H0574147 B2 JPH0574147 B2 JP H0574147B2 JP 10283882 A JP10283882 A JP 10283882A JP 10283882 A JP10283882 A JP 10283882A JP H0574147 B2 JPH0574147 B2 JP H0574147B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- counter
- signal
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 45
- 230000001360 synchronised effect Effects 0.000 claims description 31
- 230000003287 optical effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 208000011580 syndromic disease Diseases 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Optical Recording Or Reproduction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はデジタル入力信号に含まれる同期信
号の検出と同期信号が欠落した場合に適切な同期
保護を行ない得る同期回路に関する。
号の検出と同期信号が欠落した場合に適切な同期
保護を行ない得る同期回路に関する。
最近高品質のオーデイオ再生が可能なことから
デジタルオーデイオ方式が開発されている。デジ
タルオーデイオ方式には磁気テープを使用するも
のとデイスクを使用するものとがある。デイスク
を使用するものとして、デイスク上に記録された
デジタル情報をレーザービームを用いて光学的に
読出すコンパクトデイスク(CD)方式が開発さ
れ、実用に供されようとしている。
デジタルオーデイオ方式が開発されている。デジ
タルオーデイオ方式には磁気テープを使用するも
のとデイスクを使用するものとがある。デイスク
を使用するものとして、デイスク上に記録された
デジタル情報をレーザービームを用いて光学的に
読出すコンパクトデイスク(CD)方式が開発さ
れ、実用に供されようとしている。
コンパクトデイスクの場合、周知のように、デ
ジタル情報はEF(eight to fourteen)変調を受け
て所定のフオーマツトでフレーム内に配列されて
デイスク上に記録される。1フレームは先頭に配
置されたフレーム同期信号、複数のオーデイオ情
報ワード、誤り訂正用ビツトを含み、全体として
588チヤンネルビツトから構成される。同期信号
は24チヤンネルビツトから成り他の情報と区別で
きるような特定の変化パターンを有している。
ジタル情報はEF(eight to fourteen)変調を受け
て所定のフオーマツトでフレーム内に配列されて
デイスク上に記録される。1フレームは先頭に配
置されたフレーム同期信号、複数のオーデイオ情
報ワード、誤り訂正用ビツトを含み、全体として
588チヤンネルビツトから構成される。同期信号
は24チヤンネルビツトから成り他の情報と区別で
きるような特定の変化パターンを有している。
フレーム同期信号は、オーデイオ情報を再生す
る際、フレーム分割とフレーム内のデータを所定
の単位で分割するための制御信号を発生するため
に使用される。このため再生装置では同期信号検
出回路が設けられる。また、同期信号検出回路と
組合せて使用され、デイスク上の傷によるドロツ
プアウトのため同期信号が欠落した場合等に同期
信号を補間する機能を有する同期保護回路が設け
られる。
る際、フレーム分割とフレーム内のデータを所定
の単位で分割するための制御信号を発生するため
に使用される。このため再生装置では同期信号検
出回路が設けられる。また、同期信号検出回路と
組合せて使用され、デイスク上の傷によるドロツ
プアウトのため同期信号が欠落した場合等に同期
信号を補間する機能を有する同期保護回路が設け
られる。
第1図は同期信号検出回路と同期保護回路を含
む従来の同期回路を、第2図A及びBはその動作
を説明するためのタイミング図を示している。
む従来の同期回路を、第2図A及びBはその動作
を説明するためのタイミング図を示している。
第1図において、入力端子1に印加された同期
信号を含む1フレームNビツトの入力信号は、1
フレーム毎にクロツク端子2に印加される、デイ
スクからの再生信号に含まれるクロツク成分を検
出するPLL回路の出力にもとづいて生成される
クロツク信号とともに同期信号検出回路3に印加
されて同期信号を検出する。同期信号検出回路3
の出力はゲート回路4に接続される。ゲート回路
4の出力は、クロツク信号を分周する。1/N分
周器(N進カウンタ)5のクリア端子に接続され
る。1/N分周器5の出力は窓発生器6に接続さ
れ、この出力はゲート回路4の出力によりクリア
されるカウンタ7に接続される。セレクタ8は窓
発生器6またはカウンタ7の出力をゲート回路4
の制御端子に接続する。1/N分周器5の出力が
出力端子9に接続される。
信号を含む1フレームNビツトの入力信号は、1
フレーム毎にクロツク端子2に印加される、デイ
スクからの再生信号に含まれるクロツク成分を検
出するPLL回路の出力にもとづいて生成される
クロツク信号とともに同期信号検出回路3に印加
されて同期信号を検出する。同期信号検出回路3
の出力はゲート回路4に接続される。ゲート回路
4の出力は、クロツク信号を分周する。1/N分
周器(N進カウンタ)5のクリア端子に接続され
る。1/N分周器5の出力は窓発生器6に接続さ
れ、この出力はゲート回路4の出力によりクリア
されるカウンタ7に接続される。セレクタ8は窓
発生器6またはカウンタ7の出力をゲート回路4
の制御端子に接続する。1/N分周器5の出力が
出力端子9に接続される。
以上のように構成された同期回路では、同期信
号検出回路3はフレーム毎の入力信号に含まれる
同期信号を検出してゲート回路4に出力する。ゲ
ート回路4はセレクタ8の出力に応じて同期信号
検出回路3の同期検出信号の1/N分周器5への
供給を制御する。1/N分周器5はゲート回路4
の出力が“H”になる毎にクリアされ、クロツク
信号のNビツト毎にフレーム同期制御信号を出力
端子9に出力する。窓発生器6は分周器5がフレ
ーム同期制御信号を出力してから次のフレーム同
期制御信号が出力されるはずであるNビツト目の
前後数ビツトの間その出力を“H”にして、すな
わち窓を作りセレクタ8を介してゲート回路4を
導通させる。同期信号検出回路3と分周器5との
間で同期がとれている場合には、セレクタ8は窓
発生器6の出力をゲート回路4に供給して前のフ
レームの同期信号により作られた窓により同期信
号検出回路3の出力信号を分周器5に供給する。
これによつて、真の同期信号以外のノイズ等によ
る誤動作を防止する。
号検出回路3はフレーム毎の入力信号に含まれる
同期信号を検出してゲート回路4に出力する。ゲ
ート回路4はセレクタ8の出力に応じて同期信号
検出回路3の同期検出信号の1/N分周器5への
供給を制御する。1/N分周器5はゲート回路4
の出力が“H”になる毎にクリアされ、クロツク
信号のNビツト毎にフレーム同期制御信号を出力
端子9に出力する。窓発生器6は分周器5がフレ
ーム同期制御信号を出力してから次のフレーム同
期制御信号が出力されるはずであるNビツト目の
前後数ビツトの間その出力を“H”にして、すな
わち窓を作りセレクタ8を介してゲート回路4を
導通させる。同期信号検出回路3と分周器5との
間で同期がとれている場合には、セレクタ8は窓
発生器6の出力をゲート回路4に供給して前のフ
レームの同期信号により作られた窓により同期信
号検出回路3の出力信号を分周器5に供給する。
これによつて、真の同期信号以外のノイズ等によ
る誤動作を防止する。
もし、ドロツプアウト等の理由でフレーム同期
信号を検出できない場合には、同期信号検出回路
3の出力及びゲート回路4の出力は第2図Aに示
すように欠落する。このような場合でも、出力端
子9には第2図Aに示すように、分周器5の分周
動作によりNビツト毎に出力信号が現われる。す
なわち、同期信号が補間される。同期信号が検出
されない場合、カウンタ7はクリアされず、窓発
生器6の窓出力によつてフレーム毎にカウントア
ツプされる。カウンタ7はあらかじめセツトされ
たカウント(例えば4フレーム)になるとその出
力が“H”になる。セレクタ8はカウンタ7の出
力が“H”になるとゲート回路4を開く。この状
態になつて同期信号検出回路3から初めて出力さ
れる信号がゲート回路4から出力されて分周器5
及びカウンタ7をクリアする。この場合分周器5
はクリアされるときに出力信号を出力端子9に出
力するように構成されている。
信号を検出できない場合には、同期信号検出回路
3の出力及びゲート回路4の出力は第2図Aに示
すように欠落する。このような場合でも、出力端
子9には第2図Aに示すように、分周器5の分周
動作によりNビツト毎に出力信号が現われる。す
なわち、同期信号が補間される。同期信号が検出
されない場合、カウンタ7はクリアされず、窓発
生器6の窓出力によつてフレーム毎にカウントア
ツプされる。カウンタ7はあらかじめセツトされ
たカウント(例えば4フレーム)になるとその出
力が“H”になる。セレクタ8はカウンタ7の出
力が“H”になるとゲート回路4を開く。この状
態になつて同期信号検出回路3から初めて出力さ
れる信号がゲート回路4から出力されて分周器5
及びカウンタ7をクリアする。この場合分周器5
はクリアされるときに出力信号を出力端子9に出
力するように構成されている。
しかしながら、もし第2図Bに示すように、カ
ウンタ7の出力が“H”になつてから始めての同
期信号検出回路の出力がノイズである場合には、
このノイズにより分周器5及びカウンタ7がクリ
アされる。このため窓発生器6はこのノイズから
Nビツト目前後に数ビツトの窓を作る。したがつ
て、ノイズの後は正しく同期信号が検出されてい
るにもかかわらず、窓発生器6の窓出力と同期信
号検出回路3の出力のタイミングが合わないの
で、ゲート回路4から出力信号が出力されない。
ノイズによつて分周器5がクリアされた後は1/
N分周動作によりNビツト毎に誤りの同期制御信
号が出力端子9に出力されることになる。そして
カウンタの出力が“H”になり正しい同期信号が
検出されて始めて分周器5とカウンタ7との同期
がとれる。
ウンタ7の出力が“H”になつてから始めての同
期信号検出回路の出力がノイズである場合には、
このノイズにより分周器5及びカウンタ7がクリ
アされる。このため窓発生器6はこのノイズから
Nビツト目前後に数ビツトの窓を作る。したがつ
て、ノイズの後は正しく同期信号が検出されてい
るにもかかわらず、窓発生器6の窓出力と同期信
号検出回路3の出力のタイミングが合わないの
で、ゲート回路4から出力信号が出力されない。
ノイズによつて分周器5がクリアされた後は1/
N分周動作によりNビツト毎に誤りの同期制御信
号が出力端子9に出力されることになる。そして
カウンタの出力が“H”になり正しい同期信号が
検出されて始めて分周器5とカウンタ7との同期
がとれる。
以上説明したように従来の同期回路では、何ら
かの原因で同期信号が欠落した場合ノイズ等に影
響されて誤りの同期制御信号を作つてしまうとい
う欠点がある。
かの原因で同期信号が欠落した場合ノイズ等に影
響されて誤りの同期制御信号を作つてしまうとい
う欠点がある。
この発明はノイズ等の影響を低減できるように
構成した同期回路を提供することを目的とする。
構成した同期回路を提供することを目的とする。
この発明による同期回路は、フレーム毎に同期
信号を含むデジタル入力信号を受けて同期信号を
検出する同期信号検出回路と、クロツクパルスを
計数するとともに同期信号検出回路の出力により
同期制御されて同期制御信号を発生する第1のカ
ウンタと、このカウンタにより制御される第1の
窓発生器と、この窓発生器によつて作られる窓出
力により制御されて同期信号検出回路の出力を第
1のカウンタに接続する第1のゲート回路と、第
1のカウンタが同期信号検出回路と同期化しない
フレーム数を計数する第2のカウンタとを有する
従来の同期回路に、第2のカウンタが出力状態を
変えると同期信号検出回路の出力を導出する第2
のゲート回路と、この第2のゲート回路の出力と
第1のゲート回路の出力との論理和をとる第3の
ゲート回路と、クロツクパルスを計数するととも
に第3のゲート回路の出力により同期制御される
第3のカウンタと、この第3のカウンタにより制
御されて窓出力を作る第2の窓発生器とを追加し
て第2のカウンタが所定のフレーム数を計数する
と第2の窓発生器により第1のゲート回路を制御
させるようにしたものである。
信号を含むデジタル入力信号を受けて同期信号を
検出する同期信号検出回路と、クロツクパルスを
計数するとともに同期信号検出回路の出力により
同期制御されて同期制御信号を発生する第1のカ
ウンタと、このカウンタにより制御される第1の
窓発生器と、この窓発生器によつて作られる窓出
力により制御されて同期信号検出回路の出力を第
1のカウンタに接続する第1のゲート回路と、第
1のカウンタが同期信号検出回路と同期化しない
フレーム数を計数する第2のカウンタとを有する
従来の同期回路に、第2のカウンタが出力状態を
変えると同期信号検出回路の出力を導出する第2
のゲート回路と、この第2のゲート回路の出力と
第1のゲート回路の出力との論理和をとる第3の
ゲート回路と、クロツクパルスを計数するととも
に第3のゲート回路の出力により同期制御される
第3のカウンタと、この第3のカウンタにより制
御されて窓出力を作る第2の窓発生器とを追加し
て第2のカウンタが所定のフレーム数を計数する
と第2の窓発生器により第1のゲート回路を制御
させるようにしたものである。
したがつて、この発明によれば、第1のカウン
タは第1の窓発生器によつて作られる窓内に同期
信号検出回路からの出力信号が入るとき同期化さ
れ、一方所定数のフレームにわたつて第1の窓発
生器の窓内に同期信号検出回路の出力信号が入ら
ないときには第2の窓発生器によつて作られる窓
内に同期信号検出回路の出力信号が入るときに同
期化される。
タは第1の窓発生器によつて作られる窓内に同期
信号検出回路からの出力信号が入るとき同期化さ
れ、一方所定数のフレームにわたつて第1の窓発
生器の窓内に同期信号検出回路の出力信号が入ら
ないときには第2の窓発生器によつて作られる窓
内に同期信号検出回路の出力信号が入るときに同
期化される。
先ずこの発明の一実施例が向けられている光学
式デジタル・オーデイオ・デイスク再生装置の概
要について述べる。
式デジタル・オーデイオ・デイスク再生装置の概
要について述べる。
第3図に示すように、デイスク・モータ111
によつて駆動されるターンテーブル121上に装
着されたデイスク113上に記録されているデジ
タル情報は光学式ピツクアツプ装置114によつ
て再生される。光学式ピツクアツプ装置は半導体
レーザ114aからのレーザビームをビームスプ
リツタ114b、対物レンズ114cを介してデ
イスク113の記録面に照射し、所定の変調
(EFM)およびインタリーブを伴つた形態のオー
デイオ情報信号を含むPCMデジタルデータを表
わすピツトからの反射光を対物レンズ114c、
ビームスプリツタ114bを介して4分割光検出
器114dに導き4つの再生信号を得るように構
成されている。ピツクアツプ装置は送りモータ1
15によつてデイスク113の半径方向に直線駆
動される。
によつて駆動されるターンテーブル121上に装
着されたデイスク113上に記録されているデジ
タル情報は光学式ピツクアツプ装置114によつ
て再生される。光学式ピツクアツプ装置は半導体
レーザ114aからのレーザビームをビームスプ
リツタ114b、対物レンズ114cを介してデ
イスク113の記録面に照射し、所定の変調
(EFM)およびインタリーブを伴つた形態のオー
デイオ情報信号を含むPCMデジタルデータを表
わすピツトからの反射光を対物レンズ114c、
ビームスプリツタ114bを介して4分割光検出
器114dに導き4つの再生信号を得るように構
成されている。ピツクアツプ装置は送りモータ1
15によつてデイスク113の半径方向に直線駆
動される。
4分割光検出器114dの4つの出力信号はマ
トリクス回路116に供給されて所定のマトリク
ス演算処理が施されることにより、フオーカスエ
ラー信号F、トラツキングエラー信号Tおよび高
周波信号(変調デジタル情報)RFに分離される。
トリクス回路116に供給されて所定のマトリク
ス演算処理が施されることにより、フオーカスエ
ラー信号F、トラツキングエラー信号Tおよび高
周波信号(変調デジタル情報)RFに分離される。
フオーカスエラー信号Fはフオーカスサーチ回
路110からのフオーカスサーチ信号とともに光
学式ピツクアツプ装置114のフオーカスサーボ
系FSに供給される。また、トラツキングエラー
信号Tは後述するシステムコントローラ117か
ら与えられるサーチ制御信号とともにピツクアツ
プ装置114のトラツキングサーボ系TSに供給
され、且つ送りモータ115に供給されてピツク
アツプ装置のリニアトラツキング制御を行う。
路110からのフオーカスサーチ信号とともに光
学式ピツクアツプ装置114のフオーカスサーボ
系FSに供給される。また、トラツキングエラー
信号Tは後述するシステムコントローラ117か
ら与えられるサーチ制御信号とともにピツクアツ
プ装置114のトラツキングサーボ系TSに供給
され、且つ送りモータ115に供給されてピツク
アツプ装置のリニアトラツキング制御を行う。
高周波信号RFは主データ成分として再生処理
系118に供給される。再生処理系において、変
調デジタル情報RFはスライスレベル(アイパタ
ーン)検出器119によつて制御される波形整形
回路120に導かれ、アナログ成分を除去したデ
ジタルデータ成分のみを取出す。データ成分は
PLL型の同期クロツク再生回路121および第
1の信号処理系122のエツジ検出器122aに
供給される。
系118に供給される。再生処理系において、変
調デジタル情報RFはスライスレベル(アイパタ
ーン)検出器119によつて制御される波形整形
回路120に導かれ、アナログ成分を除去したデ
ジタルデータ成分のみを取出す。データ成分は
PLL型の同期クロツク再生回路121および第
1の信号処理系122のエツジ検出器122aに
供給される。
同期クロツク再生回路121からの同期クロツ
ク信号は第1の信号処理系122の同期信号分離
用クロツク生成回路122bに供給されて同期信
号分離用クロツクを生成する。
ク信号は第1の信号処理系122の同期信号分離
用クロツク生成回路122bに供給されて同期信
号分離用クロツクを生成する。
エツジ検出器122aは、EFMデータ
(NRZ)をNRZI変調した形の高周波信号RFのエ
ツジ(変化点)を検出して元のEFMデータに変
換する働きをする。エツジ検出器122aの出力
信号は、同期信号検出回路122cに導かれて、
NRZIの高周波信号RFから同期クローク再生回
路121によつて抽出された同期クロツクにもと
づいて生成された同期信号分離用クロツクを用い
て同期信号を分離するとともに復調回路122d
に導かれて元のビツト数で各データが復調され
る。
(NRZ)をNRZI変調した形の高周波信号RFのエ
ツジ(変化点)を検出して元のEFMデータに変
換する働きをする。エツジ検出器122aの出力
信号は、同期信号検出回路122cに導かれて、
NRZIの高周波信号RFから同期クローク再生回
路121によつて抽出された同期クロツクにもと
づいて生成された同期信号分離用クロツクを用い
て同期信号を分離するとともに復調回路122d
に導かれて元のビツト数で各データが復調され
る。
同期信号検出回路122cによつて分離された
同期信号は同期信号保護回路122eを介して同
期信号分離用クロツクとともに入力データ処理用
タイミング信号生成回路122fに供給される。
同期信号保護回路122eは同期信号検出回路1
22cで誤検出が生じたとき誤動作を防止するた
めに同期信号を補間する機能を有する。
同期信号は同期信号保護回路122eを介して同
期信号分離用クロツクとともに入力データ処理用
タイミング信号生成回路122fに供給される。
同期信号保護回路122eは同期信号検出回路1
22cで誤検出が生じたとき誤動作を防止するた
めに同期信号を補間する機能を有する。
復調回路122dから出力される復調信号はデ
ータバス入出力制御回路122gを介して後述す
る第2の信号処理系123の入出力制御回路12
3aに供給されるとともにそのうちのサブコード
である制御信号および表示信号成分が制御表示処
理回路122hおよびサブコード処理回路122
iに供給される。サブコード処理回路122iで
必要なエラー検出および訂正が施さたサブコード
データはシステムコントローラ用インターフエイ
ス回路122qを介してシステムコントローラ1
17に供給される。
ータバス入出力制御回路122gを介して後述す
る第2の信号処理系123の入出力制御回路12
3aに供給されるとともにそのうちのサブコード
である制御信号および表示信号成分が制御表示処
理回路122hおよびサブコード処理回路122
iに供給される。サブコード処理回路122iで
必要なエラー検出および訂正が施さたサブコード
データはシステムコントローラ用インターフエイ
ス回路122qを介してシステムコントローラ1
17に供給される。
システムコントローラ117はマイクロコンピ
ユータ、インターフエイス回路およびドライバ用
集積回路を具備しており、制御スイツチ124に
よつて与えられる指令により再生装置を所望の状
態に制御するとともに上述のサブコード(例えば
再生曲のインデツクス情報)を表示器125によ
つて表示させる。
ユータ、インターフエイス回路およびドライバ用
集積回路を具備しており、制御スイツチ124に
よつて与えられる指令により再生装置を所望の状
態に制御するとともに上述のサブコード(例えば
再生曲のインデツクス情報)を表示器125によ
つて表示させる。
タイミング信号生成回路122fからのタイミ
ング信号はデータ選択回路122jを介して入出
力制御回路122gを制御するとともに周波数検
出器122kおよび位相検出器122lに印加さ
れてPWM変調器122mを介してデイスクモー
タ111を線速度一定(CLV)方式で駆動する
ための自動周波数制御(AFC)および自動位相
制御(APC)を行う。位相検出器122lには
水晶発振器122nによつて駆動されるシステム
クロツク生成回路122pによつて生成されるシ
ステムクロツクが供給されている。
ング信号はデータ選択回路122jを介して入出
力制御回路122gを制御するとともに周波数検
出器122kおよび位相検出器122lに印加さ
れてPWM変調器122mを介してデイスクモー
タ111を線速度一定(CLV)方式で駆動する
ための自動周波数制御(AFC)および自動位相
制御(APC)を行う。位相検出器122lには
水晶発振器122nによつて駆動されるシステム
クロツク生成回路122pによつて生成されるシ
ステムクロツクが供給されている。
第2の信号処理系123の入出力制御回路12
3aを通つた復調データはエラー検出および訂正
または補正用のシンドローム検出器123bエラ
ーポインタ制御回路123c、訂正回路123d
およびデータ出力回路123eを介して必要なエ
ラー訂正、デインタリーブ、エラー補正等の処理
を受けてデジタル−アナログ(D/A)変換器1
26に供給される。外部メモリ制御回路123f
はデータ選択回路122jと共働して訂正に必要
なデータが書き込まれている外部メモリ127を
制御して入出力制御回路123aを介して訂正に
必要なデータを取り込む。
3aを通つた復調データはエラー検出および訂正
または補正用のシンドローム検出器123bエラ
ーポインタ制御回路123c、訂正回路123d
およびデータ出力回路123eを介して必要なエ
ラー訂正、デインタリーブ、エラー補正等の処理
を受けてデジタル−アナログ(D/A)変換器1
26に供給される。外部メモリ制御回路123f
はデータ選択回路122jと共働して訂正に必要
なデータが書き込まれている外部メモリ127を
制御して入出力制御回路123aを介して訂正に
必要なデータを取り込む。
タイミング制御回路123gはシステムクロツ
ク生成回路122pからシステムクロツクを受け
てエラー訂正および補正ならびにD/A変換に必
要なタイミング制御信号を発生する。
ク生成回路122pからシステムクロツクを受け
てエラー訂正および補正ならびにD/A変換に必
要なタイミング制御信号を発生する。
ミユーテイング制御回路123hはエラーポイ
ンタ制御回路123cからの出力またはシステム
コントローラ117を介して与えられる制御信号
に基いてエラー補正時および再生装置の動作開
始、終了時等に出力回路123eを制御してミユ
ーテイングを行う。
ンタ制御回路123cからの出力またはシステム
コントローラ117を介して与えられる制御信号
に基いてエラー補正時および再生装置の動作開
始、終了時等に出力回路123eを制御してミユ
ーテイングを行う。
D/A変換器126でアナログ変換されたオー
デイオ信号はローパスフイルタ(LDF)128、
増幅器129を介してスピーカ130を駆動す
る。
デイオ信号はローパスフイルタ(LDF)128、
増幅器129を介してスピーカ130を駆動す
る。
以下、この発明による同期回路を第4図及び第
5図A及びBを参照して説明する。
5図A及びBを参照して説明する。
第4図はこの発明の一実施例による同期回路を
示すもので、第1図に示した従来の同期回路と同
一部分には同一の符号を付してある。この同期回
路は同期回路にゲート回路10、I/N分周器1
1、窓発生器12及びORゲート13を加えて構
成されている。
示すもので、第1図に示した従来の同期回路と同
一部分には同一の符号を付してある。この同期回
路は同期回路にゲート回路10、I/N分周器1
1、窓発生器12及びORゲート13を加えて構
成されている。
同期信号検出回路3の出力がゲート回路10に
接続され、このゲート回路はカウンタ7の出力が
“H”になると開くように構成されている。ゲー
ト回路10の出力はORゲート13を介してクロ
ツク信号を分周するI/N分周器(N進カウン
タ)11のクリア端子に接続される。またゲート
回路4の出力がORゲート13を介して分周器1
1のクリア端子に接続される。分周器11の出力
は窓発生器12に接続され、この出力はセレクタ
8に接続される。セレクタ8はカウンタ7の出力
が“L”のときに窓発生器6の出力をゲート回路
4に供給し、一方カウンタ7の出力が“H”のと
きには窓発生器12の出力をゲート回路4に供給
するように構成されている。
接続され、このゲート回路はカウンタ7の出力が
“H”になると開くように構成されている。ゲー
ト回路10の出力はORゲート13を介してクロ
ツク信号を分周するI/N分周器(N進カウン
タ)11のクリア端子に接続される。またゲート
回路4の出力がORゲート13を介して分周器1
1のクリア端子に接続される。分周器11の出力
は窓発生器12に接続され、この出力はセレクタ
8に接続される。セレクタ8はカウンタ7の出力
が“L”のときに窓発生器6の出力をゲート回路
4に供給し、一方カウンタ7の出力が“H”のと
きには窓発生器12の出力をゲート回路4に供給
するように構成されている。
以上のように構成される同期回路において、同
期信号を含む1フレームNビツトの入力信号が1
フレーム毎に入力端子1に印加されると、同期信
号検出回路3は入力信号に含まれる同期信号をフ
レーム毎に検出してゲート回路4及び10に出力
する。I/N分周器5はゲート回路4の出力が
“H”になる毎にクリアされフレーム同期信号を
出力端子9に送る。窓発生器6の出力はI/N分
周器5がフレーム同期制御信号を出力してから次
のフレーム同期制御信号を出力するはずであるN
ビツト目の前後数ビツトの間“H”になり、この
出力はセレクタ8を介してゲート回路4に印加さ
れる。同期信号検出回路3とI/N分周器5との
間で正常な同期がとれている場合、窓発生器6に
よつて作られる窓内に同期信号検出回路3の出力
信号が入るときのみゲート回路4の出力が“H”
となり、同期信号以外のノイズ等による誤りを防
ぐ。
期信号を含む1フレームNビツトの入力信号が1
フレーム毎に入力端子1に印加されると、同期信
号検出回路3は入力信号に含まれる同期信号をフ
レーム毎に検出してゲート回路4及び10に出力
する。I/N分周器5はゲート回路4の出力が
“H”になる毎にクリアされフレーム同期信号を
出力端子9に送る。窓発生器6の出力はI/N分
周器5がフレーム同期制御信号を出力してから次
のフレーム同期制御信号を出力するはずであるN
ビツト目の前後数ビツトの間“H”になり、この
出力はセレクタ8を介してゲート回路4に印加さ
れる。同期信号検出回路3とI/N分周器5との
間で正常な同期がとれている場合、窓発生器6に
よつて作られる窓内に同期信号検出回路3の出力
信号が入るときのみゲート回路4の出力が“H”
となり、同期信号以外のノイズ等による誤りを防
ぐ。
もし、ドロツプアウト等の理由によりフレーム
同期信号が検出できない場合、あるいは同期がは
ずれた場合には、カウンタ7が窓発生器6により
フレーム毎にカウントアツプされる。カウンタ7
はあらかじめセツトされたフレーム数(例えば4
フレーム)を計数するとその出力が、第5図Aに
示すように“H”になる。これにより窓発生器1
2の出力がゲート回路4に接続され、そしてゲー
ト回路10が開かれる。正常な同期がとれている
場合(すなわちカウンタ7の出力が“L”のと
き)、分周器11はゲート回路4の出力により
ORゲート13を介してクリアされるので、分周
器5と同期している。しかしながら、カウンタ7
の出力が“H”になると分周器11は同期信号検
出回路3の出力信号によりゲート回路10及び
ORゲート13を介してクリアされる。したがつ
て、この時点からNビツト目の前後数ビツトの間
窓発生器12の出力が“H”になつてセレクタ8
を介してゲート回路4を開く。したがつて、第5
図Aに示すように、カウンタ7の出力が“H”に
なつている間同期信号検出回路3から最初に出力
され、分周期11をクリアする出力信号が同期信
号である場合、同期信号検出回路3から出力され
る次の同期信号はゲート回路4から取り出されて
分周器5及びカウンタ7をクリアする。このた
め、これ以後同期信号検出回路3から出力される
同期信号は窓発生器6の出力によつてフレーム毎
に開かれるゲート回路4から取出され、同期信号
検出回路3と分周器5との間の同期がとれる。
同期信号が検出できない場合、あるいは同期がは
ずれた場合には、カウンタ7が窓発生器6により
フレーム毎にカウントアツプされる。カウンタ7
はあらかじめセツトされたフレーム数(例えば4
フレーム)を計数するとその出力が、第5図Aに
示すように“H”になる。これにより窓発生器1
2の出力がゲート回路4に接続され、そしてゲー
ト回路10が開かれる。正常な同期がとれている
場合(すなわちカウンタ7の出力が“L”のと
き)、分周器11はゲート回路4の出力により
ORゲート13を介してクリアされるので、分周
器5と同期している。しかしながら、カウンタ7
の出力が“H”になると分周器11は同期信号検
出回路3の出力信号によりゲート回路10及び
ORゲート13を介してクリアされる。したがつ
て、この時点からNビツト目の前後数ビツトの間
窓発生器12の出力が“H”になつてセレクタ8
を介してゲート回路4を開く。したがつて、第5
図Aに示すように、カウンタ7の出力が“H”に
なつている間同期信号検出回路3から最初に出力
され、分周期11をクリアする出力信号が同期信
号である場合、同期信号検出回路3から出力され
る次の同期信号はゲート回路4から取り出されて
分周器5及びカウンタ7をクリアする。このた
め、これ以後同期信号検出回路3から出力される
同期信号は窓発生器6の出力によつてフレーム毎
に開かれるゲート回路4から取出され、同期信号
検出回路3と分周器5との間の同期がとれる。
第5図Bに示すように、カウンタ7の出力が
“H”になつた後同期信号検出回路3からノイズ
が最初に出力される場合、このノイズ出力によつ
て分周器11はクリアされる。しかしながら、こ
の時点からNビツト目の前後数ビツトの間、すな
わち窓発生器12によつて作られる窓内に同期信
号検出回路3の出力信号が入らない限りゲート回
路4から出力信号が出力されない。ノイズ出力の
後同期信号が続けて検出された場合には、第5図
Aの場合と同様に、2番目以後の同期信号がゲー
ト回路5から取り出され、同期信号検出回路3と
I/N分周器5との間の同期がとれる。
“H”になつた後同期信号検出回路3からノイズ
が最初に出力される場合、このノイズ出力によつ
て分周器11はクリアされる。しかしながら、こ
の時点からNビツト目の前後数ビツトの間、すな
わち窓発生器12によつて作られる窓内に同期信
号検出回路3の出力信号が入らない限りゲート回
路4から出力信号が出力されない。ノイズ出力の
後同期信号が続けて検出された場合には、第5図
Aの場合と同様に、2番目以後の同期信号がゲー
ト回路5から取り出され、同期信号検出回路3と
I/N分周器5との間の同期がとれる。
したがつて、この発明の同期回路では従来の同
期回路のように同期信号が正しく検出されている
にもかかわらず、ノイズに影響されて同期がとれ
ないという欠点を除去することができる。
期回路のように同期信号が正しく検出されている
にもかかわらず、ノイズに影響されて同期がとれ
ないという欠点を除去することができる。
第1図は従来の同期回路の構成を示す図、第2
図A及びBは第1図の同期回路の動作を説明する
ためのタイミング図、第3図はこの発明の同期回
路が使用できる光学式デジタル・オーデイオ・デ
イスク再生装置のブロツク図、第4図はこの発明
の一実施例による同期回路の構成を示す図、及び
第5図A及びBは第4図の同期回路の動作を説明
するためのタイミング図である。 1……入力端子、2……クロツク端子、3……
同期信号検出器、4,10……第1及び第2のゲ
ート回路、5……1/N分周器(第1のカウン
タ)、6……第1の窓発生器、7……第2のカウ
ンタ、8……セレクタ、9……出力端子、11…
…1/N分周器(第3のカウンタ)、12……第
2の窓発生器。
図A及びBは第1図の同期回路の動作を説明する
ためのタイミング図、第3図はこの発明の同期回
路が使用できる光学式デジタル・オーデイオ・デ
イスク再生装置のブロツク図、第4図はこの発明
の一実施例による同期回路の構成を示す図、及び
第5図A及びBは第4図の同期回路の動作を説明
するためのタイミング図である。 1……入力端子、2……クロツク端子、3……
同期信号検出器、4,10……第1及び第2のゲ
ート回路、5……1/N分周器(第1のカウン
タ)、6……第1の窓発生器、7……第2のカウ
ンタ、8……セレクタ、9……出力端子、11…
…1/N分周器(第3のカウンタ)、12……第
2の窓発生器。
Claims (1)
- 【特許請求の範囲】 1 フレーム毎に同期信号を含んだデジタル入力
信号を受けて前記同期信号を検出する同期信号検
出回路と、 クロツクパルスを計数するとともに前記同期信
号検出回路の出力により同期制御されて同期制御
信号を発生する第1のカウンタと、この第1のカ
ウンタにより制御されて窓出力を作る第1の窓発
生器と、この第1の窓発生器により作られる窓出
力を受けて前記同期信号検出回路の出力を前記第
1のカウンタに接続する第1のゲート回路とを有
し、前記第1の窓発生器により作られる窓内に前
記同期信号検出回路の出力信号が入るときのみ、
前記第1のカウンタを前記同期信号検出回路に同
期させて前記同期制御信号を発生させるようにし
た第1の回路手段と、 前記同期信号検出回路と前記第1のカウンタと
が同期化しないフレーム数を計数し、所定のフレ
ーム数を計数すると出力状態を変える第2のカウ
ンタと、 この第2カウンタが出力状態を変えると前記同
期信号検出回路の出力を導出する第2のゲート回
路と、この第2のゲート回路の出力と前記第1の
ゲート回路の出力との論理和をとる第3のゲート
回路と、前記クロツクパルスを計数するとともに
前記第3のゲート回路の出力により同期制御され
る第3のカウンタと、この第3のカウンタにより
制御されて窓出力を作る第2の窓発生器とを有
し、前記同期信号検出回路と前記第1のカウンタ
とが同期化している状態で、前記第1のカウンタ
と前記第3のカウンタとを同期化させるようにし
た第2の回路手段と、 この第2の回路手段が出力状態を変えると前記
第2の窓発生器の出力によつて前記第1のゲート
回路を制御する制御手段とを具備してなることを
特徴とする同期回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10283882A JPS58220227A (ja) | 1982-06-15 | 1982-06-15 | 同期回路 |
US06/423,725 US4453260A (en) | 1982-06-15 | 1982-09-27 | Synchronizing circuit for detecting and interpolating sync signals contained in digital signal |
KR8301137A KR870000190B1 (en) | 1982-06-15 | 1983-03-19 | Synchronizing circuit for detecting and interpolating sync signals |
DE8383105807T DE3360787D1 (en) | 1982-06-15 | 1983-06-14 | Synchronizing circuit for detecting and interpolating sync signals contained in digital signal |
EP83105807A EP0096885B1 (en) | 1982-06-15 | 1983-06-14 | Synchronizing circuit for detecting and interpolating sync signals contained in digital signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10283882A JPS58220227A (ja) | 1982-06-15 | 1982-06-15 | 同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58220227A JPS58220227A (ja) | 1983-12-21 |
JPH0574147B2 true JPH0574147B2 (ja) | 1993-10-15 |
Family
ID=14338120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10283882A Granted JPS58220227A (ja) | 1982-06-15 | 1982-06-15 | 同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58220227A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60245334A (ja) * | 1984-05-18 | 1985-12-05 | Matsushita Electric Ind Co Ltd | デジタル信号再生装置 |
-
1982
- 1982-06-15 JP JP10283882A patent/JPS58220227A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58220227A (ja) | 1983-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4453260A (en) | Synchronizing circuit for detecting and interpolating sync signals contained in digital signal | |
JPH0462154B2 (ja) | ||
US4672597A (en) | Clock signal reproducing circuit for a player reproducing information of a disc | |
JPS5990262A (ja) | デイスクの再生装置 | |
US4575835A (en) | Motor control circuit of data reproduction apparatus | |
JP2542097B2 (ja) | クロック生成用pll回路を含む読取線速度可変型ディスク記録情報再生装置 | |
JP2844638B2 (ja) | 記録媒体とその記録装置および再生装置 | |
JPH0574147B2 (ja) | ||
JPH0216879A (ja) | クランプ回路 | |
JPH0150992B2 (ja) | ||
JPS59111423A (ja) | 同期信号再生用pll回路の保護装置 | |
JPH0227754B2 (ja) | Dokishingokenshutsukairo | |
JPS58220271A (ja) | デジタルデイスクプレ−ヤのモ−タ制御装置 | |
JPS63866B2 (ja) | ||
JP2945659B2 (ja) | 再生装置 | |
JP3043209B2 (ja) | 光ディスク装置のスピンドル制御回路 | |
JPS6310509B2 (ja) | ||
JP2559347B2 (ja) | 光ディスク記録装置 | |
JP3046815B2 (ja) | 光ディスク再生装置 | |
JPS59186110A (ja) | デジタルデ−タ生成装置 | |
JPS58220223A (ja) | デジタルゼロクロス検出回路 | |
JPH0452552B2 (ja) | ||
JPH0411943B2 (ja) | ||
JPH0462152B2 (ja) | ||
JPS6310506B2 (ja) |