JPH0573473A - 産業用コンピユータシステム - Google Patents
産業用コンピユータシステムInfo
- Publication number
- JPH0573473A JPH0573473A JP23173291A JP23173291A JPH0573473A JP H0573473 A JPH0573473 A JP H0573473A JP 23173291 A JP23173291 A JP 23173291A JP 23173291 A JP23173291 A JP 23173291A JP H0573473 A JPH0573473 A JP H0573473A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- memory
- signal
- dual port
- port memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】
【目的】 メインプロセッサのメモリ空間に割り付けら
れる主メモリとデュアルポートメモリ間のデータ転送を
高速に行う産業用コンピュータシステムの提供。 【構成】 マイクロプロセッサ1からのDMA転送条件
の入力によりDMA起動信号を出力し、かつ、DMA転
送前にデュアルポートメモリ先頭アドレスを予めローカ
ルメモリ6に出力しておくDMA制御手段31と、前記
DMA起動信号が入力されるとDMA要求信号をDMA
コントローラ2に出力し、かつ、DMAコントローラ2
から入力されたDMA許可信号によりコマンド選択信号
を出力する調停手段32と、このコマンド選択信号によ
り、DMA転送時にDMAコントローラ2から出力され
るI/Oリード信号をデュアルポートメモリリード信号
に、またはI/Oライト信号をデュアルポートメモリラ
イト信号にそれぞれ変換するコマンド選択手段33とを
備えた産業用コンピュータシステム。
れる主メモリとデュアルポートメモリ間のデータ転送を
高速に行う産業用コンピュータシステムの提供。 【構成】 マイクロプロセッサ1からのDMA転送条件
の入力によりDMA起動信号を出力し、かつ、DMA転
送前にデュアルポートメモリ先頭アドレスを予めローカ
ルメモリ6に出力しておくDMA制御手段31と、前記
DMA起動信号が入力されるとDMA要求信号をDMA
コントローラ2に出力し、かつ、DMAコントローラ2
から入力されたDMA許可信号によりコマンド選択信号
を出力する調停手段32と、このコマンド選択信号によ
り、DMA転送時にDMAコントローラ2から出力され
るI/Oリード信号をデュアルポートメモリリード信号
に、またはI/Oライト信号をデュアルポートメモリラ
イト信号にそれぞれ変換するコマンド選択手段33とを
備えた産業用コンピュータシステム。
Description
【0001】
【産業上の利用分野】本発明は、産業用コンピュータの
主メモリとシステムバスに接続されるデュアルポートメ
モリ間の高速データ転送機能を持った産業用コンピュー
タシステムに関する。
主メモリとシステムバスに接続されるデュアルポートメ
モリ間の高速データ転送機能を持った産業用コンピュー
タシステムに関する。
【0002】
【従来の技術】最近の産業用コンピュータシステムは、
マイクロコンピュータ技術をベースとして、多機能、高
性能化および高速化が一段と進み、さらに機能の分散化
を図るために、機能単位にモジュール化し、各モジュー
ル内にマイクロプロセッサを搭載した機能分散型システ
ムが主流となっている。それは、例えば通信機能を実現
する為に、モジュール内に通信専用のマイクロプロセッ
サを搭載し、この通信専用のマイクロプロセッサが通信
に関する処理を行うので、メインプロセッサが他の処理
を行えるようになり、全体のスループットが高まるため
である。
マイクロコンピュータ技術をベースとして、多機能、高
性能化および高速化が一段と進み、さらに機能の分散化
を図るために、機能単位にモジュール化し、各モジュー
ル内にマイクロプロセッサを搭載した機能分散型システ
ムが主流となっている。それは、例えば通信機能を実現
する為に、モジュール内に通信専用のマイクロプロセッ
サを搭載し、この通信専用のマイクロプロセッサが通信
に関する処理を行うので、メインプロセッサが他の処理
を行えるようになり、全体のスループットが高まるため
である。
【0003】以下、機能分散化を図った従来のコンピュ
ータシステムに関し、メインプロセッサの接続側をA
系、専用プロセッサの接続側をB系と定め、図4および
図5を参照して説明する。
ータシステムに関し、メインプロセッサの接続側をA
系、専用プロセッサの接続側をB系と定め、図4および
図5を参照して説明する。
【0004】図4は機能分散型システムの全体構成を示
す図である。このシステムは、プログラムによりDMA
転送条件を送出するマイクロプロセッサ(メインプロセ
ッサ)1と、このDMA転送条件に基づきDMA転送を
制御するDMAコントローラ2と、データを記憶する主
メモリ3とがそれぞれ共通のシステムバス4に接続さ
れ、さらにシステムバス4にはデータ、アドレス並びに
コマンドの各バスバッファを介してデュアルポートメモ
リコントローラ5が接続されている。このデュアルポー
トメモリコントローラ5はローカルメモリ6およびアド
レスデコーダ7の他、さらにバス8を介して、メモリ
9、専用マイクロプロセッサ10、I/O11などが接
続されている。
す図である。このシステムは、プログラムによりDMA
転送条件を送出するマイクロプロセッサ(メインプロセ
ッサ)1と、このDMA転送条件に基づきDMA転送を
制御するDMAコントローラ2と、データを記憶する主
メモリ3とがそれぞれ共通のシステムバス4に接続さ
れ、さらにシステムバス4にはデータ、アドレス並びに
コマンドの各バスバッファを介してデュアルポートメモ
リコントローラ5が接続されている。このデュアルポー
トメモリコントローラ5はローカルメモリ6およびアド
レスデコーダ7の他、さらにバス8を介して、メモリ
9、専用マイクロプロセッサ10、I/O11などが接
続されている。
【0005】なお、以上の構成要素のうち、マイクロプ
ロセッサ1、DMAコントローラ2、主メモリ3および
システムバス4はA系に含まれ、バス8、メモリ9、専
用マイクロプロセッサ10およびI/O 11はB系に
含まれるものとする。
ロセッサ1、DMAコントローラ2、主メモリ3および
システムバス4はA系に含まれ、バス8、メモリ9、専
用マイクロプロセッサ10およびI/O 11はB系に
含まれるものとする。
【0006】次に、図5はデュアルポートメモリコント
ローラ5の構成を示す図である。このデュアルポートメ
モリコントローラ5は、複数のプロセッサ1,10のア
クセスを制御する調停回路12のほか、A系側データバ
ッファ13、アドレスバッファ14、コマンドバッファ
15およびB系側データバッファ16、アドレスバッフ
ァ17、コマンドバッファ18が設けられ、さらにロー
カルメモリ6側のデータ、アドレス、コマンドの各バス
19、20、21が接続されている。
ローラ5の構成を示す図である。このデュアルポートメ
モリコントローラ5は、複数のプロセッサ1,10のア
クセスを制御する調停回路12のほか、A系側データバ
ッファ13、アドレスバッファ14、コマンドバッファ
15およびB系側データバッファ16、アドレスバッフ
ァ17、コマンドバッファ18が設けられ、さらにロー
カルメモリ6側のデータ、アドレス、コマンドの各バス
19、20、21が接続されている。
【0007】この調停回路12には、A系またはB系に
接続されているプロセッサ1,10が相手系のアクセス
状態を考慮せずにアクセスしても、相手系のプロセッサ
がバスをアクセスしていないときにデータの転送を行っ
たり、または、相手系のプロセッサを停止させてデータ
の転送を行う機能をもっている。
接続されているプロセッサ1,10が相手系のアクセス
状態を考慮せずにアクセスしても、相手系のプロセッサ
がバスをアクセスしていないときにデータの転送を行っ
たり、または、相手系のプロセッサを停止させてデータ
の転送を行う機能をもっている。
【0008】ここで、調停回路12およびローカルメモ
リ6はデュアルポートメモリを構成し、例えばメインプ
ロセッサ1と専用プロセッサ10からアクセスすること
が可能なメモリとなる。このため、一般には、専用プロ
セッサである通信用プロセッサ、端末制御用プロセッサ
および表示制御用プロセッサを含んだそれぞれのモジュ
ール内に前記デュアルポートメモリを設け、専用プロセ
ッサが大量のデータについて固有の処理を行い、あるい
はデュアルポートメモリを介し、メインプロセッサと通
信用プロセッサ間で大量の送受信用データの受け渡しを
行うことにより、専用プロセッサによる機能分散化を図
っている。
リ6はデュアルポートメモリを構成し、例えばメインプ
ロセッサ1と専用プロセッサ10からアクセスすること
が可能なメモリとなる。このため、一般には、専用プロ
セッサである通信用プロセッサ、端末制御用プロセッサ
および表示制御用プロセッサを含んだそれぞれのモジュ
ール内に前記デュアルポートメモリを設け、専用プロセ
ッサが大量のデータについて固有の処理を行い、あるい
はデュアルポートメモリを介し、メインプロセッサと通
信用プロセッサ間で大量の送受信用データの受け渡しを
行うことにより、専用プロセッサによる機能分散化を図
っている。
【0009】このときのデータはいずれも連続したアド
レスに配置されるデータであり、かつ、比較的大容量で
ある。これらのデータの多くは、先頭のアドレスが定ま
りデータサイズが分れば、有効なデータ範囲が決まるも
のである。
レスに配置されるデータであり、かつ、比較的大容量で
ある。これらのデータの多くは、先頭のアドレスが定ま
りデータサイズが分れば、有効なデータ範囲が決まるも
のである。
【0010】従って、以上に述べたような機能分散型シ
ステムを実現するためのメインのマイクロプロセッサ1
およびモジュール内の専用プロセッサ10は、それぞれ
デュアルポートメモリを介して処理要求内容、完了状態
を相互に通知し、またデータもデュアルポートメモリを
介して授受されている。
ステムを実現するためのメインのマイクロプロセッサ1
およびモジュール内の専用プロセッサ10は、それぞれ
デュアルポートメモリを介して処理要求内容、完了状態
を相互に通知し、またデータもデュアルポートメモリを
介して授受されている。
【0011】ここで、メインのマイクロプロセッサ1が
デュアルポートメモリに対し、データの書き込みおよび
読出しを行う場合には、メモリリードサイクルまたはメ
モリライトサイクルを実行し、大量のデータ全てをソフ
トウェアで転送する。また、大量のデータを転送するに
際し、単純なデータ転送にも拘らず、速度の上限が定ま
ってしまい、メインのマイクロプロセッサ1の処理能力
を生かせない状態にある。
デュアルポートメモリに対し、データの書き込みおよび
読出しを行う場合には、メモリリードサイクルまたはメ
モリライトサイクルを実行し、大量のデータ全てをソフ
トウェアで転送する。また、大量のデータを転送するに
際し、単純なデータ転送にも拘らず、速度の上限が定ま
ってしまい、メインのマイクロプロセッサ1の処理能力
を生かせない状態にある。
【0012】
【発明が解決しようとする課題】従って、以上のような
産業用コンピュータシステムでは、メインプロセッサ側
からデュアルポートメモリをみたとき、そのデュアルポ
ートメモリはメインプロセッサのメモリ空間として割り
付けられているので、主メモリとデュアルポートメモリ
との間でデータのDMA転送を行うとき、データ転送ご
とにデュアルポートメモリに対して、メモリリードサイ
クルとメモリライトサイクルをそれぞれ実行する必要が
ある。従って、ソフトウェアによるリード、ライト動作
に比較して大幅な速度向上は望めない。このメモリリー
ドサイクル、メモリライトサイクルは、一般的には、 (1)該当メモリへのアドレスの設定 (2)リード/ライト コマンドの送出 (3)データの送出(プロセッサまたはメモリ) (4)データの書き込み、またはプロセッサによるデー
タの取り込み
産業用コンピュータシステムでは、メインプロセッサ側
からデュアルポートメモリをみたとき、そのデュアルポ
ートメモリはメインプロセッサのメモリ空間として割り
付けられているので、主メモリとデュアルポートメモリ
との間でデータのDMA転送を行うとき、データ転送ご
とにデュアルポートメモリに対して、メモリリードサイ
クルとメモリライトサイクルをそれぞれ実行する必要が
ある。従って、ソフトウェアによるリード、ライト動作
に比較して大幅な速度向上は望めない。このメモリリー
ドサイクル、メモリライトサイクルは、一般的には、 (1)該当メモリへのアドレスの設定 (2)リード/ライト コマンドの送出 (3)データの送出(プロセッサまたはメモリ) (4)データの書き込み、またはプロセッサによるデー
タの取り込み
【0013】などの処理を行い、これら処理の終了後に
(1)から再度繰り返す。この一連の処理を高速に行う
ため、ライト動作では、ライトコマンド信号と書き込み
データとを同時に出力し、時間縮小、高速化を図ってい
るものもある。
(1)から再度繰り返す。この一連の処理を高速に行う
ため、ライト動作では、ライトコマンド信号と書き込み
データとを同時に出力し、時間縮小、高速化を図ってい
るものもある。
【0014】しかし、主メモリ3とデュアルポートメモ
リ間のデータ転送のように、転送方向に連続したデータ
をブロック単位ごとに転送する場合、ブロック単位ごと
にメモリリードを実行し、引き続きブロック単位ごとに
メモリライトを実行することから、高速DMA転送は望
めなかった。
リ間のデータ転送のように、転送方向に連続したデータ
をブロック単位ごとに転送する場合、ブロック単位ごと
にメモリリードを実行し、引き続きブロック単位ごとに
メモリライトを実行することから、高速DMA転送は望
めなかった。
【0015】本発明は上記実情を考慮してなされたもの
で、メインプロセッサのメモリ空間に割り付けられてい
る主メモリとデュアルポートメモリとの間で高速データ
転送を実現する産業用コンピュータシステムを提供する
ことを目的とする。
で、メインプロセッサのメモリ空間に割り付けられてい
る主メモリとデュアルポートメモリとの間で高速データ
転送を実現する産業用コンピュータシステムを提供する
ことを目的とする。
【0016】
【課題を解決するための手段】本発明は上記課題を解決
するために、メインプロセッサ、DMAコントローラ、
主メモリおよびデュアルポートメモリコントローラがそ
れぞれシステムバスを介して接続され、かつ、このデュ
アルポートメモリコントローラには当該メモリコントロ
ーラの下で動作し、デュアルポートメモリとして機能す
るローカルメモリの他、ローカルバスを介してI/Oが
接続されている産業用コンピュータシステムにおいて、
前記デュアルポートメモリコントローラは、前記メイン
プロセッサから送られてくる前記主メモリとI/O間の
DMA転送条件信号に基づいてDMA起動信号を出力
し、かつ、DMA転送前にデュアルポートメモリ先頭ア
ドレスを前記ローカルメモリに送出するDMA制御手段
と、このDMA制御手段からのDMA起動信号を受けた
とき、デュアルポートメモリの非アクセス条件の下にD
MA要求信号を前記DMAコントローラに送出する一
方、このDMAコントローラから送られてくるDMA許
可信号を受けてコマンド選択信号を出力する調停手段
と、この調停手段からコマンド選択信号を受けた後、前
記主メモリと前記I/O間のDMA転送時に前記DMA
コントローラから主メモリリード信号とともに駆動状態
で送り出されるI/Oライト信号をデュアルポートメモ
リライト信号に変換し、また主メモリライト信号ととも
に駆動状態で送り出されるI/Oリード信号をデュアル
ポートメモリリード信号に変換するコマンド選択手段と
を備え、前記変換されたデュアルポートメモリライト信
号およびデュアルポートメモリリード信号を用いてDM
A転送データを前記デュアルポートメモリに対してライ
トおよびリード処理する構成である産業用コンピュータ
システム。
するために、メインプロセッサ、DMAコントローラ、
主メモリおよびデュアルポートメモリコントローラがそ
れぞれシステムバスを介して接続され、かつ、このデュ
アルポートメモリコントローラには当該メモリコントロ
ーラの下で動作し、デュアルポートメモリとして機能す
るローカルメモリの他、ローカルバスを介してI/Oが
接続されている産業用コンピュータシステムにおいて、
前記デュアルポートメモリコントローラは、前記メイン
プロセッサから送られてくる前記主メモリとI/O間の
DMA転送条件信号に基づいてDMA起動信号を出力
し、かつ、DMA転送前にデュアルポートメモリ先頭ア
ドレスを前記ローカルメモリに送出するDMA制御手段
と、このDMA制御手段からのDMA起動信号を受けた
とき、デュアルポートメモリの非アクセス条件の下にD
MA要求信号を前記DMAコントローラに送出する一
方、このDMAコントローラから送られてくるDMA許
可信号を受けてコマンド選択信号を出力する調停手段
と、この調停手段からコマンド選択信号を受けた後、前
記主メモリと前記I/O間のDMA転送時に前記DMA
コントローラから主メモリリード信号とともに駆動状態
で送り出されるI/Oライト信号をデュアルポートメモ
リライト信号に変換し、また主メモリライト信号ととも
に駆動状態で送り出されるI/Oリード信号をデュアル
ポートメモリリード信号に変換するコマンド選択手段と
を備え、前記変換されたデュアルポートメモリライト信
号およびデュアルポートメモリリード信号を用いてDM
A転送データを前記デュアルポートメモリに対してライ
トおよびリード処理する構成である産業用コンピュータ
システム。
【0017】
【作用】従って、本発明は以上のような手段を講じたこ
とにより、メインプロセッサからDMA転送条件がDM
AコントローラとともにDMA制御手段に送出すると、
このDMA制御手段では調停手段を介してDMAコント
ローラにDMA要求信号を送出する。この後、DMAコ
ントローラから送られてくるDMA許可信号を調停手段
で受け取ってコマンド選択信号をコマンド選択手段に送
出する。ここでコマンド選択手段は主メモリとI/O間
DMA転送時にDMAコントローラから主メモリリード
・ライト信号とともに送出されるI/Oライト・リード
信号をデュアルポートメモリライト・リード信号に変換
するので、主メモリとI/O間のDMA転送機能を用い
て当該主メモリとデュアルポートメモリ間のDMA転送
を行うことができ、しかもDMAコントローラから駆動
状態で主メモリリード信号およびI/Oライト信号が送
出され、または駆動状態で主メモリライト信号およびI
/Oリード信号が送出されるので、主メモリとI/O間
すなわち主メモリとデュアルポートメモリ間で高速なD
MA転送を行うことができる。
とにより、メインプロセッサからDMA転送条件がDM
AコントローラとともにDMA制御手段に送出すると、
このDMA制御手段では調停手段を介してDMAコント
ローラにDMA要求信号を送出する。この後、DMAコ
ントローラから送られてくるDMA許可信号を調停手段
で受け取ってコマンド選択信号をコマンド選択手段に送
出する。ここでコマンド選択手段は主メモリとI/O間
DMA転送時にDMAコントローラから主メモリリード
・ライト信号とともに送出されるI/Oライト・リード
信号をデュアルポートメモリライト・リード信号に変換
するので、主メモリとI/O間のDMA転送機能を用い
て当該主メモリとデュアルポートメモリ間のDMA転送
を行うことができ、しかもDMAコントローラから駆動
状態で主メモリリード信号およびI/Oライト信号が送
出され、または駆動状態で主メモリライト信号およびI
/Oリード信号が送出されるので、主メモリとI/O間
すなわち主メモリとデュアルポートメモリ間で高速なD
MA転送を行うことができる。
【0018】
【実施例】以下、本発明の実施例について詳細に述べる
が、はじめに本発明の原理について説明する。本原理
は、メインプロセッサとDMAコントローラに対し、デ
ュアルポートメモリ制御手段から、DMA要求を行い、
DMAコントローラに主メモリとI/O間とのDMA転
送動作をさせるとともに、I/Oに対し出力されるI/
OリードコマンドおよびI/Oライトコマンドを、デュ
アルポートメモリに対するメモリリードコマンドおよび
メモリライトコマンドにコマンドの変換を行い、また、
デュアルポートメモリに対するアドレスの更新はデュア
ルポートメモリ制御手段で行うようにしたものである。
が、はじめに本発明の原理について説明する。本原理
は、メインプロセッサとDMAコントローラに対し、デ
ュアルポートメモリ制御手段から、DMA要求を行い、
DMAコントローラに主メモリとI/O間とのDMA転
送動作をさせるとともに、I/Oに対し出力されるI/
OリードコマンドおよびI/Oライトコマンドを、デュ
アルポートメモリに対するメモリリードコマンドおよび
メモリライトコマンドにコマンドの変換を行い、また、
デュアルポートメモリに対するアドレスの更新はデュア
ルポートメモリ制御手段で行うようにしたものである。
【0019】以下、上記のような原理を踏まえて実現し
た本発明の一実施例について図面を参照して詳細に説明
する。なお、本実施例は、すでに図4および図5で示し
たような機能分散型システムに適用した場合を想定し、
かつ、デュアルポートメモリコントローラ5に代えて、
図1に示すように新たにデュアルポートメモリ制御手段
30を設けたことにある。なお、同図において図4およ
び図5と同一部分には同一符号を付してその説明を省略
し、ここでは異なる部分についてのみ述べる。
た本発明の一実施例について図面を参照して詳細に説明
する。なお、本実施例は、すでに図4および図5で示し
たような機能分散型システムに適用した場合を想定し、
かつ、デュアルポートメモリコントローラ5に代えて、
図1に示すように新たにデュアルポートメモリ制御手段
30を設けたことにある。なお、同図において図4およ
び図5と同一部分には同一符号を付してその説明を省略
し、ここでは異なる部分についてのみ述べる。
【0020】図1は本発明の一実施例に係るデュアルポ
ートメモリ制御手段を示すブロック図である。このデュ
アルポートメモリ制御手段30は、A系各種バスからの
信号を一時記憶して、後述する調停手段32からのA系
選択信号によりローカルメモリ6へ送信するA系バスバ
ッファ13,14,15と、図示しないシステムバス4
に接続されたA系の各種バスからの転送情報を記憶して
後述する調停手段32へDMA起動信号を出力し、か
つ、調停手段32からDMA転送前に受信するアドレス
出力許可信号により前記転送情報をローカルメモリ6に
送信するDMA制御手段31と、このDMA制御手段3
1からのDMA起動信号を受けたとき、デュアルポート
メモリの非アクセス条件の下にDMA要求信号を図示し
ないDMAコントローラに送出する一方、このDMAコ
ントローラから送られてくるDMA許可信号を受けてコ
マンド選択信号を出力し、さらにDMA転送前にDMA
制御手段31にアドレス出力許可信号を出力する他、A
系バスバッファにA系選択信号を送信し、またはB系バ
スバッファにB系選択信号を送信して系の選択を行う機
能をもつ調停手段32と、この調停手段32からのA系
コマンド選択信号を受けた後、前記A系バスバッファ1
3,14,15内のI/Oライト信号をデュアルポート
メモリライト信号に、またはI/Oリード信号をデュア
ルポートメモリリード信号に変換してデュアルポートメ
モリへ送信するコマンド選択手段33と、図示しない共
通のバス8に接続されたB系の各種バスおよびローカル
メモリ6からの信号を一時記憶して調停手段32からの
B系選択信号により送信するB系バスバッファ16,1
7,18とで構成されている。
ートメモリ制御手段を示すブロック図である。このデュ
アルポートメモリ制御手段30は、A系各種バスからの
信号を一時記憶して、後述する調停手段32からのA系
選択信号によりローカルメモリ6へ送信するA系バスバ
ッファ13,14,15と、図示しないシステムバス4
に接続されたA系の各種バスからの転送情報を記憶して
後述する調停手段32へDMA起動信号を出力し、か
つ、調停手段32からDMA転送前に受信するアドレス
出力許可信号により前記転送情報をローカルメモリ6に
送信するDMA制御手段31と、このDMA制御手段3
1からのDMA起動信号を受けたとき、デュアルポート
メモリの非アクセス条件の下にDMA要求信号を図示し
ないDMAコントローラに送出する一方、このDMAコ
ントローラから送られてくるDMA許可信号を受けてコ
マンド選択信号を出力し、さらにDMA転送前にDMA
制御手段31にアドレス出力許可信号を出力する他、A
系バスバッファにA系選択信号を送信し、またはB系バ
スバッファにB系選択信号を送信して系の選択を行う機
能をもつ調停手段32と、この調停手段32からのA系
コマンド選択信号を受けた後、前記A系バスバッファ1
3,14,15内のI/Oライト信号をデュアルポート
メモリライト信号に、またはI/Oリード信号をデュア
ルポートメモリリード信号に変換してデュアルポートメ
モリへ送信するコマンド選択手段33と、図示しない共
通のバス8に接続されたB系の各種バスおよびローカル
メモリ6からの信号を一時記憶して調停手段32からの
B系選択信号により送信するB系バスバッファ16,1
7,18とで構成されている。
【0021】次に、以上のように構成された本発明シス
テムの動作を説明する。まずメインのマイクロプロセッ
サ1は、メモリ転送すべき諸条件をDMAコントローラ
2に対してプログラムする。次に、マイクロプロセッサ
1は、デュアルポートメモリの転送先頭アドレスおよび
転送データ数等のDMA転送条件をDMA制御手段31
に書き込む。これらのDMA転送条件が書き込まれる場
所はDMA制御手段31内にポートとして予め用意して
おく。DMA制御手段31内ポートに種々の情報が書き
込まれると、DMA制御手段31では調停手段32に対
しDMA起動信号を出力する。この調停手段32はDM
A起動信号が入力され、A系、B系ともにデュアルポー
トメモリをアクセスしていない条件が成立するのを待
ち、メインのマイクロプロセッサ1側にあるDMAコン
トローラ2に対してDMA要求信号を出力し、DMA許
可信号を待つ。
テムの動作を説明する。まずメインのマイクロプロセッ
サ1は、メモリ転送すべき諸条件をDMAコントローラ
2に対してプログラムする。次に、マイクロプロセッサ
1は、デュアルポートメモリの転送先頭アドレスおよび
転送データ数等のDMA転送条件をDMA制御手段31
に書き込む。これらのDMA転送条件が書き込まれる場
所はDMA制御手段31内にポートとして予め用意して
おく。DMA制御手段31内ポートに種々の情報が書き
込まれると、DMA制御手段31では調停手段32に対
しDMA起動信号を出力する。この調停手段32はDM
A起動信号が入力され、A系、B系ともにデュアルポー
トメモリをアクセスしていない条件が成立するのを待
ち、メインのマイクロプロセッサ1側にあるDMAコン
トローラ2に対してDMA要求信号を出力し、DMA許
可信号を待つ。
【0022】このとき、調停手段32は、DMA許可信
号を受けるとコマンド選択手段33にコマンド選択信号
を出力するとともにDMA制御手段31にアドレス出力
許可信号を出力する。
号を受けるとコマンド選択手段33にコマンド選択信号
を出力するとともにDMA制御手段31にアドレス出力
許可信号を出力する。
【0023】コマンド選択手段33は、コマンド選択信
号によって、メインのマイクロプロセッサ1側DMAコ
ントローラ2からI/Oリード信号またはI/Oライト
信号が出力される前に、予めこの出力されるI/Oリー
ド信号をデュアルポートメモリリード信号に、I/Oラ
イト信号をデュアルポートライト信号にそれぞれ変換す
る用意をしておく。
号によって、メインのマイクロプロセッサ1側DMAコ
ントローラ2からI/Oリード信号またはI/Oライト
信号が出力される前に、予めこの出力されるI/Oリー
ド信号をデュアルポートメモリリード信号に、I/Oラ
イト信号をデュアルポートライト信号にそれぞれ変換す
る用意をしておく。
【0024】DMA制御手段31は、前記アドレス出力
許可信号により、DMA転送が行われる前に、DMA制
御手段31内ポートに書き込まれているデュアルポート
メモリ先頭アドレスを出力し、メモリアドレスバスを介
してデュアルポートメモリに与える。
許可信号により、DMA転送が行われる前に、DMA制
御手段31内ポートに書き込まれているデュアルポート
メモリ先頭アドレスを出力し、メモリアドレスバスを介
してデュアルポートメモリに与える。
【0025】DMA転送時には、コマンド選択手段33
が、メインのマイクロプロセッサ1側のDMAコントロ
ーラ2から出力されるI/Oリード信号をデュアルポー
トメモリリード信号に、または出力されるI/Oライト
信号をデュアルポートメモリライト信号にそれぞれ変換
して、メモリのアクセスが行われる。
が、メインのマイクロプロセッサ1側のDMAコントロ
ーラ2から出力されるI/Oリード信号をデュアルポー
トメモリリード信号に、または出力されるI/Oライト
信号をデュアルポートメモリライト信号にそれぞれ変換
して、メモリのアクセスが行われる。
【0026】1回のアクセスが終了するとDMA制御手
段31内のアドレス情報は、直ちにカウントアップされ
る。このカウントアップの信号は、システムに合わせて
決定すれば良く、例えばメモリアクセス完了信号等を用
いる。
段31内のアドレス情報は、直ちにカウントアップされ
る。このカウントアップの信号は、システムに合わせて
決定すれば良く、例えばメモリアクセス完了信号等を用
いる。
【0027】アドレスはカウントアップされると、次の
メモリアドレスを示すことができ、メインのマイクロプ
ロセッサ1側DMAコントローラ2も直ちに次のDMA
転送サイクルに入ることができる。
メモリアドレスを示すことができ、メインのマイクロプ
ロセッサ1側DMAコントローラ2も直ちに次のDMA
転送サイクルに入ることができる。
【0028】次に、上述したDMA転送を、さらに高速
化することに関し、図2のブロック図および図3のタイ
ムチャートを参照しつつ説明する。図2は、メモリとI
/O間のDMA転送を実現するブロック図であり、本発
明は、このメモリとI/O間のDMA転送機能を利用し
て主メモリとデュアルポートメモリ間のデータ伝送を高
速に行うものである。同図において、マイクロプロセッ
サ1およびDMAコントローラ2間では、バス使用許
可、バスホールド要求、アドレスバス、データバス、メ
モリリード信号、メモリライト信号、I/Oリード信号
およびI/Oライト信号の送受信を行う。このとき、さ
らにメモリ9が、アドレスバス、データバス、メモリリ
ード信号およびメモリライト信号の送受信に加わり、ま
た、I/O11が、アドレスバス、データバス、I/O
リード信号およびI/Oライト信号の送受信に加わる。
このI/O 11は、DMAコントローラ2と、DMA
要求およびDMA許可の送受信も行う。
化することに関し、図2のブロック図および図3のタイ
ムチャートを参照しつつ説明する。図2は、メモリとI
/O間のDMA転送を実現するブロック図であり、本発
明は、このメモリとI/O間のDMA転送機能を利用し
て主メモリとデュアルポートメモリ間のデータ伝送を高
速に行うものである。同図において、マイクロプロセッ
サ1およびDMAコントローラ2間では、バス使用許
可、バスホールド要求、アドレスバス、データバス、メ
モリリード信号、メモリライト信号、I/Oリード信号
およびI/Oライト信号の送受信を行う。このとき、さ
らにメモリ9が、アドレスバス、データバス、メモリリ
ード信号およびメモリライト信号の送受信に加わり、ま
た、I/O11が、アドレスバス、データバス、I/O
リード信号およびI/Oライト信号の送受信に加わる。
このI/O 11は、DMAコントローラ2と、DMA
要求およびDMA許可の送受信も行う。
【0029】ここで、I/O 11と示すブロックを図
1の説明で述べたデュアルポートメモリ制御手段30お
よびデュアルポートメモリとみなし、かつ、メモリ9と
示すブロックを主メモリ3とみなせばよい。
1の説明で述べたデュアルポートメモリ制御手段30お
よびデュアルポートメモリとみなし、かつ、メモリ9と
示すブロックを主メモリ3とみなせばよい。
【0030】図3はDMA転送時のタイミングチャート
である。同図において、DMA転送時の信号状態をアド
レスバス(a)、メモリリード信号[ロウアクティブM
RD](b)、メモリライト信号[ロウアクティブMW
R](c),I/Oリード信号[ロウアクティブIO
R](d),I/Oライト信号[ロウアクティブIO
W](e)、データバス(f)およびデュアルポートメ
モリアドレス(g)の7つの図面で表す。また、DMA
転送時における1サイクルの動作を分割し、t1からt
5までの時刻で表す。
である。同図において、DMA転送時の信号状態をアド
レスバス(a)、メモリリード信号[ロウアクティブM
RD](b)、メモリライト信号[ロウアクティブMW
R](c),I/Oリード信号[ロウアクティブIO
R](d),I/Oライト信号[ロウアクティブIO
W](e)、データバス(f)およびデュアルポートメ
モリアドレス(g)の7つの図面で表す。また、DMA
転送時における1サイクルの動作を分割し、t1からt
5までの時刻で表す。
【0031】前記両図において、まず、マイクロプロセ
ッサ1が、メモリ転送条件であるメモリ先頭アドレス、
I/O先頭アドレスおよび転送データ数をアドレスバス
およびデータバスに送出し、DMAコントローラ2、こ
れらのメモリ転送条件を取り込む。
ッサ1が、メモリ転送条件であるメモリ先頭アドレス、
I/O先頭アドレスおよび転送データ数をアドレスバス
およびデータバスに送出し、DMAコントローラ2、こ
れらのメモリ転送条件を取り込む。
【0032】次に、I/O 11は、DMA要求をDM
Aコントローラ2に送る。DMAコントローラ2は、バ
スホールド要求をマイクロプロセッサに出力してバスの
制御権を得た後に、DMA許可をI/O 11に送出す
る。このDMA許可に基づき、図示しないコマンド選択
手段33は、I/O信号をデュアルポートメモリに対す
る信号に変換する用意ができる。ここで、時刻t1を迎
え、DMA転送が開始される。
Aコントローラ2に送る。DMAコントローラ2は、バ
スホールド要求をマイクロプロセッサに出力してバスの
制御権を得た後に、DMA許可をI/O 11に送出す
る。このDMA許可に基づき、図示しないコマンド選択
手段33は、I/O信号をデュアルポートメモリに対す
る信号に変換する用意ができる。ここで、時刻t1を迎
え、DMA転送が開始される。
【0033】この時刻t1はDMA動作の初期状態であ
る。このとき、アドレスバス(a)はアドレスAを示
し、メモリリード信号(b)、メモリライト信号
(c)、I/Oリード信号(d)およびI/Oライト信
号(e)はH(ハイ状態)、データバス(f)は未送信
状態、デュアルポートメモリアドレス(g)はDAを示
している。
る。このとき、アドレスバス(a)はアドレスAを示
し、メモリリード信号(b)、メモリライト信号
(c)、I/Oリード信号(d)およびI/Oライト信
号(e)はH(ハイ状態)、データバス(f)は未送信
状態、デュアルポートメモリアドレス(g)はDAを示
している。
【0034】次に、DMAコントローラ2によりメモリ
リード信号(b)およびI/Oライト信号(e)が、L
(ロウ状態)となる時刻t2で、メモリアドレスAは、
I/Oおよびメモリに指定される。引き続き、時刻t3
において、データバス(f)にデータAが現れる。メモ
リリード信号(b)およびI/Oライト信号(e)が双
方とも“L”のため、メモリ3から読み出されるデータ
Aは、一つのサイクルでI/Oに書き込まれる。所定の
時間経過後、時刻t4において、DMAコントローラ2
により、メモリリード信号(b)およびI/Oライト信
号(e)が、“H”になって、I/O 11のデータA
の書き込みが終わる。また、アドレスバス(a)におけ
るメモリアドレスAの送信が終了する。
リード信号(b)およびI/Oライト信号(e)が、L
(ロウ状態)となる時刻t2で、メモリアドレスAは、
I/Oおよびメモリに指定される。引き続き、時刻t3
において、データバス(f)にデータAが現れる。メモ
リリード信号(b)およびI/Oライト信号(e)が双
方とも“L”のため、メモリ3から読み出されるデータ
Aは、一つのサイクルでI/Oに書き込まれる。所定の
時間経過後、時刻t4において、DMAコントローラ2
により、メモリリード信号(b)およびI/Oライト信
号(e)が、“H”になって、I/O 11のデータA
の書き込みが終わる。また、アドレスバス(a)におけ
るメモリアドレスAの送信が終了する。
【0035】そして、図示しないメモリアクセス完了信
号により、アドレス情報がカウントアップされ、時刻t
5を迎える。この時刻t5は、DMA転送が1サイクル
終わった状態であり、時刻t1と同じ信号状態を示して
いる。今後は、カウントアップされたアドレス情報に基
づいて、DMA転送を行う。
号により、アドレス情報がカウントアップされ、時刻t
5を迎える。この時刻t5は、DMA転送が1サイクル
終わった状態であり、時刻t1と同じ信号状態を示して
いる。今後は、カウントアップされたアドレス情報に基
づいて、DMA転送を行う。
【0036】この図3に示すタイミングチャート内の、
メモリからデータを読出し、I/Oへデータを書き込む
タイミングにおいて、メモリリード信号(b)とI/O
ライト信号(e)が同時に動作しているため、高速のD
MA動作が可能である。
メモリからデータを読出し、I/Oへデータを書き込む
タイミングにおいて、メモリリード信号(b)とI/O
ライト信号(e)が同時に動作しているため、高速のD
MA動作が可能である。
【0037】本発明では、上述したように、I/Oとメ
モリ間のDMA転送に用いられるI/Oリード信号およ
びI/Oライト信号をそれぞれデュアルポートメモリリ
ード信号およびデュアルポートメモリライト信号に変換
し、さらに、メモリリード信号とI/Oライト信号を同
時に動作させることにより、主メモリとデュアルポート
メモリ間のDMA転送を高速に実現することができる。
モリ間のDMA転送に用いられるI/Oリード信号およ
びI/Oライト信号をそれぞれデュアルポートメモリリ
ード信号およびデュアルポートメモリライト信号に変換
し、さらに、メモリリード信号とI/Oライト信号を同
時に動作させることにより、主メモリとデュアルポート
メモリ間のDMA転送を高速に実現することができる。
【0038】本実施例では、主メモリからデュアルポー
トメモリに対するDMA転送を説明したが、同様に、デ
ュアルポートメモリから主メモリに対するDMA転送も
I/Oリード信号とメモリライト信号を同時に動作させ
ることによって高速に実現できる。なお、本発明は上述
し、かつ、図面に示す実施例にのみ限定されるものでは
なく、その要旨を逸脱しない範囲で種々変形して実施で
きる。
トメモリに対するDMA転送を説明したが、同様に、デ
ュアルポートメモリから主メモリに対するDMA転送も
I/Oリード信号とメモリライト信号を同時に動作させ
ることによって高速に実現できる。なお、本発明は上述
し、かつ、図面に示す実施例にのみ限定されるものでは
なく、その要旨を逸脱しない範囲で種々変形して実施で
きる。
【0039】
【発明の効果】以上説明したように、本発明では、DM
A制御手段がDMAコントローラにDMA要求をし、許
可がでたら調停手段がコマンド選択手段に命じて、メモ
リ・I/O間DMA転送の際に用いるI/O信号をデュ
アルポートメモリ信号に変換することによってメモリ・
I/O間のDMA転送機能を主メモリ・デュアルポート
メモリ間のDMA転送機能に変換し、かつ、主メモリと
I/O間すなわち主メモリとデュアルポートメモリ間の
リード信号とライト信号とが同時に駆動状態にあるの
で、メインプロセッサのメモリ空間に割り付けられてい
る主メモリとデュアルポートメモリとの間で高速データ
転送を実現する産業用コンピュータシステムを提供でき
る。
A制御手段がDMAコントローラにDMA要求をし、許
可がでたら調停手段がコマンド選択手段に命じて、メモ
リ・I/O間DMA転送の際に用いるI/O信号をデュ
アルポートメモリ信号に変換することによってメモリ・
I/O間のDMA転送機能を主メモリ・デュアルポート
メモリ間のDMA転送機能に変換し、かつ、主メモリと
I/O間すなわち主メモリとデュアルポートメモリ間の
リード信号とライト信号とが同時に駆動状態にあるの
で、メインプロセッサのメモリ空間に割り付けられてい
る主メモリとデュアルポートメモリとの間で高速データ
転送を実現する産業用コンピュータシステムを提供でき
る。
【図1】本発明の一実施例に係るデュアルポートメモリ
制御手段のブロック図。
制御手段のブロック図。
【図2】I/Oとメモリ間のDMA転送を実現するブロ
ック図。
ック図。
【図3】DMA動作時のタイミングチャート。
【図4】機能分散型システムを示す図。
【図5】デュアルポートメモリコントローラのブロック
図。
図。
1…マイクロプロセッサ、2…DMAコントローラ、3
…主メモリ、4…システムバス、5…デュアルポートメ
モリコントローラ、6…ローカルメモリ、8…バス、9
…メモリ、10…専用マイクロプロセッサ、11…I/
O、30…デュアルポートメモリ制御手段、31…DM
A制御手段、32…調停手段、33…コマンド選択手
段。
…主メモリ、4…システムバス、5…デュアルポートメ
モリコントローラ、6…ローカルメモリ、8…バス、9
…メモリ、10…専用マイクロプロセッサ、11…I/
O、30…デュアルポートメモリ制御手段、31…DM
A制御手段、32…調停手段、33…コマンド選択手
段。
Claims (1)
- 【請求項1】 メインプロセッサ、DMAコントロー
ラ、主メモリおよびデュアルポートメモリコントローラ
がそれぞれシステムバスを介して接続され、かつ、この
デュアルポートメモリコントローラには当該メモリコン
トローラの下で動作し、デュアルポートメモリとして機
能するローカルメモリの他、ローカルバスを介してI/
Oが接続されている産業用コンピュータシステムにおい
て、 前記デュアルポートメモリコントローラは、 前記メインプロセッサから送られてくる前記主メモリと
I/O間のDMA転送条件信号に基づいてDMA起動信
号を出力し、かつ、DMA転送前にデュアルポートメモ
リ先頭アドレスを前記ローカルメモリに送出するDMA
制御手段と、 このDMA制御手段からのDMA起動信号を受けたと
き、デュアルポートメモリの非アクセス条件の下にDM
A要求信号を前記DMAコントローラに送出する一方、
このDMAコントローラから送られてくるDMA許可信
号を受けてコマンド選択信号を出力する調停手段と、 この調停手段からコマンド選択信号を受けた後、前記主
メモリと前記I/O間のDMA転送時に前記DMAコン
トローラから主メモリリード信号とともに駆動状態で送
り出されるI/Oライト信号をデュアルポートメモリラ
イト信号に変換し、また主メモリライト信号とともに駆
動状態で送り出されるI/Oリード信号をデュアルポー
トメモリリード信号に変換するコマンド選択手段とを備
え、 前記変換されたデュアルポートメモリライト信号および
デュアルポートメモリリード信号を用いてDMA転送デ
ータを前記デュアルポートメモリに対してライトおよび
リード処理することを特徴とする産業用コンピュータシ
ステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23173291A JPH0573473A (ja) | 1991-09-11 | 1991-09-11 | 産業用コンピユータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23173291A JPH0573473A (ja) | 1991-09-11 | 1991-09-11 | 産業用コンピユータシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0573473A true JPH0573473A (ja) | 1993-03-26 |
Family
ID=16928169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23173291A Pending JPH0573473A (ja) | 1991-09-11 | 1991-09-11 | 産業用コンピユータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0573473A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009205601A (ja) * | 2008-02-29 | 2009-09-10 | Yokogawa Electric Corp | メモリアクセス制御装置 |
-
1991
- 1991-09-11 JP JP23173291A patent/JPH0573473A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009205601A (ja) * | 2008-02-29 | 2009-09-10 | Yokogawa Electric Corp | メモリアクセス制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2539058B2 (ja) | デ―タプロセッサ | |
JPH04363746A (ja) | Dma機能を有するマイクロコンピュータシステム | |
JPH10143466A (ja) | バス通信システム | |
JPS6242306B2 (ja) | ||
US7031337B2 (en) | Data processing apparatus and slave interface mechanism for controlling access to a slave logic unit by a plurality of master logic units | |
JPH0573473A (ja) | 産業用コンピユータシステム | |
JPH0343804A (ja) | シーケンス制御装置 | |
JP3240863B2 (ja) | 調停回路 | |
JPH09218859A (ja) | マルチプロセッサ制御システム | |
JP3098550B2 (ja) | バス制御方式 | |
JP2705955B2 (ja) | 並列情報処理装置 | |
JPH04225458A (ja) | コンピュータ | |
JP2907275B2 (ja) | コマンド転送方式 | |
JP2000029823A (ja) | バスアクセス制御回路 | |
KR960003650B1 (ko) | 컴퓨터 시스템의 성능향상을 위한 입출력 프로세서 | |
JPS5844426Y2 (ja) | プロセッサ間情報転送装置 | |
JPS61233857A (ja) | デ−タ転送装置 | |
JPH05265932A (ja) | バス制御方式 | |
JP2803616B2 (ja) | 入出力バスインタフェース制御方式 | |
JPH02211571A (ja) | 情報処理装置 | |
JPS6140658A (ja) | デ−タ処理装置 | |
JPH09305536A (ja) | バス転送方法及びそのための情報処理装置 | |
JP2003085040A (ja) | メモリアクセラレータ、アクセラレーション方法、および、これに関連したインターフェースカードおよびマザーボード | |
JP2000035939A (ja) | インテリジェント型pcアドインボード | |
JPH08101810A (ja) | バス制御方法 |