JPH056805A

JPH056805A - チツプ型バリスタ

Info

Publication number: JPH056805A
Application number: JP3183823A
Authority: JP
Inventors: Kazuyoshi Nakamura; 和敬中村; Yasushi Ueno; 靖司上野; Akiyoshi Nakayama; 晃慶中山; Yasunobu Yoneda; 康信米田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1991-06-27
Filing date: 1991-06-27
Publication date: 1993-01-14
Anticipated expiration: 2015-02-14
Also published as: JP3008567B2

Abstract

(57)【要約】【目的】焼結体の表面にガラス膜を被覆形成する場合
の、該ガラス膜の膜厚を均一化できるとともに、内部電
極への拡散を抑制して電気特性の悪化を防止できるチッ
プ型バリスタを提供する。【構成】セラミックス焼結体２内に複数の内部電極３
を埋設し、該各内部電極３の一端面３ａを上記焼結体２
の左, 右端面２ａ，２ｂに形成された外部電極４に接続
し、さらに上記焼結体２の外表面にガラス膜６を被覆形
成してチップ型バリスタ１を構成する。そして、上記焼
結体２の表面部分と内部電極３との間に上記外部電極４
に接続されないフリー電極７を配設する。また、このフ
リー電極７の面積を内部電極３の特性部Ａ面積より大き
く、かつ該特性部Ａを覆うように形成する。さらに上記
フリー電極７に銀・パラジウム合金又は白金を採用す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電圧非直線抵抗体とし
て機能するチップ型バリスタに関し、特に焼結体の表面
にガラス膜を被覆形成する場合の、該ガラス膜の膜厚を
均一化できるとともに、内部電極への拡散を抑制して電
気特性の悪化を防止できるようにした構造に関する。

【０００２】

【従来の技術】近年、通信機等に採用される電子機器の
分野では、小型化，集積化が急速に進んでいる。また、
ＩＣの高密度化による耐電圧の低減化が要求されてお
り、これに伴って高電圧性ノイズの侵入によるＩＣ回路
の破壊や誤動作を防止するための保護素子や回路設計が
必要となっている。このような保護素子として電圧非直
線特性を有するバリスタが採用されている。このバリス
タをＩＣ回路に適用するには、抑制電圧が低いこと、静
電容量が小さいこと、さらには小型であること等の条件
が要求される。ところが上記バリスタでは、抑制電圧を
下げるにはバリスタ電圧を下げなければならないことか
ら、静電容量が大きくなるという問題がある。また、静
電容量を下げるのは電極面積を小さくすることにより可
能であるが、このようにするとサージ耐量が低下すると
いう問題がある。このような抑制電圧，静電容量を低減
しながら小型化に対応できるものとして、従来、積層型
のチップバリスタが提案されている（例えば、特公昭58
-23921号公報参照) 。この積層型バリスタは、半導体セ
ラミックス層と内部電極とを交互に積層して一体焼結
し、この焼結体の両端面に上記内部電極の一端面を露出
させ、該両端面に上記内部電極の一端面に接続される外
部電極を形成して構成されている。ところで、上記チッ
プバリスタはノイズ吸収素子として有用であるものの、
該バリスタ素子のサイズを小さくすると表面電流や表面
放電による漏れ電流が生じ易いという問題がある。また
上記外部電極にＡｇが使用されていることから、半田付
けにより表面実装する際に半田喰われが生じ易いという
問題がある。このような漏れ電流や半田喰われを回避す
るためには、焼結体の外部電極を除く外表面にガラス膜
をコーティングして絶縁化することが有効である。この
ガラス膜をコーティングする方法として、従来、上記ガ
ラスを400 〜900 ℃の温度で焼き付けて該ガラスを焼結
体の表面部分に拡散させる方法が採用されている。この
ガラス膜を形成することにより、漏れ電流を抑制できる
とともに、外部電極の表面に電解メッキによるメッキ膜
を被覆することができ、半田喰われを防止できる。ここ
で、上記外部電極にメッキ膜を被覆する場合、上記焼結
体は半導体であることから、該焼結体の表面が確実に絶
縁化されていなければメッキが表面全体に成長してショ
ートしたり，漏れ電流の抑制効果が低減したりするおそ
れがある。従って、上記ガラス膜は、ある程度の膜厚が
必要であるとともに、該膜厚を均一化する必要があり、
そのために上記ガラスの焼き付け温度を高く設定して表
面拡散を大きくするようにしている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来のチップバリスタにおいて、ガラスの焼き付け温度を
高くするとガラスの粒界拡散も活発となって該ガラスが
内部電極まで達する場合があり、その結果バリスタ電
圧，抑制電圧が上昇し、バリスタ特性に悪影響を与える
という問題点がある。ここで、ガラス膜の膜厚を均一に
しながら内部電極への拡散を回避するには、ガラス量や
焼き付け温度を微妙にコントロールすることにより可能
である。しかしながらこのコントロールは非常に難し
く、現状では困難である。本発明は上記従来の状況に鑑
みてなされたもので、焼結体の表面にガラス膜を形成す
る場合の、焼き付け温度の微妙なコントロールを不要に
しながら膜厚を均一化でき、かつ内部電極への拡散を抑
制してバリスタ特性への悪影響を防止できるチップ型バ
リスタを提供することを目的としている。

【０００４】

【課題を解決するための手段】そこで請求項１の発明
は、焼結体の内部に複数の内部電極を埋設し、該内部電
極を上記焼結体の両端面に形成された外部電極に接続す
るとともに、上記焼結体の外表面にガラス膜を被覆形成
してなるチップ型バリスタにおいて、上記焼結体の表面
部分と内部電極との間に上記外部電極に接続されないフ
リー電極を配設したことを特徴としている。また、請求
項２の発明は、上記フリー電極が内部電極における特性
部の面積より大きく、かつ該特性部を覆っていることを
特徴とし、さらに請求項３は上記フリー電極がＡｇ−Ｐ
ｄ合金又はＰｔからなることを特徴としている。

【０００５】

【作用】請求項１の発明に係るチップ型バリスタによれ
ば、焼結体の表面部分と内部電極との間にフリー電極を
配設したので、該フリー電極がガラスの内部への拡散を
抑制することとなり、従って焼き付け温度を高く設定し
ても内部電極への拡散を低減でき、バリスタ特性の悪化
を回避できる。その結果、焼き付け温度の微妙なコント
ロールを不要にしながら膜厚の厚い，かつ均一なガラス
膜を形成することができ、絶縁性を向上できる。また請
求項２の発明では、フリー電極を内部電極の特性部の面
積より大きくしたので、内部電極へのガラスの拡散をさ
らに確実に抑制することができる。さらに請求項３の発
明では、フリー電極に銀・パラジウム合金，白金を採用
したので、ガラスの拡散の抑制効果を向上できる。

【０００６】

【実施例】以下、本発明の実施例を図について説明す
る。図１ないし図４は本発明の一実施例によるチップ型
バリスタを説明するための図である。図において、１は
本実施例のチップ型バリスタであり、これはＺｎＯを主
成分とする半導体セラミックスからなる直方体状の焼結
体２の内部にＡｇ−Ｐｄ合金からなる一対の内部電極
３，３を埋設するとともに、該焼結体２の左, 右端面２
ａ，２ｂにＡｇからなる外部電極４を形成して構成され
ている。上記各内部電極３の一端面３ａは上記焼結体２
の左, 右端面２ａ，２ｂに交互に露出して上記外部電極
４に接続されており、他の端面は焼結体２内に封入され
ている。また上記外部電極４の外表面には電解メッキに
よるＮｉメッキ膜８が被覆されている。

【０００７】また、上記焼結体２の両内部電極３で挟ま
れたセラミックス層５ａ部分は電圧非直線特性を発現す
る特性部Ａとなっており、この特性部Ａは上記両内部電
極３の対向面となっている。また上記焼結体２のセラミ
ックス層５ａ以外の部分は、ダミーとしてのセラミック
ス層５ｂ，５ｃとなっている。

【０００８】さらに、上記焼結体２の外表面にはガラス
膜６が形成されており、該ガラス膜６はホウ珪酸鉛系ガ
ラス粉末を高温で焼き付けることによって焼結体２の表
面部分に拡散させて形成されたものである。

【０００９】そして、上記焼結体２の内部電極３と表面
との間のセラミックス層５ｂ，５ｃ内には外部電極４に
接続されないＡｇ−Ｐｄ合金からなるフリー電極７が配
設されており、このフリー電極７は焼結体２内に封入さ
れている。また、このフリー電極７は上記内部電極３の
特性部Ａの面積より大きく設定されており、かつ該特性
部Ａを覆っている。このフリー電極７により上記ガラス
層７の内部への拡散が抑制されている。

【００１０】次に本実施例のチップ型バリスタ１の製造
方法について説明する。まず、セラミックス原料とし
て、純度99％以上のＺｎＯ，Ｂｉ₂Ｏ₃，ＣｏＣＯ₃，
ＭｎＯ₂，及びＳｂ₂Ｏ₃をそれぞれ98mol ％,0.5mol
％,0.5mol ％,0.5mol ％,0.5mol ％の割合で秤量し、こ
れに純水を加えてボールミルで24時間混合してスラリー
を形成する。次に、このスラリーを濾過乾燥して造粒し
た後、800℃の温度で２時間仮焼成する。この後、この
焼成物をパルベライザーにより粗粉砕した後、これに純
水を加えてボルーミルで微粉砕し、これを濾過乾燥させ
た後、有機バインダーとともに溶媒中に分散してスラリ
ーを形成する。このスラリーからドクターブレード法に
より厚さ50μm のグリーンシートを形成し、該グリーン
シートを所定寸法の大きさに打ち抜いて、多数枚のセラ
ミックスシートを形成する。これにより電圧非直線特性
を発現するセラミックス層５ａ，ダミーとしてのセラミ
ックス層５ｂ，５ｃを形成する。

【００１１】次に、Ａｇ−Ｐｄ合金（７：３の割合）か
らなる導電ペーストを作成し、該ペーストを上記セラミ
ックス層５ａ，５ｃの上面にスクリーン印刷して内部電
極３を形成する。この場合、内部電極３の一端面３ａの
みがセラミックス層５ａ，５ｃの外縁に位置し、残りの
端面がセラミックス層５ａ，５ｃの内側に位置するよう
に形成する。また、別のセラミックス層５ｂ，５ｃの上
面に、同じく導電ペーストを印刷してフリー電極７を形
成する。このフリー電極７はこれの全ての端面がセラミ
ックス層５ｂ，５ｃの周縁より内側に位置し、かつ上記
内部電極３の特性部Ａの面積より大きくなるよう形成す
る。

【００１２】次いで、図４に示すように、各内部電極３
がセラミックス層５ａを挟んで対向するよう、かつ各内
部電極３の一端面３ａが左, 右に互い違いに位置するよ
う重ね、これの上面，及び下面になにも印刷されていな
いセラミックス層５ｂ，５ｃを２枚重ねる。さらにこれ
の上面，下面にフリー電極７が形成されたセラミックス
層５ｂ，５ｃを重ねるとともに、なにも印刷されていな
いセラミックス層５ｂ，５ｃを２枚重ねる。次にこれの
積層方向に２ｔ/cm²の圧力を加えて圧着し、これにより
積層体を形成する。この後、積層体を所定の寸法に切断
し、これを500℃の温度で２時間加熱してバインダーを
消失させた後、950 ℃に昇温して２時間焼成し、焼結体
２を得る。

【００１３】このようにして得られた焼結体２をアルミ
ナ磁器ポット内に収容するとともに、該ポット内に上記
焼結体の全重量の１wt％のホウ珪酸鉛系ガラス粉末を添
加する。そして、上記磁器ポットを回転させながら700
〜900 ℃に加熱する。すると上記ガラス粉末が焼結体２
の表面部分に拡散し、これによりガラス膜６が形成され
る。この場合、ガラス粉末はフリー電極８により内部へ
の拡散が阻止され、内部電極３への浸透が抑制されるこ
ととなり、かつ焼結体２の表面部分に均一な厚さのガラ
ス膜６が形成される。

【００１４】次に、上記焼結体２の、内部電極３の一端
面３ａが露出された左, 右端面２ａ，２ｂにＡｇペース
トを塗布した後、800 ℃で10分間加熱して外部電極４を
形成する。しかる後、上記焼結体２に電解メッキを施
し、上記外部電極４の外表面にＮｉメッキ膜８を形成す
る。この場合、上記焼結体２の外部電極４以外の部分は
ガラス膜６で覆われているから、メッキが付着すること
はない。これにより本実施例のチップ型バリスタ１が製
造される。

【００１５】このように本実施例によれば、焼結体２の
表面と内部電極３との間にフリー電極７を配設し、該フ
リー電極７で上記内部電極３の特性部Ａを覆ったので、
ガラスの拡散をフリー電極７によって抑制でき、内部電
極３への拡散を低減して制限電圧、バリスタ電圧の上昇
を回避できる。また、焼き付け温度を高くできることか
ら、溶融したガラスの張力が小さくなり素子への濡れ性
を向上でき、膜厚の厚い，かつ均一なガラス膜６を形成
することができ、その結果、サージ耐量や電圧抑制効果
を損なうことなく、漏れ電流を低減できるとともに、半
田付け時の半田喰われを防止できる。なお、上記実施例
では、焼結体２内に一対の内部電極３を埋設した構造を
例にとって説明したが、本発明はこれに限られるもので
はなく、多数の内部電極を埋設した構造のものにも適用
できる。

【００１６】

【表１】

【００１７】表１は、本実施例のチップ型バリスタの効
果を確認するために行った試験結果を示す。この試験
は、上記実施例の製造方法により多数のチップ型バリス
タを作成し、この各バリスタにおけるフリー電極の面積
を変化させた場合の、バリスタ電圧，非直線係数，静電
容量，静電損失，制限電圧比，半田付け加工変化率，メ
ッキ後のバリスタ電圧，及びサージ変化率をそれぞれ測
定した。また、上記フリー電極は、図５に示すように、
内部電極の特性部面積ｔ１×ｔ２に対して（図５(c) 参
照）、フリー電極の面積をｔ１＋Δｔ，ｔ２＋Δｔ（０
〜0.4mm ）の範囲内で大きくした場合（図５(a) 参
照）、またフリー電極の面積をｔ１−Δｔ，ｔ２−Δｔ
（0.1 〜 0.2mm）の範囲内で小さくした場合について行
った（図５(b) 参照）。ここで、上記半田付け加工変化
率は外部電極形成後の各試料に対して、松ヤニを用いて
860 ℃の４×６半田槽に５秒間浸漬し、この後トリクロ
ルエタンで60秒洗浄した後１時間放置して測定した。ま
た、制限電圧比は８×20μsec の三角電流波を印加した
時の出力電圧／バリスタ電圧の比であり、サージ変化率
は上記三角電流波を印加した後１時間放置した時のバリ
スタ電圧／印加前バリスタ電圧の変化率である。なお、
比較するためにフリー電極を配設していない従来のチッ
プバリスタについても同様の測定をした。表１からも明
らかなように、フリー電極がない従来試料(No.１〜６）
では、ガラス焼き付け温度が700 〜800 ℃と低い場合、
バリスタ電圧，非直線係数は満足できるものの、誘電損
失，半田付け加工変化率では低く、さらにメッキ処理に
おいては焼結体の表面全体に付着してショートしてお
り、ガラス膜の膜厚が不均一となっている。また、焼き
付け温度が850 ℃以上と高い場合は、ガラス膜が均一に
なっているものの、バリスタ電圧，非直線係数が劣化し
ており、内部電極にまでガラスが拡散している。一方、
上記フリー電極の面積が内部電極の特性部より小さい場
合（試料No. ７，８，１３，１４）、ガラスがフリー電
極を回り込んで内部に拡散していることから、バリスタ
電圧，比直線係数等の特性において効果が若干小さい。
これに対してフリー電極の面積を特性部より大きくした
場合（試料No. ９〜１２，１５〜２０）は、いずれもバ
リスタ電圧，非直線係数，及び誘電損失，制限電圧比の
各特性を損なうことなく、半田付け加工変化率，メッキ
後のバリスタ電圧，サージ変化率の全てにおいて満足で
きる特性が得られている。

【００１８】

【表２】

【００１９】

【表３】

【００２０】表２及び表３は、上記試験に採用したフリ
ー電極を配設していない従来試料（No. ２〜６），及び
フリー電極を配設した本実施例試料（No. １１，１７）
を選出し、各試料を断面研磨し、これのガラスの拡散距
離をＸ線マイクロアナライザ（エネルギー分散型）で調
査した結果を示す。これは、図２に示すように、焼結体
２の積層方向ｘ軸における拡散距離，該積層方向の直交
方向ｙ軸における拡散距離を測定した。なお、上記各試
料における焼結体２の表面からフリー電極７までの距離
は100 μm , フリー電極から内部電極までの距離は100
μm とし、また焼結体の側端面から内部電極の側端面ま
での距離は400 μm とした。各表からも明らかなよう
に、フリー電極がない従来試料では、絶縁化に必要な焼
き付け温度を850 ℃にすると内部電極の特性部にまでガ
ラスが達している。これに対して本実施例試料では、焼
き付け温度を900 ℃に上げても内部電極にガラスが達し
ておらず、フリー電極がガラスの内部への拡散を抑制し
ていることがわかる。

【００２１】

【発明の効果】以上のように本発明に係るチップ型バリ
スタによれば、焼結体の表面部分と内部電極との間に外
部電極に接続されないフリー電極を配設したので、焼結
体の表面にガラス膜を形成する場合の、焼き付け温度の
微妙なコントロールを不要にしながら膜厚を均一化で
き、かつ内部電極への拡散を抑制してバリスタ特性への
悪影響を防止できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例によるチップ型バリスタを説
明するための図３のＩ−Ｉ線断面図である。

【図２】上記実施例のチップ型バリスタの図３のII-II
線断面図である。

【図３】上記実施例のチップ型バリスタの斜視図であ
る。

【図４】上記実施例のチップ型バリスタの分解斜視図で
ある。

【図５】上記実施例の効果を確認するために行った試験
方法を説明するためのフリー電極，内部電極の平面図で
ある。

【符号の説明】

１チップ型バリスタ２焼結体２ａ，２ｂ焼結体の左, 右端面３内部電極３ａ内部電極の一端面４外部電極６ガラス膜７フリー電極Ａ特性部

───────────────────────────────────────────────────── フロントページの続き (72)発明者米田康信京都府長岡京市天神２丁目26番10号株式会社村田製作所内

Claims

【特許請求の範囲】

【請求項１】セラミックス焼結体の内部に複数の内部
電極を埋設し、該内部電極の一端面を上記焼結体の端面
に形成された外部電極に接続するとともに、上記焼結体
の外表面にガラス膜を被覆形成してなるチップ型バリス
タにおいて、上記焼結体の表面部分と内部電極との間に
上記外部電極に接続されないフリー電極を配設したこと
を特徴とするチップ型バリスタ。
【請求項２】請求項１において、上記フリー電極が、
内部電極における電圧比直線特性を発現する特性部の面
積より大きく、かつ該特性部を覆っていることを特徴と
するチップ型バリスタ。
【請求項３】請求項１又は２において、上記フリー電
極が銀・パラジウム合金又は白金からなることを特徴と
するチップ型バリスタ。