JP3343464B2 - 積層チップバリスタ - Google Patents

積層チップバリスタ

Info

Publication number
JP3343464B2
JP3343464B2 JP19912395A JP19912395A JP3343464B2 JP 3343464 B2 JP3343464 B2 JP 3343464B2 JP 19912395 A JP19912395 A JP 19912395A JP 19912395 A JP19912395 A JP 19912395A JP 3343464 B2 JP3343464 B2 JP 3343464B2
Authority
JP
Japan
Prior art keywords
layer
layers
glass
glass content
heat cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19912395A
Other languages
English (en)
Other versions
JPH0927405A (ja
Inventor
武志 鈴木
Original Assignee
マルコン電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マルコン電子株式会社 filed Critical マルコン電子株式会社
Priority to JP19912395A priority Critical patent/JP3343464B2/ja
Publication of JPH0927405A publication Critical patent/JPH0927405A/ja
Application granted granted Critical
Publication of JP3343464B2 publication Critical patent/JP3343464B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路基板に表面実
装可能な積層型のチップバリスタに関するものであり、
特に、外部電極の構成に改良を加えたものである。
【0002】
【従来の技術】チップバリスタは、電圧によって抵抗値
が非直線的に変化する素子であり、異常電圧を吸収する
ことができる。そのため、具体的には、電話回線におけ
るクリック音の吸収や、インダクタンスを含む接点保護
(火花消去)、機器や部品の保護を目的とするサージ電
流の吸収、さらには電圧変化の検出などに広く利用され
ている。
【0003】このようなチップバリスタのタイプとして
は、ディスク型や積層型などがあるが、このうち積層型
のチップバリスタ(以下、積層チップバリスタと呼ぶ)
は、ディスク型のチップバリスタに比べて、スペース効
率が良く、小型化し易いという利点がある。そのため、
積層チップバリスタは、各種回路基板に表面実装するこ
とが可能であり、電子機器に対する小型化の要請が強い
現在、高い需要を得ている。
【0004】ここで、積層チップバリスタの従来例を図
5を参照して説明する。すなわち、積層体1は内部電極
5及びセラミックグリーンシート7が複数枚積層して圧
着され、焼結加工により一体的に構成されている。セラ
ミックグリーンシート7は、焼結後にバリスタ機能を発
揮する酸化亜鉛(Zn0)などのバリスタ組成材料を長
方形のシート状に形成したものである。ここでいうバリ
スタ機能とは、電圧によって抵抗値が非直線的に変化す
る機能のことを指す。
【0005】また、積層体1の左右側面には外部電極6
a,6bが設けられている。これら外部電極6a,6b
は単一層の導電性部材からなる。なお、外部電極6a,
6bは、回路基板に表面実装することができるように所
定のはんだぬれ性を有している。
【0006】内部電極5は長方形状の導電性シートであ
って、積層体1の左右側面に近接する一辺が積層体1の
左右側面から交互に露出するように積層配置されてい
る。積層体1から露出する内部電極5の一辺を導出部5
aとする。この導出部5aは前記外部電極6a又は6b
に対し電気的に接続されており、これにより内部電極5
が電気的に並列に接続されている。また、内部電極5に
おいて導出部5a以外の三辺は積層体1の内側に位置
し、左右側面から露出しないようになっている。なお、
内部電極5における導出部5a以外の三辺と外部電極6
a,6bとの間は、通常、マージン部と呼ばれており、
このマージン部の広さはバリスタ電圧を確保する上で、
重要な要因である。
【0007】
【発明が解決しようとする課題】しかし、図5に示した
従来の積層チップバリスタでは、外部電極6a,6bが
一層であるため、ヒートサイクル時の応力を分散させ難
く、耐ヒートサイクル性が低いという問題点があった。
積層チップバリスタにおける耐ヒートサイクル性が低い
と、基板への実装後のヒートサイクルによるストレスに
弱く、外部電極ないし素子にクラックが入るおそれがあ
った。特に、積層チップバリスタが大形品である場合、
ストレスが大きくなるのでクラックが発生しやすく、ク
ラック発生率を抑えることが急務となっていた。
【0008】ところで、耐ヒートサイクル性を高めるた
めには、ヒートサイクル時の応力の分散を図ることが有
効である。具体的には、外部電極においてガラス含有量
を増やし外部電極をポーラス構造とすることが考えられ
る。しかし、外部電極のガラス含有量が多すぎると、今
度は外部電極のはんだぬれ性が低下することになり、回
路基板に表面実装することが困難となるという不具合が
生じた。
【0009】このような問題を解決するために、従来よ
り、外部電極を2層構造にした積層チップバリスタが提
案されている(図6参照)。すなわち、図に示す積層チ
ップバリスタは、外部電極を、導出部5aに接続される
内側層13a,13bと、その外側に形成される外側層
14a,14bという2層から構成したことを特徴とし
ている。内側層13a,13bは、ガラス含有量を多く
してポーラス構造の膜となっている。そのため、内側層
13a,13bはヒートサイクル時の応力を分散させる
ことができ、優れた耐ヒートサイクル性を発揮すること
ができる。一方、外側層14a,14bはガラスを含ん
でおらず、所望のはんだぬれ性を確保することができ、
回路基板に確実に表面実装することができる。以上のよ
うに、図6に示した2層構造の外部電極を持つ積層チッ
プバリスタによれば、耐ヒートサイクル性を向上させる
と同時に、優れたはんだぬれ性を確保することができ
た。
【0010】しかしながら、上記の従来技術において
は、次のような問題点が指摘されている。すなわち、図
6に示した積層チップバリスタでは、耐ヒートサイクル
性を向上させるために内側層13a,13bのガラス含
有量を多くしているが、これにより内部電極5と外部電
極である内側層13a,13bとの電気的な接続が不完
全となった。この結果、チップバリスタの基本特性であ
るサージ耐量が小さくなるという問題が生じた。
【0011】本発明は、従来技術が持つ以上のような課
題を解決するために提案されたものであり、その目的
は、耐ヒートサイクル性を向上させ、且つ優れたはんだ
ぬれ性を確保すると共に、十分なサージ耐量を持つこと
が可能な積層チップバリスタを提案することである。
【0012】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の積層チップバリスタは、外部電極が次の
ような3層構造、すなわち、導出部に接続される第1層
と、第1層の外側に形成される第2層と、第2層の外側
に形成される第3層からなり、このうち前記第1層が8
0〜90%のAgと20〜10%のPdの金属成分と
〜4%のガラスからなる層、前記第2層が80〜90%
のAgと20〜10%のPdの金属成分と4〜10%
ガラスからなる層、前記第3層が80〜90%のAgと
20〜10%のPdの金属成分と0〜4%のガラスから
なる層であることを構成上の特徴とするものである。
【0013】以上のような構成を有する本発明の外部電
極における作用は次の通りである。まず、第1層はガラ
ス含有量が少ないため、内部電極側と外部電極側との電
気的な接続を確実に行うことができる。これにより、十
分なサージ耐量を持つことができる。また、第2層はガ
ラス含有量が多いので、ポーラス構造の膜となり、ヒー
トサイクル時の応力を分散させることができる。そのた
め、耐ヒートサイクル性を向上させることが可能であ
る。さらに、第3層はガラス含有量が少ないため、優れ
たはんだぬれ性を確保することができ、積層チップバリ
スタを基板表面に容易に実装することができる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して具体的に説明する。なお、図5及び
図6に示した従来例と同一部材に関しては同一の符号を
付し、説明は省略する。
【0015】(1)構成 図1に示すように、実施の形態の外部電極は、導出部5
aに接続される第1層2a,2bと、第1層2a,2b
の外側に形成される第2層3a,3bと、第2層3a,
3bのさらに外側に形成される第3層4a,4bとから
構成される。すなわち、外部電極は3層構造を持ってい
る。
【0016】上記各層は、Ag−Pdの金属に最適な量
だけガラスを含んだ材料から構成される。各層における
ガラス含有量の最適な範囲に関しては、1つの層毎にガ
ラスの量を変動させて複数の試作品を作り、所定の試験
を行って、各層が持つべき適切なガラス含有量の範囲を
決める。なお、各層に含まれるガラスは軟化点が820
℃のものを用いた。
【0017】 まず、第1層2a、2bにおける最適
なガラス含有量について検討する。ここでは、第1層2
a、2bのガラス含有量のみを変動させた試作品をいく
つか作り、各試作品におけるサージ耐量及びヒートサイ
クルによるクラック発生率について調べ、第1層2a、
2bの最適ガラス含有量を決定する。
【0018】寸法が3.2mm×2.5mm×1.0t
mmの積層体1の両端に、Ag(80)/Pd(20)
の金属でガラス含有量が7%であるペーストをデップし
て第1層2a、2bを形成する。この第1層2a、2b
の上に、Ag(80)/Pd(20)の金属でガラス含
有量が8%であるペーストをデップして第2層3a、3
bを形成する。さらに第2層3a、3bの上に、Ag
(90)/Pd(10)の金属でガラスを含有しない
(つまりガラス含有量が0%である)ペーストをデップ
して第3層4a、4bを形成し、850℃で焼成して試
作品を作る。また、第1層2a、2bのガラス含有量を
変動させた試作品として、第1層2a、2bのガラス含
有量が6%のもの、5%のもの、4%のもの、3%のも
の、2%のもの、1%のもの、0%のものを作る(な
お、すべての試作品において第2層及び第3層は前述し
た条件と同一とする)。
【0019】上記試作品におけるサージ耐量の調査結果
に関しては実線にて図2に示し、ヒートサイクルによる
クラック発生率の調査結果に関しては点線にて同図に示
した。このグラフから明らかなように、サージ耐量を満
足する試作品は、ガラス含有量が0%〜4%の範囲であ
る第1層2a、2bであり、ガラス含有量が4%を越え
るとサージ耐量は急激に低下する。これは、ガラス含有
量が4%を越えた第1層2a、2bでは、この第1層2
a、2bと内部電極5との結合が不完全になるからであ
る。
【0020】また、耐ヒートサイクル性を満足する試作
品は、ガラス含有量が2%以上の第1層2a、2bが最
適である。すなわち、第1層2a、2bのガラス含有量
が2%以下では、ヒートサイクルによるクラック発生率
が高くなっている。これは、ガラス含有量が少ないの
で、ヒートサイクル時の応力を分散させ難いためであ
る。以上のことから、第1層2a、2bの最適なガラス
含有量は2%〜4%となる。
【0021】 続いて、第2層3a、3bの最適ガラ
ス含有量を検討する。ここでは、第2層3a、3bのガ
ラス含有量のみを変動させた試作品をいくつか作り、各
試作品についてヒートサイクルによるクラック発生率を
調査し、第2層3a、3bの最適ガラス含有量を決定す
る。
【0022】積層体1の両端に、Ag(80)/Pd
(20)の金属でガラス含有量が2%であるペーストを
デップして第1層2a、2bを形成し、この第1層2
a、2bの上に、Ag(80)/(20)の金属でガラ
ス含有量が3%であるペーストをデップして第2層3
a,3bを形成する。さらに第2層3a,3bの上に、
Ag(90)/Pd(10)の金属でガラスで含有しな
い(つまりガラス含有量が0%である)ペーストをデッ
プして第3層4a、4bを形成し、850℃で焼成して
試作品を作る。また、第2層3a、3bのガラス含有量
を変動させた試作品として、第2層3a、3bのガラス
含有量が4%のもの、5%のもの、8%のもの、10%
のもの、15%のものを作る(なお、すべての試作品に
おいて第1層及び第3層は前述した条件と同一とす
る)。
【0023】上記試作品をガラエポ基板にリフローでは
んだづけし、ヒートサイクル試験を実施した結果を図3
のグラフに示す。このグラフに示すように、第2層3
a、3bのガラス含有量に比例して耐ヒートサイクル性
が向上する。これは、ガラス含有量が多くなることによ
り第2層3a、3bがポーラスな膜構造となり、ヒート
サイクル時の応力を緩和させると共に、膜自体の強度を
向上させるためである。但し、実用的なレベルとしては
4%以上のガラス含有量で耐ヒートサイクル性は十分で
ある。さらにガラス含有量が10%の試作品と15%の
試作品との比較から明らかなように、ガラス含有量が1
0%を越えると耐ヒートサイクル性に大きな差が出なく
なる。また、ガラス含有量が10%以上ではガラスが第
2層3a、3bの表面ににじみ出し、はんだぬれ性に悪
影響を及ぼす危険がある。そこで、第2層3a、3bの
最適なガラス含有量は4%〜10%となる。
【0024】 最後に、第3層4a,4bの最適ガラ
ス含有量を検討する。ここでは、第3層4a、4bのガ
ラス含有量のみを変動させた試作品をいくつか作り、各
試作品におけるはんだぬれ性について調べ、第3層4
a、4bの最適ガラス含有量を決定する。
【0025】積層体1の両端に、Ag(80)/Pd
(20)の金属でガラス含有量が2%であるペーストを
デップして第1層2a,2bを形成する。この第1層2
a、2bの上に、Ag(80)/Pd(20)の金属で
ガラス含有量が8%であるペーストをデップして第2層
3a,3bを形成する。さらに第2層3a,3bの上
に、Ag(90)/Pd(10)の金属でガラスを含有
しない(つまりガラス含有量が0%である)ペーストを
デップして第3層4a、4bを形成し、850℃で焼成
して試作品を作る。また、第3層4a、4bのガラス含
有量を変動させた試作品として、第3層4a、4bのガ
ラス含有量が1%のもの、2%のもの、3%のもの、4
%のもの、5%のもの、6%のものを作る(なお、すべ
ての試作品において第1層及び第2層は前述した条件と
同一とする)。
【0026】上記試作品をフラックスに浸漬後、230
℃のはんだに5秒間浸漬し、各試作品のはんだぬれ性を
確認した。その結果を図6に示す。このグラフに示すよ
うに、ガラス含有量が4%を越えると、はんだぬれ性が
低下する。故に、第3層4a,4bの最適なガラス含有
量は0〜4%となる。
【0027】(2)作用及び効果 以上のような構成を有する実施の形態の外部電極におい
て、第1層2a,2aでは2〜4%というようにガラス
含有量が少ないため、内部電極5と第1層2a,2aと
を確実に接続することができる。したがって、第1層2
a,2aは十分なサージ耐量を持つことができる。ま
た、第2層3a,3bは、4〜10%というようにガラ
ス含有量が多いので、ポーラス構造の膜となる。そのた
め、ヒートサイクル時の応力を分散させることができ、
耐ヒートサイクル性を向上させることが可能である。さ
らに、第3層4a,4bは、0〜4%というようにガラ
ス含有量が非常に少ないため、緻密な金属膜となる。し
たがって、優れたはんだぬれ性を確保することができ
る。その結果、第3層4a,4bを容易に基板表面に実
装することが可能である。
【0028】(3)他の実施例 なお、本発明は、以上のような実施の形態に限定される
ものではなく、各構成部材の材料や条件などは適宜変更
可能であり、例えば、各層の金属はAgであっても良
い。
【0029】
【発明の効果】以上述べたように、本発明によれば、外
部電極を3層構造とし、導出部に接続される第1層が8
0〜90%のAgと20〜10%のPdの金属成分と
〜4%のガラスからなる層、第1層の外側に形成される
第2層が80〜90%のAgと20〜10%のPdの金
属成分と4〜10%のガラスからなる層、第2層の外側
に形成される第3層が80〜90%のAgと20〜10
%のPdの金属成分と0〜4%のガラスからなる層と
ることにより、耐ヒートサイクル性を向上させ、且つ優
れたはんだぬれ性を確保すると共に、十分なサージ耐量
を持つことができる積層チップバリスタを提供すること
ができた。
【図面の簡単な説明】
【図1】本発明の実施の形態の構成を示す断面図。
【図2】本発明の実施の形態における耐ヒートサイクル
性及びサージ耐量の試験結果を示すグラフ。
【図3】本発明の実施の形態における耐ヒートサイクル
性の試験結果を示すグラフ。
【図4】本発明の実施の形態におけるはんだぬれ性の試
験結果を示すグラフ。
【図5】外部電極が一層構造である従来の積層バリスタ
の構成を示す断面図。
【図6】外部電極が二層構造である従来の積層バリスタ
の構成を示す断面図。
【符号の説明】
1…積層体 2a,2b…第1層 3a,3b…第2層 4a,4b…第3層 5…内部電極 5a…導出部 6a,6b,…外部電極 7…セラミックグリーンシート 13a,13b…内側層 14a,14b…外側層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 電圧によって抵抗値が非直線的に変化す
    るバリスタ機能を持つバリスタ組成材料内に複数の内部
    電極が積層された積層体を設け、前記内部電極における
    一端部からなる導出部を前記積層体の外側面から交互に
    露出し、この導出部に接続するよう前記積層体の外側面
    に外部電極を設けた積層チップバリスタにおいて、前記
    外部電極が、前記導出部に接続される第1層と、前記第
    1層の外側に形成される第2層と、前記第2層の外側に
    形成される第3層という3層構造を持ち、前記第1層
    80〜90%のAgと20〜10%のPdの金属成分と
    2〜4%のガラスからなる層であり、前記第2層が80
    〜90%のAgと20〜10%のPdの金属成分と4〜
    10%のガラスからなる層であり、前記第3層が80〜
    90%のAgと20〜10%のPdの金属成分と0〜4
    のガラスからなる層であることを特徴とした積層チッ
    プバリスタ。
JP19912395A 1995-07-11 1995-07-11 積層チップバリスタ Expired - Lifetime JP3343464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19912395A JP3343464B2 (ja) 1995-07-11 1995-07-11 積層チップバリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19912395A JP3343464B2 (ja) 1995-07-11 1995-07-11 積層チップバリスタ

Publications (2)

Publication Number Publication Date
JPH0927405A JPH0927405A (ja) 1997-01-28
JP3343464B2 true JP3343464B2 (ja) 2002-11-11

Family

ID=16402528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19912395A Expired - Lifetime JP3343464B2 (ja) 1995-07-11 1995-07-11 積層チップバリスタ

Country Status (1)

Country Link
JP (1) JP3343464B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476158B1 (ko) * 2000-12-11 2005-03-15 주식회사 아모텍 글래스 코팅막을 갖는 세라믹 칩 소자 및 그의 제조방법
JP5034640B2 (ja) * 2007-04-17 2012-09-26 パナソニック株式会社 積層バリスタとその製造方法

Also Published As

Publication number Publication date
JPH0927405A (ja) 1997-01-28

Similar Documents

Publication Publication Date Title
US7605683B2 (en) Monolithic electronic component
KR101952860B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2001076957A (ja) セラミック電子部品
KR101031111B1 (ko) 표면 실장 가능한 복합 세라믹 칩 부품
US4953273A (en) Process for applying conductive terminations to ceramic components
JPH03173402A (ja) チップバリスタ
JP3008567B2 (ja) チップ型バリスタ
JP6911754B2 (ja) 電子部品および積層セラミックコンデンサ
JP4803451B2 (ja) 電子部品及びその実装構造
JP3343464B2 (ja) 積層チップバリスタ
KR20200064860A (ko) 적층 세라믹 커패시터
JP2019117900A (ja) 積層電子部品
KR101963830B1 (ko) 복합 기능소자
JP6911755B2 (ja) 電子部品および積層セラミックコンデンサ
JPH0563928B2 (ja)
JP2643193B2 (ja) 3端子型複合機能素子
US7646578B2 (en) Filter circuit and filter device
CN114284665B (zh) 一种大功率微波负载片及其制备方法
JP7498089B2 (ja) 電子部品
JPH11260653A (ja) 積層型電子部品とその製造方法
US20240212892A1 (en) Laminated ceramic component
JP2976400B2 (ja) セラミックチップコンデンサ及びその製造方法
JP5034640B2 (ja) 積層バリスタとその製造方法
JP6602925B2 (ja) セラミック電子部品及びその製造方法
JPS63102218A (ja) 積層形多端子電子部品

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120823

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120823

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130823

Year of fee payment: 11

EXPY Cancellation because of completion of term