JPH0568013A - デジタル信号多重通信システム - Google Patents

Abstract

(57)【要約】 【目的】この発明の目的は、多重化、多重分離を簡易な
構成で実現し、これによってコストの低減が可能なデジ
タル信号多重通信システムを提供することにある。 【構成】この発明は、送信側において、任意の一つのチ
ャンネルの低次データにおける同期信号を他チャンネル
とは異ならせ、その異なるパターンの同期信号を多重化
により生成される高次データのフレーム同期信号とし
て、多重化装置で新たに高次同期信号を生成するように
し、また受信側において、その異なるパターンの同期信
号を検出し、その検出タイミングに基づいて分離出力チ
ャンネルを調整するようにしたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばデジタル化さ
れた音声信号を多重化して伝送するデジタル信号多重通
信システムに関する。

【０００２】

【従来の技術】従来では、複数のデジタルデータを多重
化して伝送する場合、送信側で多重化後の高次のデジタ
ルデータにフレーム同期符号を付加して伝送し、受信側
でフレーム同期符号を検出し、これを基準タイミングと
して低次のデジタルデータに分離する方法が採られてい
る。現在、衛星放送で使用されている２．０４８Ｍｂ／
ｓのデジタル音声を１２チャンネル多重化して伝送する
システムを例にとって、その内容を説明する。

【０００３】図６はそのシステム構成を示すものであ
る。送信側において、各チャンネルの音声信号はそれぞ
れ低次エンコーダ１１〜１１２の内部でＰＣＭ符号化さ
れた後、図７（ａ）に示すフォーマットの低次データに
符号化される。これらの低次データは、図７（ａ）に示
す順序で、低次エンコーダ１１〜１１２より多重化装置
２に送出される。送出される低次データのフレーム構成
を図７（ｂ）に示す。この低次データには、衛星放送受
信機に使用されているＰＣＭデコーダ用ＬＳＩをそのま
ま低次デコーダとして使用できるように、予め同期符号
（１６ビット）が付加されている。

【０００４】上記多重化装置２は入力した１２チャンネ
ルの低次データをビット単位で多重して高次データ
（２．０４８Ｍｂ／ｓ×１２ＣＨ＝２４．５７６Ｍｂ／
ｓ）を生成する。この場合、単に各チャンネルの低次デ
ータをそれぞれビット単位で多重しただけでは、図８に
示すように、低次データの同期パターンが各チャンネル
で同一であることから、１２ビット単位で繰り返すパタ
ーンとなる。

【０００５】このパターンをそのまま高次データの同期
符号として使用すると、同期符号長が１６ビット×１２
チャンネル＝１９２ビットと極めて長くなり、伝送効率
の上でも好ましくない。したがって、従来では、前記１
９２ビット中１６ビット分を多重化データの同期符号と
して使用し、残りの１９２−１６＝１７６ビットを他の
用途に当てている。図９に高次データのフォーマットを
示す。

【０００６】図１０は上記多重化装置２の具体的な構成
を示すもので、高次クロック発生器２１は２．０４８Ｍ
Ｈｚ×１２ＣＨ＝２４．５７６ＭＨｚの高次クロックを
発生する。このクロックは第１の分周器２２で１／１２
に分周され、これによって２．０４８ＭＨｚの低次クロ
ックが生成される。この低次クロックはさらに第２の分
周器２３で１／２０４８に分周され、これによってフレ
ームパルス（１ｋＨｚ）が生成される。これらの低次ク
ロックおよびフレームパルスは各低次エンコーダ１１〜
１１２に送られ、低次データの生成に供される。

【０００７】一方、Ｐ／Ｓ（パラレル入力／シリアル出
力）シフトレジスタ２４は、第１の分周器２２で得られ
た低次クロックに基づいて各チャンネルの低次データＣ
Ｈ１〜ＣＨ１２を２０４８ＭＨｚの速度でパラレル入力
し、これらを高次クロックに基づき１２倍の速度でシリ
アル出力するビット単位多重化回路として動作する。こ
のシフトレジスタ２４の出力データフォーマットは図８
に示したフォーマットと同一である。

【０００８】そこで、高次同期符号発生器２５におい
て、第２の分周器２３の出力パルスを入力する毎に高次
クロックに基づき１６ビットの高次同期符号を生成す
る。この高次同期符号はＰ／Ｓシフトレジスタ２４のパ
ラレルデータ、高次独立データ生成器２６の出力データ
と共に３入力１出力のマルチプレクサ２７に送られる。

【０００９】このマルチプレクサ２７の切換制御は切換
制御器２８からの切換制御信号によって行われる。この
切換制御信号は、例えば高次クロックを所定数カウント
することにより生成される。これにより、マルチプレク
サ２７からは、図９のａの期間には高次同期符号が導出
され、ｂの期間には高次独立データが導出され、ｃの期
間には多重化データが導出され、図９に示すフォーマッ
トの高次データが出力されるようになる。このようにし
て生成された高次データは、図６に示すように、変調器
／送信機３を経て送信信号となり、送信アンテナ４から
送出される。

【００１０】一方、受信側において、受信アンテナ５で
得られた受信信号は受信機／復調器６を経てもとの高次
データに戻され、多重分離装置７に供給される。この多
重分離装置７に供給される高次データのフォーマットは
送信側の多重化装置２の出力（図９のフォーマットで構
成される高次データ）と同一である。また、高次データ
を再生するための高次クロックは復調器内部に配置され
たクロック再生回路により受信信号から抽出再生され、
多重分離装置７に供給される。

【００１１】図１１に上記多重分離装置７の具体的な構
成を示す。高次同期符号検出器７１は、高次クロックに
基づき、入力した高次データからフレームフォーマット
の先頭に配置される高次同期符号を検出し、その検出タ
イミングをフレーム同期パルス発生器７２に与え、高次
データのフレームタイミングに同期したフレームパルス
を発生させる。このフレームパルスは１／１２分周器７
３のリセット信号として使用される。すなわち、この１
／１２分周器７３は、図１２に示すように、高次データ
内の低次データ位相と完全に同期した低次クロックを生
成する。

【００１２】一方、高次データはＳ／Ｐ（シリアル入力
／パラレル出力）シフトレジスタ７４に供給される。こ
のＳ／Ｐシフトレジスタ７４は高次クロックに基づいて
高次データをパラレル入力し、１／１２分周器７３で生
成された低次クロックに基づいてビット単位で１２系列
にパラレル出力する。すなわち、低次クロックはシフト
レジスタ７４のパラレル出力タイミングとして使用され
るため、シフトレジスタ７４のパラレル出力端子番号と
低次チャンネル番号とは１対１で対応する。つまり、Ｃ
Ｈ１の出力端子にはＣＨ１の低次データが出力される。

【００１３】このときのシフトレジスタ７４の出力デー
タフォーマットは、図１３に示すように、先頭第１ビッ
トが高次同期符号の一部、続く１５ビットが高次独立デ
ータ、第１７ビットから第２０４８ビットまでが送信側
の低次エンコーダ１１〜１１２の各出力となっている。
次段の低次デコーダ８１〜８１２は低次エンコーダ１１
〜１１２と対にして使用されるように設計されているた
め、図１３に示すフォーマットのデータがそのまま低次
デコーダ８１〜８１２に供給されても、低次のフレーム
同期再生ができない。

【００１４】このようなことから、多重分離装置７の出
力段には、図１１に示すように、各チャンネル毎に低次
デコーダインターフェース回路７５１〜７５１２が付加
される。これらのインターフェース回路７５１〜７５１
２はそれぞれ低次同期符号発生器Ａ、２入力１出力のマ
ルチプレクサＢ及びこのマルチプレクサＢを切換制御す
る切換制御器Ｃを備えている。

【００１５】低次同期符号発生器Ａは１／１２分周器７
３からの低次クロックタイミングで低次同期符号を発生
する。切換制御器Ｃは、高次クロックに基づいて、図１
３のｄの期間には低次同期符号を導出し、ｅの期間には
分離データを導出するようにマルチプレクサＢを切換制
御する。これにより、各チャンネルにおいて、図７に示
したフォーマットの低次データが得られ、それぞれ図６
の低次デコーダ８１〜８１２に送られる。

【００１６】しかしながら、上記構成の従来のデジタル
信号多重通信システムでは、送信側において、低次同期
信号中の低次同期符号部分を除去して、新たに高次同期
符号を付加するため、多重化装置に高次同期符号発生
器、切換器（マルチプレクサ）、切換制御器が必要とな
る。また、受信側において、高次同期信号中の高次同期
符号部分及び高次独立データ部分を除去して、新たに低
次同期符号を付加するため、多重分離装置に低次デコー
ダインターフェース回路が低次チャンネル数だけ必要と
なり、システム全体が複雑かつ高価になっている。特
に、極めて多数の受信局をかかえる衛星通信ネットワー
クのような通信システムにおいては、受信局のコスト上
昇がシステムのコスト上昇にそのままつながり、好まし
くない。

【００１７】

【発明が解決しようとする課題】以上述べたように従来
のデジタル信号多重通信システムは、送信側では、多重
化に際して、低次同期信号中の低次同期符号部分を除去
して、新たに高次同期符号を付加するための装置が必要
となり、受信側では、多重分離に際して、高次同期信号
中の高次同期符号部分及び高次独立データ部分を除去し
て、新たに低次同期符号を付加するための装置が低次チ
ャンネル数だけ必要となり、全体が複雑かつ高価になっ
ている。

【００１８】この発明は上記の問題を解決するためにな
されたもので、多重化、多重分離を簡易な構成で実現
し、これによってコストの低減が可能なデジタル信号多
重通信システムを提供することを目的とする。

【００１９】

【課題を解決するための手段】上記目的を達成するため
にこの発明は、

【００２０】送信側は、それぞれ被伝送デジタル信号か
ら同期信号を有する同一フォーマットの低次データを生
成するＮ（Ｎは自然数）チャンネルの低次エンコーダ
と、これらの低次エンコーダで生成された低次データを
順にビット単位で多重化して高次データを生成する多重
化装置と、この装置で生成された高次データを送出する
送信手段とを備え、受信側は前記送信手段で送信された
高次データを受信する受信手段と、この手段で得られた
高次データをＮチャンネルの低次データに多重分離する
多重分離装置と、それぞれ前記Ｎチャンネルの低次エン
コーダと対応して設けられ、前記多重分離装置で分離さ
れた低次データを入力してデジタル信号を再生するＮチ
ャンネルの低次デコーダとを備えるデジタル信号多重通
信システムにおいて、

【００２１】前記送信側は、前記Ｎチャンネルの低次エ
ンコーダのうちの任意の一つを選択して、他のチャンネ
ルとは異なるパターンの同期信号を有する低次データを
生成させ、その異なるパターンの同期信号を前記高次デ
ータのフレーム同期信号とする高次同期信号生成手段を
備え、

【００２２】前記受信側は、前記異なるパターンの同期
信号を検出する同期信号検出手段と、この手段の検出タ
イミングに基づいて前記多重分離装置の分離出力チャン
ネルを調整し、低次エンコーダと低次デコーダのチャン
ネルを一致させるチャンネル調整手段とを備えることを
特徴とする。

【００２３】

【作用】上記構成によるデジタル信号多重通信システム
では、任意の一つのチャンネルの低次データにおける同
期信号を他チャンネルとは異ならせ、その異なるパター
ンの同期信号を多重化により生成される高次データのフ
レーム同期信号としているので、多重化装置で新たに高
次同期信号を生成し、これを多重化データに付加する必
要はなく、これによって多重化装置の構成が簡単にな
る。また受信側においても、その異なるパターンの同期
信号を検出することにより、分離出力チャンネルを調整
することができるので、多重分離装置の簡単化を図るこ
とができる。

【００２４】

【実施例】以下、図１乃至図５を参照してこの発明の一
実施例を説明する。尚、ここでは図６に示した構成のシ
ステムにこの発明を適用した場合を説明する。

【００２５】図１は送信側の低次エンコーダ（図６の１
１〜１１２）の概略構成を示すもので、１ａ，１ｂはそ
れぞれＬ，Ｒの音声信号をデジタル信号に変換するＡ／
Ｄ（アナログ／デジタル）変換器である。各Ａ／Ｄ変換
器１ａ，１ｂの出力は第１のマルチプレクサ１ｃで交互
に導出され、第２のマルチプレクサ１ｄに送出される。

【００２６】一方、低次同期符号発生器１ｅは後段の多
重化装置２で生成される低次フレームパルスに基づいて
低次同期符号を発生するが、その符号パターンは第１チ
ャンネルＣＨ１のみ異なり、他のチャンネルＣＨ１〜Ｃ
Ｈ１２は同一となるように設定される。この低次同期符
号は第２のマルチプレクサ１ｄに供給される。この第２
のマルチプレクサ１ｄは切換制御器１ｆによって切換制
御される。その切換タイミングは、例えば後段の多重化
装置２で生成される低次クロックをカウントすることに
より決定され、これによりマルチプレクサ１ｄからは図
７に示したフォーマットの低次データが出力される。

【００２７】図２は送信側の多重化装置２の構成を示す
もので、高次クロック発生器２ａは２．０４８ＭＨｚ×
１２ＣＨ＝２４．５７６ＭＨｚの高次クロックを発生す
る。このクロックは第１の分周器２ｂで１／１２に分周
され、これによって２．０４８ＭＨｚの低次クロックが
生成される。この低次クロックはさらに第２の分周器２
ｃで１／２０４８に分周され、これによって低次フレー
ムパルス（１ｋＨｚ）が生成される。これらの低次クロ
ック及びフレームパルスは各チャンネルの低次エンコー
ダ１１〜１１２に送られ、低次データの生成に供され
る。

【００２８】一方、Ｐ／Ｓ（パラレル入力／シリアル出
力）シフトレジスタ２ｄは、第１の分周器２ｂで得られ
た低次クロックに基づいて各チャンネルの低次データＣ
Ｈ１〜ＣＨ１２を２．０４８ＭＨｚの速度でパラレル入
力し、これらを高次クロックに基づいて、その１２倍の
速度でシリアル出力するビット単位多重化回路として動
作する。

【００２９】このシフトレジスタ２ｄの出力データフォ
ーマットは、図８に示したフォーマットとは異なり、図
３に示すように、先頭の１２×１６＝１９２ビット中に
１２ビットおきに他の１１ビットとは異なる符号パター
ンが現れる。このパターンは第１チャンネルＣＨ１の低
次エンコーダ１１の低次同期符号に一致し、他の１１ビ
ットのパターンは第２乃至第１２チャンネルＣＨ２〜Ｃ
Ｈ１２の低次エンコーダ１２〜１１２の低次同期符号パ
ターンに一致する。

【００３０】図２と図１０を比較してわかるように、こ
の多重化装置２では高次同期符号発生器、マルチプレク
サ、切換制御器が省略されており、シフトレジスタ２ｄ
の出力データはそのまま高次データとして送出される。
図４は受信側の多重分離装置７及び各チャンネルの低次
デコーダ８１〜８１２の構成を示すものである。

【００３１】まず、多重分離装置７において、受信機／
復調器６からの高次データはＳ／Ｐシフトレジスタ７ａ
に供給され、高次クロックはＯＲゲート回路７ｂを介し
て１／１２分周器７ｃに供給される。１／１２分周器７
ｃは高次クロックを１／１２分周することにより低次ク
ロックを生成する。この低次クロックは上記シフトレジ
スタ７ａに供給されると共に、各チャンネルの低次デコ
ーダ８１〜８１２に供給される。上記シフトレジスタ７
ａは高次クロックのタイミングで高次データを取り込ん
で１２チャンネルに分離し、１／１２分周器７ｃで得ら
れたクロックのタイミングでパラレル出力する。

【００３２】次に、第１チャンネルの低次デコーダ８１
において、多重分離装置７からの低次データはデコーダ
８ａに供給されると共に、低次同期符号検出器８ｂにも
供給される。この低次同期符号検出器８ｂは低次データ
から予め設定された符号パターンを検出すると、同期検
出状態信号を出力すると共に、その同期検出タイミング
でリセット信号を発生する。同期検出状態信号は反転ゲ
ート回路８ｃで反転された後、ＡＮＤゲート回路８ｄに
供給される。尚、８１を除く各チャンネルの低次デコー
ダ８２〜８１２において、低次同期符号検出器８ｂの検
出パターンは低次エンコーダ１２〜１１２の符号パター
ンに対応しており、第１チャンネルのみそのパターンが
異なっている。

【００３３】一方、多重分離装置７からの低次クロック
は１／２０４８分周器８ｅで１／２０４８分周され、ビ
ットクロックとなる。このビットクロックはデコーダ８
ａに供給され、音声データ読出しに供されると共に、１
／４分周器８ｆにも供給される。尚、１／２０４８分周
器８ｅは低次同期符号検出器８ｂからのリセット信号に
よりその分周出力タイミングが初期設定される。

【００３４】この１／４分周器８ｆは、通常の低次同期
符号検出回路が伝送中におけるデータ誤りに対してフレ
ーム同期を保護するため、前方保護、後方保護を行って
いるので、その期間はフレーム同期はずれと判定するこ
とができないことを考慮し、一定の間隔でフレーム同期
状態を監視するために設けられたものである。ここでは
１／４としたが、その分周比はフレーム同期の前方保
護、後方保護の長さに応じて変えればよい。

【００３５】上記１／４分周器８ｆの出力はＡＮＤゲー
ト回路８ｄに供給される。ＡＮＤゲート回路８ｄは１／
４分周されたビットクロック（以下、１／４クロック）
と同期検出状態反転信号との論理積をとり、その結果を
多重分離装置７のＯＲゲート回路７ｂに送出する。上記
デコーダ８ａで得られた音声データはＤ／Ａ（デジタル
／アナログ）変換器８ｇに供給され、Ｌ，Ｒの音声信号
に変換される。

【００３６】ところで、上記構成の多重分離装置７及び
低次デコーダ８１〜８１２では、電源投入時において、
１／１２分周器７ｃの初期状態の不確定性から、Ｓ／Ｐ
シフトレジスタ７ａのＣＨ１出力端にＣＨ１低次エンコ
ーダ１１の低次データが出力される保証はない。

【００３７】今、Ｓ／Ｐシフトレジスタ７ａのＣＨ１出
力端にＣＨ３の低次デコーダ８３に対する低次データが
得られると想定する。この場合、ＣＨ１低次デコーダ８
１に供給される低次データの同期符号パターンが設定パ
ターンと異なっているので、同期検出ができない。この
ため、同期検出状態信号は“０”となり、また１／２０
４８分周器８ｅにはリセット信号が出力される。よっ
て、ＡＮＤゲート回路８ｄの出力に４フレームに１回、
パルスが得られる。

【００３８】このパルス信号は多重分離装置７のＯＲゲ
ート回路７ｂに印加されるので、１／１２分周器７ｃの
出力の２．０４８ＭＨｚのクロックは４フレームに１
回、高次クロックで１クロック分だけ位相が進む。した
がって、Ｓ／Ｐシフトレジスタ７ａのＣＨ１の出力端に
はＣＨ２の低次データが得られる。このＣＨ２の低次デ
ータにおける同期符号パターンもＣＨ１のそれと異なる
ので、上記の同じ動作が繰り返され、最終的にＳ／Ｐシ
フトレジスタ７ａのＣＨ１の出力端にはＣＨ１の低次デ
ータが得られるようになる。

【００３９】この時点で、ＣＨ１の低次デコーダ８１の
低次同期符号検出器８ｂで同期符号パターンが検出され
るので、同期検出状態信号が“１”となり、ＡＮＤゲー
ト回路８ｄの出力にパルスが現れなくなる。その結果、
１／１２分周器７ｃの出力クロック位相は一定となり、
Ｓ／Ｐシフトレジスタ７ａのＣＨ１出力端には連続して
ＣＨ１低次データが得られるようになり、同時にＣＨ２
〜ＣＨ１２の出力端にはそれぞれ対応したチャンネルの
低次データが得られるようになる。

【００４０】したがって、上記構成によるシステムで
は、低次データ中に含まれる低次同期符号を多重分離回
路７の同期検出に利用しているので、高次多重化装置２
における高次同期符号の付加、高次多重分離装置７にお
ける高次同期符号の検出及び低次同期符号の付加を省略
することができ、これによって構成を簡単化し、コスト
低減を図ることができる。

【００４１】尚、この発明は上記実施例に限定されるも
のではなく、例えば多重分離装置７を図５に示すように
構成することもできる。すなわち、図４に示した多重分
離装置７では、ＣＨ１の低次エンコーダ８１の低次同期
符号検出器８ｂを高次データの同期検出に利用したが、
図５に示す多重分離装置７は、ＣＨ１の低次データ同期
符号（図３参照）を高次データの状態で検出することを
特徴とする。

【００４２】図５において、高次同期符号検出器７ｄ
は、高次クロックに基づき、入力した高次データからフ
レームフォーマットの先頭に配置されるＣＨ１の低次デ
ータ同期符号を高次同期符号として検出し、その検出タ
イミングをフレーム同期パルス発生器７ｅに与え、高次
データのフレームタイミングに同期したフレームパルス
を発生させる。このフレームパルスは１／１２分周器７
ｆのリセット信号として使用される。この１／１２分周
器７ｆは高次データ内の低次データ位相と完全に同期し
た低次クロックを生成する。

【００４３】一方、高次データはＳ／Ｐシフトレジスタ
７ｇに供給される。このＳ／Ｐシフトレジスタ７ｇは高
次クロックに基づいて高次データをシリアル入力し、１
／１２分周器７ｆで生成された低次クロックに基づいて
ビット単位で１２系列にパラレル出力する。このとき、
低次クロックはシフトレジスタ７ｇのパラレル出力タイ
ミングとして使用されるため、シフトレジスタ７ｇのパ
ラレル出力端子番号と低次チャンネル番号とは１対１で
対応する。つまり、ＣＨ１の出力端子にはＣＨ１の低次
データが出力される。

【００４４】このときのシフトレジスタ７ｇの出力は、
既に図７（ｂ）に示したフォーマットとなっている。よ
って、各チャンネル出力は、低次デコーダインターフェ
ース回路を経由させることなく、そのまま従来構成によ
る低次デコーダに供給すればよい。この実施例は、先に
説明した図５の実施例と比べ、高次同期符号検出器７ｄ
が必要となるが、低次デコーダ８１と多重分離装置７の
間の信号フィードバック（図４のＡＮＤゲート回路８ｄ
の出力）が不要となり、その間のタイミング調整が不要
となるという利点がある。

【００４５】尚、上記のいずれの実施例も、ＣＨ１の低
次エンコーダ１１の低次同期符号パターンを他のチャン
ネルのパターンと異ならせる場合について説明したが、
任意のチャンネルのパターンを他チャンネルのパターン
と異なるようにしても同様に実施可能である。その他、
この発明の要旨を逸脱しない範囲で種々変形しても、同
様に実施可能であることはいうまでもない。

【００４６】

【発明の効果】以上のようにこの発明によれば、多重
化、多重分離を簡易な構成で実現し、これによってコス
トの低減が可能なデジタル信号多重通信システムを提供
することができる。

【図面の簡単な説明】

【図１】この発明に係るデジタル信号多重通信システム
の一実施例における低次エンコーダの構成を示すブロッ
ク図。

【図２】同実施例の多重化装置の構成を示すブロック
図。

【図３】同実施例の多重化装置による高次データの出力
フォーマットを示す図。

【図４】同実施例の多重分離装置及び低次デコーダの構
成を示すブロック図。

【図５】この発明に係る他の実施例として多重分離装置
の構成を示すブロック回路図。

【図６】この発明が適用されるデジタル信号多重通信シ
ステムの全体構成を示すブロック図。

【図７】上記システムにおける低次データの出力フォー
マットを示す図。

【図８】従来方式による高次データの初期段階における
出力フォーマットを示す図。

【図９】従来方式による高次データの最終的な出力フォ
ーマットを示す図。

【図１０】従来の多重化装置の具体的な構成を示すブロ
ック図。

【図１１】従来の多重分離装置の具体的な構成を示すブ
ロック図。

【図１２】高次データと低次クロックの位相関係を示す
タイミングチャート。

【図１３】従来の多重化装置で生成される高次データの
出力フォーマットを示す図。

【符号の説明】

１１〜１１２…低次エンコーダ、１ａ，１ｂ…Ａ／Ｄ変
換器、１ｃ，１ｄ…マルチプレクサ、１ｅ…低次同期符
号発生器、１ｆ…切換制御器、２…多重化装置、２ａ…
高次クロック発生器、２ｂ…１／１２分周器、２ｃ…１
／２０４８分周器、２ｄ…Ｐ／Ｓシフトレジスタ、３…
変調器／送信機、４…送信アンテナ、５…受信アンテ
ナ、６…受信機／復調器、７…多重分離装置、７ａ…Ｓ
／Ｐシフトレジスタ、７ｂ…ＯＲゲート回路、７ｃ…１
／１２分周器、７ｄ…高次同期符号検出器、７ｅ…フレ
ーム同期パルス発生器、７ｆ…１／１２分周器、７ｇ…
Ｓ／Ｐシフトレジスタ、８１〜８１２…低次デコーダ、
８ａ…デコーダ、８ｂ…低次同期符号検出器、８ｃ…反
転ゲート回路、８ｄ…ＡＮＤゲート回路、８ｅ…１／２
０４８分周器、８ｆ…１／４分周器、８ｇ…Ｄ／Ａ変換
器。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 送信側は、それぞれ被伝送デジタル信号
   から同期信号を有する同一フォーマットの低次データを
   生成するＮ（Ｎは自然数）チャンネルの低次エンコーダ
   と、これらの低次エンコーダで生成された低次データを
   順にビット単位で多重化して高次データを生成する多重
   化装置と、この装置で生成された高次データを送出する
   送信手段とを備え、受信側は前記送信手段で送信された
   高次データを受信する受信手段と、この手段で得られた
   高次データをＮチャンネルの低次データに多重分離する
   多重分離装置と、それぞれ前記Ｎチャンネルの低次エン
   コーダと対応して設けられ、前記多重分離装置で分離さ
   れた低次データを入力してデジタル信号を再生するＮチ
   ャンネルの低次デコーダとを備えるデジタル信号多重通
   信システムにおいて、 前記送信側は、前記Ｎチャンネルの低次エンコーダのう
   ちの任意の一つを選択して、他のチャンネルとは異なる
   パターンの同期信号を有する低次データを生成させ、そ
   の異なるパターンの同期信号を前記高次データのフレー
   ム同期信号とする高次同期信号生成手段を備え、 前記受信側は、前記異なるパターンの同期信号を検出す
   る同期信号検出手段と、この手段の検出タイミングに基
   づいて前記多重分離装置の分離出力チャンネルを調整
   し、低次エンコーダと低次デコーダのチャンネルを一致
   させるチャンネル調整手段とを備えるデジタル信号多重
   通信システム。
2. 【請求項２】 前記同期信号検出手段は、前記高次同期
   信号生成手段で選択されたチャンネルの低次デコーダに
   設けられ、同期信号検出により当該チャンネルの低次デ
   ータのフレーム同期に供すると共に検出信号を発生さ
   せ、前記チャンネル調整手段は、前記検出信号が発生す
   るまで多重分離装置に位相調整信号を送り、当該多重分
   離装置のチャンネル位相を変化させるようにしたことを
   特徴とする請求項１記載のデジタル信号多重通信システ
   ム。
3. 【請求項３】 前記同期信号検出手段は、前記多重分離
   装置に設けられ、Ｎビット間隔で前記異なるパターンの
   同期信号を検出して検出信号を発生し、前記チャンネル
   調整手段は、前記多重分離装置に設けられ、前記検出信
   号により高次データのフレーム同期を行なった後に高次
   データをＮチャンネルの低次データに分離出力させるよ
   うにしたことを特徴とする請求項１記載のデジタル信号
   多重通信システム。