JPH0563701A - 通信処理システム - Google Patents

通信処理システム

Info

Publication number
JPH0563701A
JPH0563701A JP21837791A JP21837791A JPH0563701A JP H0563701 A JPH0563701 A JP H0563701A JP 21837791 A JP21837791 A JP 21837791A JP 21837791 A JP21837791 A JP 21837791A JP H0563701 A JPH0563701 A JP H0563701A
Authority
JP
Japan
Prior art keywords
data
channel
transmission
host computer
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21837791A
Other languages
English (en)
Inventor
Tsutomu Kubota
勉 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP21837791A priority Critical patent/JPH0563701A/ja
Publication of JPH0563701A publication Critical patent/JPH0563701A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 【目的】1つのチャネルでより多くのデータを送ること
ができ経済的なメリットが得られる。 【構成】チャネル制御のためのチャネルによってデータ
送受信のためのチャネルを制御し、ひとつのチャネル上
の複数の通信チャネルを時分割で確立する通信制御シス
テムにおいて、CPU106は、受信装置の通信能力を
確認し、確認した通信能力に基づいて各チャネルに割り
当てる時間を変更するという、ひとつのチヤネルによる
時分割制御を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は通信処理システムに関
し、例えばコンピユータで使用されているデータをワイ
ヤレス送受信する通信処理システムに関するものであ
る。
【0002】
【従来の技術】従来、データを送受信する装置間で1つ
のチャネルが割り当てられていた。
【0003】
【発明が解決しようとしている課題】しかしながら、上
記従来では、以下のような欠点があった。
【0004】ひとつは、使用するチャネルに対して送受
信装置の数が多いとチャネルが割り当てられず送受信が
できないという点であり、もうひとつは、時分割で使用
した場合、チャネルが確立される相手の能力に差がある
と、最も能力の低い装置に合わせなければならないとい
う点である。
【0005】本発明は、上述した従来例の欠点に鑑みて
なされたものであり、その目的とするところは、1つの
チャネルでより多くのデータを送ることができ経済的な
メリットが得られる通信処理システムを提供する点にあ
る。
【0006】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、本発明に係る通信処理システム
は、チャネル制御のためのチャネルによってデータ送受
信のためのチャネルを制御し、ひとつのチャネル上の複
数の通信チャネルを時分割で確立する通信制御システム
において、送信先装置の通信能力を確認する確認手段
と、該確認した通信能力に基づいて各チャネルに割り当
てる時間を変更する変更手段とを備える。
【0007】
【作用】かかる構成によれば、送受信する相手の能力に
合わせてチャネルを制御して、適切な時分割制御を良好
に行なうことができる。
【0008】
【実施例】以下に添付図面を参照して、本発明に係る好
適な一実施例を詳細に説明する。 <第1の実施例>図1は本発明の第1の実施例による通
信処理システムの構成を示すブロツク図である。同図に
おいて、101はホストコンピュータ、102はホスト
コンピュータ、103は送信装置、104はホストコン
ピュータ101から送られたデータを一時蓄えておく為
のバッファ、105は104と同じくホストコンピュー
タに対するバッファ、106は103の送信装置の動作
を制御するCPU、107は106のCPUのROM、
108は106のCPUのワークRAM、109は10
6のCPUから転送されたデータを送信する為の送信
器、110は受信装置、111は110の受信装置に送
信されたデータを一時蓄える為のバッファ、112は受
信装置、113は111と同じく受信装置用のバッファ
である。
【0009】以下ホストコンピュータ101とホストコ
ンピュータ102からそれぞれ受信装置110、受信装
置112に対して同一チャネル上でデータ送信を行なう
場合について説明する。
【0010】ホストコンピュータ101、ホストコンピ
ュータ102より受信装置110、受信装置112に対
するデータ送信要求が送信装置103に対して発生する
と、CPU106はROM107内のプログラムにもと
づき、ホストコンピュータ101及びホストコンピュー
タ102の要求に関するデータ(送信相手等)を受け取
る。そして送信器109が使えるか、またチャネル制御
用のチャネルを用いて送信相手である受信装置110、
受信装置112が受信可能であるかどうかを調べ、受信
可能であれば送信装置103と、受信装置110及び受
信装置112の間でのチャネルを確立する。次にCPU
106はホストコンピュータ101及びホストコンピュ
ータ102からの送信データをバッファ104及びバッ
ファ105に受信できるようにし、それぞれのバッファ
へ送信データを蓄えていく。その間CPU106は受信
装置110、受信装置112の受信可能なデータ速度を
調べ、能力に応じた時間配分を設定し、RAM108上
に書き込んでおく。例えば受信装置110が4800b
ps、受信装置112が9600bpsであればホスト
コンピュータ101−受信装置110間とホストコンピ
ュータ102−受信装置112間が専有する時間配分を
1:2とし、チャネルを専有する時間により送信するデ
ータ量をできるだけ各装置に合ったものとする。バッフ
ァ104に受信装置110への送信データがいっぱいも
しくはデータが終了となったところで、CPU106は
受信装置110のID番号を先頭に、バッファ104の
データを送信器109へ送り、送信器109は与えられ
たデータをワイヤレスで送信する。受信装置110は自
分のID番号を見つけるとそれについて送られたデータ
を111のバッファに格納し、データ終了の合図で格納
を停止する。CPU106はRAM108に記憶されて
いる時間配分に基づいたデータ量を送信器109に転送
する。ホストコンピュータ102からの送信データがバ
ッファ105に蓄えられたいれば同様にして受信装置1
12のID番号に続いて専有時間分のデータをバッファ
105から送信器109へ転送する。この間ホストコン
ピュータ101からのデータが残っていればバッファ1
04へデータを蓄える。以上のことを繰り返し、送信デ
ータが終了した時点でチャネル制御用チャネルを用いて
チャネルの確立を解き、次のデータ送信要求が発生する
のを待つ。
【0011】1つのチャネルだけが確立している場合は
すべての時間をそのチャネルが専有し、他のホストから
のデータ送信要求が発生し、そのチャネルの確立が行な
われ、複数のチャネルを同一チャネル上に実現する必要
が生じた時点で、時間配分を決定し、それに従ったデー
タ送信を行なう。
【0012】以上の動作により、1つのチャネルを能力
の異なった装置で共有する場合、最適なデータ転送が可
能である。
【0013】図2及び図3に本実施例におけるCPU1
06の動作のフローチャートを示す。
【0014】まず、図2を用いて送信前手順を説明す
る。
【0015】ホストコンピュータ101または102よ
りデータ送信要求が入ると(ステツプS21)、送信器
109による送信が可能か否かを判断し(ステツプS2
2)、可能であれば、対応の受信装置110または11
2が使用中であるか否かを確認する(ステツプS2
3)。その結果、使用中でなければ、チヤネルを確立し
(ステツプS24)、対応の受信装置の能力を調べる
(ステツプS25)。そして時間配分を決定して、RA
M108にデータを記憶する(ステツプS26)。一
方、ステツプS22で送信不可を確認したか、あるい
は、ステツプS23で使用中を確認すると、送信要求を
出したホストコンピュータに対して送信不可を通知する
(ステツプS27)。
【0016】次に、図3を用いて送信手順を説明する。
【0017】まず、ホストコンピュータ101から受信
装置110への送信動作の場合について説明する。
【0018】まずホストコンピュータ101からのデー
タがバツフア104に転送される(ステツプS31)。
データが所定量蓄えられると(ステツプS32)、送信
装置103のID番号が送信器109に送られる(ステ
ツプS33)。所定の時間配分に従ってデータがバツフ
ア104より転送される(ステツプS34)。ステツプ
S34の動作は送信1回分が終了するまで繰り返し行わ
れる(ステツプS35)。この後、データ終了までステ
ツプS32〜ステツプS35の動作が繰り返して行われ
るが、ステツプS36のデータ送信終了を確認した後
に、他のチヤネルが確立しているか否かの確認が行われ
(ステツプS37)、その結果、確立していれば、本処
理は、ステツプS40に進み、または、確立していなけ
れば、ステツプS32に戻る。またステツプS36でデ
ータ終了が確認されると、チヤネルが解放される(ステ
ツプS38)そして、ホストコンピュータ102から受
信装置112への送信動作であるが、上述した送信動作
のステツプS31〜ステツプS38にステツプS39〜
ステツプS46が対応する為、説明は省略するが、使用
されるバツフアはバツフア105となる。
【0019】以上説明したように、第1の実施例によれ
ば、データ通信用のチャネルをチャネル制御用チャネル
を用いて制御し、複数の通信チャネルを同一チャネル上
に確立するときに、各チャネルがデータ通信用のチャネ
ルを専有する時間を接続される装置の能力に合わせて配
分することにより、1つのチャネルでより多くのデータ
を送ることができ経済的なメリットがある。
【0020】<第2の実施例>図4は本発明の第2の実
施例による通信処理システムの構成を示すブロツク図で
ある。同図において、201はホストコンピュータ、2
02はホストコンピュータ、203は送受信装置、20
4はホストコンピュータ201からの送信データを一時
蓄える為の送信バッファ、205はホストコンピュータ
201への受信データを蓄えておくための受信バッフ
ァ、206は送信バッファ、207は受信バッファ、2
08は送受信装置203を制御するCPU1、209は
CPU208が制御するプログラムが入ったROM、2
10はワーク用のRAM、211は送信器1、212は
受信器1、213はホストコンピュータ、214はホス
トコンピュータ、215は送受信装置203とまったく
同じもので送受信装置2、216は送信バッファ、21
7は受信バッファ、218は送信バッファ、220はR
OM、221はRAM、222は送信器2、223は受
信器2、224はCPUである。
【0021】本実施例では、第1の実施例で説明したよ
うな一方向のデータ送信ではなく、双方向に対して行な
う双方向通信について説明する。
【0022】ホストコンピュータ201はホストコンピ
ュータ213に対して、またホストコンピュータ202
はホストコンピュータ214に対するデータの送信要求
を出力したとする。CPU208はホストコンピュータ
コンピュータ201とホストコンピュータ202からの
データ送信要求を受けると各々のホストコンピュータの
要求を調べ、またチャネルの確立が可能かを調べ可能で
あればチャネルを確立する。チャネルの確立後、送受信
側双方で各々のデータ転送能力を調べ、単位時間に送信
するデータ量をRAM210,221に格納しておく。
例えばデータの処理能力をホストコンピュータ201:
ホストコンピュータ202=1:2とすればデータを同
時に送出するときには、その割合で時間を配分し、ホス
トコンピュータ201がデータを送信し、ホストコンピ
ュータ202がホストコンピュータ214からのデータ
を受信するのであれば、ホストコンピュータ201:ホ
ストコンピュータ202の割合により時間を配分し、1
つのチャネルでデータを送受信する。また、1つのチャ
ネルで送信可能なデータ量が各ホストコンピュータが処
理できるデータ量に比べて十分大きければ、各ホストコ
ンピュータが処理できるデータ量を送るのに必要な時間
のみチャネルを専有し、一定のデータを送り終わった
ら、一旦チャネルを他のホストコンピュータにあけわた
すということも可能である。
【0023】ホストコンピュータ201からの送信デー
タはCPU208により送信バツフア204に送信さ
れ、一定量以上送信バッファ204に蓄えられたところ
で送信相手のID番号を先頭にして送信器211へデー
タを転送する。またホストコンピュータ202からの送
信データについても全く同様にして送られる。ワイヤレ
スで送られたデータは受信器223で受信され、CPU
224によりID番号に従い217の受信バッファもし
くは受信バツフア219に転送される。
【0024】以上説明したように、チャネル制御用のチ
ャネルを用いて1つのデータ送信用チャネルを複数のホ
ストコンピュータ間の通信で使用できるように制御を行
なうものである。
【0025】本実施例において、CPU203とCPU
224は前述の図2,図3に加えて次に説明する図5の
処理手順で動作する。
【0026】図5は第2の実施例による送信後手順を説
明するフローチヤートである。
【0027】接続された機器に対する一定量のデータ送
信が終了すると(ステツプS51)、受信分のデータが
リードされ(ステツプS52)、対応するIDの受信バ
ツフアにデータが格納される(ステツプS53)。以上
のステツプS52〜ステツプS53の動作は1回分のデ
ータ受信が終了するまで繰り返して行われる(ステツプ
S54)。
【0028】<第3の実施例>図6は本発明の第3の実
施例による通信処理システムの構成を示すブロツク図で
ある。同図において、301はホストコンピユータ、3
02は送信装置、303は302の送信装置302全体
の動作を不図示のROMに格納されたプログラム(図7
のフローチヤートに従うプログラムを含む)に従って制
御するCPU、304−1〜304−3は接続されてい
る装置からのデータを蓄えておくためのバツフア、30
5はセレクタ、306は送信器、307は送信器、30
8は送信器、309は受信装置、310は309の受信
装置の動作を不図示のROMに格納されたプログラム
(図8のフローチヤートに従うプログラムを含む)に従
って制御するCPU、311は受信器、312は受信
器、313は受信器3、314はセレクタ、315−1
〜315−3は受信したデータを蓄えておくバツフア、
316はプリンタをそれぞれ示してる。また送信装置3
02及び受信装置309の各々は、プログラムのワーク
エリアとして用いる不図示のRAMを備えている。
【0029】送信装置302及び受信装置309の各々
は、3つずつあるバツフア304−1〜304〜3及び
315−1〜315−3に対してデータを送信する装置
(本実施例ではホストコンピユータ301)、データを
受信する装置(本実施例ではプリンタ316)を接続可
能である。
【0030】ホストコンピユータ301のデータ送出速
度及びプリンタ116のデータ受信速度に対して送信装
置302と受信装置309のデータ送信速度が遅いとホ
ストコンピユータ301はデータ送信に時間がかかつて
しまう。本実施例では、通常1つの送信装置に1つの送
信器を割り当てるところを複数の送信器を用いて高速に
データ送信を行なうものである。
【0031】送信装置302及び受信装置309にホス
トコンピユータ301及びプリンタ316を接続すると
きに、送信装置302及び受信装置309に送信速度の
設定を行なう。例えば、送信器106〜108及び受信
器111〜113の速度が4800bpsでホストコン
ピュータ301及びプリンタ316が9600bpsの
場合には、その設定により送信器及び受信器を2チヤン
ネル使用することが可能となる。ホストコンピュータ3
01から送られたデータはバツフア304−1〜304
−3に蓄えられていく。CPU303はセレクタ305
を切り換えることにより、送信器306と送信器307
に対してデータを転送し、別々のデータを送信するCP
U310は、CPU303と同期して受信器311及び
312で受信されたデータをセレクタ314を切り換え
てデータを元の順にもどし、バツフア315−1〜31
5−3へデータを蓄えていく。そして、それをプリンタ
316に対して出力する。
【0032】図7は第3の実施例のCPU303による
制御手順を説明するフローチヤートであり、図8は第3
の実施例のCPU310による制御手順を説明するフロ
ーチヤートである。
【0033】まず図7を用いてCPU303の動作につ
いて説明する。
【0034】まずホストコンピュータ301よりデータ
が入力されると(ステツプS71)、どちらの送信器を
使用するのか設定状態が調べられる(ステツプS7
2)。次にどのチヤネルが使用されるのか受信装置30
9に通知される(ステツプS73)。そしてホストコン
ピュータ301からのデータがバツフアに蓄えられる。
セレクタ305は使用される送信器への切り換えを行
い、データ終了までバツフアから送信器へのデータ転送
が繰り返し行われる(ステツプS75〜ステツプS7
7)。
【0035】この後、データ終了が受信装置309に通
知される(ステツプS78)。
【0036】次に、図8を用いてCPU310の動作に
ついて説明する。
【0037】送信装置302で使用される送信器からの
通信において使用するチヤネルの設定が行われる(ステ
ツプS81)。そしてセレクタ314の切り換えが行わ
れ、送信器より転送されたデータを受信した受信器から
のデータがデータ転送終了までバツフアに転送される
(ステツプS82〜ステツプS84)。
【0038】以上説明したように、送信装置302及び
受信装置309を設定することにより、複数の送信器,
受信器を使用しての高速データ送信が可能となる。
【0039】<第4の実施例>図9は本発明の第4の実
施例による通信処理システムの構成を示すブロツク図で
ある。同図において、401はホストコンピュータ、4
02は送信装置、403は送信装置402全体の動作を
不図示のROMに格納されたプログラム(図10のフロ
ーチヤートに従うプログラムを含む)に従って制御する
CPU、404はホストコンピュータ401よりのデー
タを受信して蓄積するバツフア、405〜407は送信
器、408は受信器を有した印字制御装置、409は印
字制御装置408全体の動作を不図示のROMに格納さ
れたプログラム(図11のフローチヤートに従うプログ
ラムを含む)に従って制御するCPU、410,411
は受信器、412はコードデータ用のページバツフア、
413はコードデータからのイメージデータを展開する
画像形成部、414はイメージデータに基づく記録処理
を記録紙に対して行う記録部をそれぞれ示している。
【0040】本実施例において、受信装置は、印字制御
装置408内部に設けられており、特に、この印字制御
装置408の能力に合ったデータ転送を可能とするチヤ
ネル数分の受信器が具備されている。即ち、受信装置は
受信器410と411とで構成される。
【0041】図10は第4の実施例のCPU403によ
る制御手順を説明するフローチヤートであり、図11は
第4の実施例のCPU409による制御手順を説明する
フローチヤートである。
【0042】まず送信装置402側の動作を図10を用
いて説明する。
【0043】ホストコンピュータ401よりデータが送
信され(ステツプS101)、送信装置402と印字制
御装置408間でチヤネルが確立されたとき、印字制御
装置408の受信能力に合わせて使用するチヤネル数が
決定され(ステツプS102)、使用するチヤネル数が
受信側に通知される(ステツプS103)。ホストコン
ピュータ401から送られたデータは、バツフア404
に蓄えられる(ステツプS104)。CPU403はバ
ツフア404から送信器405,406へデータが転送
され(ステツプS105)、転送されたデータは送信器
より送信される。以上のステツプS104,ステツプS
105の動作は送信終了まで繰り返して行われ(ステツ
プS106)、終了後、受信装置にデータ終了が通知さ
れる。
【0044】一方、印字制御装置408では、図11に
示されるように、まず受信器からの通信から使用するチ
ヤネルを用意して、受信器410,411で受信された
データをCPU409が元の順にしてページバツフア4
12に蓄積する(ステツプS112)。1ページ分のデ
ータが蓄積されたところで、CPU409は、画像形成
部413に画像形成を命令し、コードデータをイメージ
データに変換し、1ページ分のイメージデータが作成さ
れると、これを記録部414へ出力する(ステツプS1
13〜ステツプS115)。以上のステツプS112〜
ステツプS115までの処理は、送信装置402よりの
データ受信が終了するまで繰り返して行われる(ステツ
プS116)。記録部414では、イメージデータに基
づく画像を記録紙に印字出力する。
【0045】以上のようにして、装置の能力に合わせて
装置内部に組み込む受信器のチヤネル数を変えることに
より、データ送信を効率的に行うことができる。
【0046】以上の各実施例において、データ送受信元
をホストコンピュータとしたが、本発明はこれに限定さ
れるものではなく、例えば送受信装置に接続されるもの
がプリンタ装置や外部記憶装置であっても良い。
【0047】また、送受信の手段として電波に限らず
音、光などワイヤレスで通信する手段で行なっても良
い。
【0048】尚、本発明は、複数の機器から構成される
システムに適用しても1つの機器から成る装置に適用し
ても良い。また、本発明は、システム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。
【0049】
【発明の効果】以上説明したように、本発明によれば、
1つのチャネルでより多くのデータを送ることができ経
済的なメリットが得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例による通信処理システム
の構成を示すブロツク図である。
【図2】第1の実施例による送信前手順を説明するフロ
ーチヤートである。
【図3】第1の実施例による送信手順を説明するフロー
チヤートである。
【図4】本発明の第2の実施例による通信処理システム
の構成を示すブロツク図である。
【図5】第2の実施例による送信後手順を説明するフロ
ーチヤートである。
【図6】本発明の第3の実施例による通信処理システム
の構成を示すブロツク図である。
【図7】第3の実施例のCPU303による制御手順を
説明するフローチヤートである。
【図8】第3の実施例のCPU310による制御手順を
説明するフローチヤートである。
【図9】本発明の第4の実施例による通信処理システム
の構成を示すブロツク図である。
【図10】第4の実施例のCPU403による制御手順
を説明するフローチヤートである。
【図11】第4の実施例のCPU409による制御手順
を説明するフローチヤートである。
【符号の説明】
101,102,201,202,213,214 ホ
ストコンピュータ 103 送信装置 104,105,111,113 バッファ 106,208,224 CPU 107,209,220 ROM 108,210,221 RAM 109,211,222 送信器 110,112 受信装置 203,215 送受信装置 204,206,216,218 送信バッファ 205,207,217,219 受信バッファ 212,223 受信器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04J 3/16 4101−5K H04L 29/04 29/08 8020−5K H04L 13/00 307 A

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】チャネル制御のためのチャネルによってデ
    ータ送受信のためのチャネルを制御し、ひとつのチャネ
    ル上の複数の通信チャネルを時分割で確立する通信制御
    システムにおいて、送信先装置の通信能力を確認する確
    認手段と、該確認した通信能力に基づいて各チャネルに
    割り当てる時間を変更する変更手段とを備えることを特
    徴とする通信処理システム。
  2. 【請求項2】複数の物理チヤネルを有した通信処理シス
    テムにおいて、ひとつの論理チヤネルを複数の物理チヤ
    ネルに分割する分割手段と、該分割した物理チヤネルに
    従って通信を行う通信手段とを備えることを特徴とする
    通信処理システム。
JP21837791A 1991-08-29 1991-08-29 通信処理システム Withdrawn JPH0563701A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21837791A JPH0563701A (ja) 1991-08-29 1991-08-29 通信処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21837791A JPH0563701A (ja) 1991-08-29 1991-08-29 通信処理システム

Publications (1)

Publication Number Publication Date
JPH0563701A true JPH0563701A (ja) 1993-03-12

Family

ID=16718944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21837791A Withdrawn JPH0563701A (ja) 1991-08-29 1991-08-29 通信処理システム

Country Status (1)

Country Link
JP (1) JPH0563701A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7418783B2 (en) 2004-09-01 2008-09-02 Fanuc Ltd Clamping mechanism for tool holder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7418783B2 (en) 2004-09-01 2008-09-02 Fanuc Ltd Clamping mechanism for tool holder

Similar Documents

Publication Publication Date Title
TW384428B (en) Method and apparatus for dynamically managing communications buffers used with packet communication data for a printer
US4967288A (en) Facsimile storage and exchange system
WO2001011475A1 (fr) Dispositif electronique avec interface de bus serie universel (usb)
EP0577361B1 (en) Fiber optic distribution of image data
JPH0563701A (ja) 通信処理システム
CN1328678C (zh) 包括实时数据通信部件的dma控制器***及传送数据的方法
JPH09331370A (ja) データ通信装置
JP2006304011A (ja) インタフェース回路
JP2786789B2 (ja) データ転送方式
JPH05155110A (ja) プリンタ
JP2003234796A (ja) データフロー制御装置及び方法
JPH0697857A (ja) 電力線搬送による資源共有システム
JPH066387A (ja) データ転送制御方法および装置
JPS59230346A (ja) 伝送装置の送受信デ−タのバツフアリング方式
JP2590743B2 (ja) データ通信機能付き無線選択呼出受信機
JP2658931B2 (ja) プリンタコントローラ
JP3019967B2 (ja) ファクシミリ多重通信制御装置
JPS62286152A (ja) 入出力装置の制御装置
JP2752545B2 (ja) 移動体通信装置
JPH04165830A (ja) データ転送装置
JP2000267823A (ja) プリンタ装置
JPH04233831A (ja) デ−タ送受信装置
JP2001069547A (ja) 基地局制御装置およびその回線接続方法ならびに移動体通信システム
JPH04317225A (ja) 印刷システム
JPH05314048A (ja) データ転送装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981112