JPH056215B2 - - Google Patents
Info
- Publication number
- JPH056215B2 JPH056215B2 JP63097305A JP9730588A JPH056215B2 JP H056215 B2 JPH056215 B2 JP H056215B2 JP 63097305 A JP63097305 A JP 63097305A JP 9730588 A JP9730588 A JP 9730588A JP H056215 B2 JPH056215 B2 JP H056215B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- address
- bank
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 28
- 238000013507 mapping Methods 0.000 claims description 10
- 230000007704 transition Effects 0.000 claims description 10
- 230000010365 information processing Effects 0.000 claims description 8
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 3
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 3
- 229910004444 SUB1 Inorganic materials 0.000 description 3
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 229910004438 SUB2 Inorganic materials 0.000 description 1
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 101150018444 sub2 gene Proteins 0.000 description 1
Landscapes
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、パーソナルコンピユータ等の情報処
理装置において、複数のプログラム間で実行プロ
グラムを遷移させる方式に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a method for transitioning an execution program between a plurality of programs in an information processing device such as a personal computer.
(ロ) 従来の技術
複数のプログラムを各々記憶した複数のメモリ
ブロツクによつてプログラムメモリを構成した情
報処理装置においては、全メモリブロツクを
CPUのアドレス空間上にダイレクトにマツピン
グするダイレクト方式が最も一般的に用いられて
おり、プログラムを記憶するメモリ容量に制限が
ある場合は、特開昭62−120543号公報に開示され
ているように、各メモリブロツクをCPUのアド
レス空間上に、同一アドレスをもつメモリバンク
としてマツピングするバンク方式が採用されてい
た。(b) Prior Art In an information processing device in which a program memory is configured by a plurality of memory blocks each storing a plurality of programs, all the memory blocks are
The direct method, which maps directly onto the CPU's address space, is most commonly used, and if there is a limit to the memory capacity for storing programs, the A bank method was adopted in which each memory block was mapped onto the CPU's address space as a memory bank with the same address.
ところが、最近ジヤンパー線あるいはスイツチ
等により、プログラムメモリのメモリブロツクの
マツピングを、用途に応じてダイレクト方式とバ
ンク方式のいずれにも切替可能なハードウエア構
成が提案されるようになつてきた。そして、この
ようなハードウエア構成を備えた情報処理装置に
おいては、ダイレクト方式用とバンク方式用の２
種のプログラムメモリを用意し、方式に応じて、
ジヤンバー線の接続もしくはスイツチの切替を行
うと共に、いずれかのプログラムメモリを選択的
に装着もしくは交換していた。 However, recently, hardware configurations have been proposed in which the mapping of memory blocks in the program memory can be switched between the direct method and the bank method depending on the application using jumper wires or switches. In an information processing device equipped with such a hardware configuration, there are two types: one for the direct method and one for the bank method.
Prepare a program memory for seeds, and depending on the method,
In addition to connecting jamb wires or changing switches, one of the program memories was selectively installed or replaced.
(ハ) 発明が解決しようとする課題
ダイレクト方式とバンク方式の切替が可能なハ
ードウエア構成を備えた従来の情報処理装置で
は、ジヤンパー線やスイツチ等のハード的な切替
に加え、ソフトウエアの変更のために、プログラ
ムメモリ自体の交換という面倒な作業をしなけれ
ば、方式の変更を行うことができず、非常に煩し
かつた。又、各方式に応じた２種類のプログラム
メモリを用意しなければならないため、コスト，
作業効率，メインテナンスの各面で、好ましいも
のではなかつた。(c) Problems to be solved by the invention In conventional information processing devices equipped with a hardware configuration that allows switching between direct and bank methods, in addition to hardware switching such as jumper wires and switches, it is necessary to change software. Therefore, the system could not be changed without the troublesome work of replacing the program memory itself, which was extremely troublesome. In addition, because two types of program memories must be prepared for each method, costs and
It was not favorable in terms of work efficiency and maintenance.
(ニ) 課題を解決するための手段
本発明は、少なくとも第１及び第２のプログラ
ムを各々記憶した第１及び第２のメモリブロツク
より成るプログラムメモリと、該第１及び第２の
メモリブロツクをCPUのアドレス空間上に、メ
モリバンクとしてマツピングするか、もしくは、
ダイレクトにマツピングするかを切替える切替手
段とを備えた情報処理装置において、前記第２の
メモリブロツクの特定アドレスに識別情報を予め
記憶し、前記第１及び第２のプログラム中で、前
記第２のメモリブロツクをダイレクトにマツピン
グしたときの前記特定アドレスに対応するCPU
のアドレス空間上のメモリ領域に、前記識別情報
が記憶されているか否かを判定し、判定の結果、
記憶されているときはバンク切替を実行し、記憶
されているときは前記CPUのアドレス空間上に
おいて実行アドレスを変移させて、前記両プログ
ラム間での実行プログラムの遷移を行う方式によ
り、上記問題点を解決するものである。(d) Means for Solving the Problems The present invention provides a program memory comprising first and second memory blocks storing at least first and second programs, respectively, and a program memory comprising the first and second memory blocks. Map it as a memory bank on the CPU address space, or
In the information processing apparatus, identification information is stored in advance in a specific address of the second memory block, and in the first and second programs, the second CPU corresponding to the specific address when directly mapping memory blocks
It is determined whether the identification information is stored in the memory area in the address space of, and as a result of the determination,
The above problem can be solved by executing bank switching when the program is stored, and by shifting the execution address in the address space of the CPU when the program is stored, thereby transitioning the execution program between the two programs. This is to solve the problem.
(ホ) 作用
本発明では、第２のメモリブロツクの特定アド
レスに識別情報を予め記憶するようにしているの
で、第２のメモリブロツクをダイレクトにマツピ
ングしたときの前記特定アドレスに対応する
CPUのアドレス空間上のメモリ領域には、ダイ
レクト方式では必ず識別情報が記憶され、バンク
方式では識別情報が記憶されないこととなる。そ
して、本発明では、第１及び第２のメモリブロツ
ク内の第１及び第２のプログラム中で、前記メモ
リ領域に識別情報が記憶されているか否かを判定
し、判定の結果記憶されていないときはバンク切
替を実行するので、バンク方式において第１もし
くは第２のプログラムから第２もしくは第１のプ
ログラムへ実行プログラムを遷移でき、又、判定
の結果記憶されているときは、バンク切替を行わ
ずCPUのアドレス空間上において実行アドレス
を変移させるので、ダイレクト方式において第１
もしくは第２のプログラムから第２もしくは第１
のプログラムへ実行プログラムを遷移できる。(E) Effect In the present invention, identification information is stored in advance at a specific address of the second memory block, so that when the second memory block is directly mapped, the identification information corresponding to the specific address
In the direct method, identification information is always stored in the memory area in the address space of the CPU, whereas in the bank method, no identification information is stored. Then, in the present invention, it is determined whether or not identification information is stored in the memory area in the first and second programs in the first and second memory blocks, and as a result of the determination, it is determined that the identification information is not stored. Since the bank switching is executed when the bank method is used, the execution program can be transitioned from the first or second program to the second or first program, and when the judgment result is stored, the bank switching is executed. The first step in the direct method is to shift the execution address in the CPU address space.
or from the second program to the second or first
The execution program can be transitioned to the program.
つまり、本発明のプログラム遷移方式を実現す
るプログラムをプログラムメモリに記憶すれば、
この１種類のプログラムメモリのみで、メモリを
交換することなくマツピングの両方式に対処でき
る。 In other words, if a program that implements the program transition method of the present invention is stored in the program memory,
With only this one type of program memory, both types of mapping can be handled without replacing the memory.
(ヘ) 実施例
第１図は、本発明の実施例を実現する情報処理
装置の構成を示すブロツク図であり、１は1Mバ
イトのアドレス空間を有するCPU、２はアドレ
スバス、３はデータバス、４は32Kバイトの容量
を有し、0000H〜3FFFHの16Kバイトの第１メ
モリブロツク５に第１プログラムを記憶し、
4000H〜7FFFHの16Kバイトの第２メモリブロ
ツク６に第２プログラムを記憶したプログラムメ
モリとしてのROM、７はCPU１が後述のバンク
切替命令を実行することによりバンクを指定する
バンク指定データがセツトされる１ビツトのバン
クレジスタ、８及び９はアドレスデコーダ、１０
はスイツチ１１，１２より成り、第１及び第２の
メモリブロツク５及び６をCPU１のアドレス空
間上にマツピングする方式を、ダイレクト方式と
バンク方式に切替えるための切替回路である。(f) Embodiment FIG. 1 is a block diagram showing the configuration of an information processing device that implements an embodiment of the present invention, in which 1 is a CPU having a 1M byte address space, 2 is an address bus, and 3 is a data bus. , 4 has a capacity of 32 Kbytes and stores the first program in the 16 Kbyte first memory block 5 from 0000H to 3FFFH,
A ROM serving as a program memory stores a second program in a 16K byte second memory block 6 from 4000H to 7FFFH, and bank designation data 7 is set to designate a bank by the CPU 1 executing a bank switching instruction described later. 1-bit bank register, 8 and 9 are address decoders, 10
is a switching circuit consisting of switches 11 and 12 for switching the method of mapping the first and second memory blocks 5 and 6 onto the address space of the CPU 1 between a direct method and a bank method.
アドレスデコータ９は、具体的には、アドレス
A15とスイツチ１１出力との２入力をAND演算
するANDゲートを含んで構成されており、アド
レスA16〜A19が「Ｃ」であつて上記２入力が共
に「０」のときのみROM４のデータの読み出し
が可能となる。又、切替回路１０のスイツチ１１
には、Ｂ側にアドレスA14が、Ｃ側に接地電位
「０」が接続されており、スイツチ１２には、Ｂ
側にバンクレジスタ７の出力Ｑが、Ｃ側にアドレ
スA14が接続されており、このいずれかの入力が
最上位アドレスMA14としてROM４に供給され
るよう構成されている。 Specifically, the address decoder 9
It is composed of an AND gate that performs an AND operation on two inputs, A15 and the switch 11 output, and only when addresses A16 to A19 are "C" and both of the above two inputs are "0", the ROM4 is Data can now be read. Moreover, the switch 11 of the switching circuit 10
The address A 14 is connected to the B side, the ground potential "0" is connected to the C side, and the switch 12 is connected to the B side.
The output Q of the bank register 7 is connected to the side and the address A 14 is connected to the C side, and the configuration is such that one of these inputs is supplied to the ROM 4 as the highest address MA 14 .
従つて、スイツチ１１及び１２を共にＢ側にす
ると、CPU１のアドレスA14及びA15が共に「０」
であるアドレス空間、即ち、C0000H〜C3FFFH
に、MA14が「０」である第１メモリブロツク５
とMA14が「１」である第２メモリブロツク６
が、第４図に示すようにメモリバンクとしてマツ
ピングされる。一方、スイツチ１１及び１２を共
にＣ側にすると、アドレスデコーダ９にはアドレ
スA14に代えて「０」が入力されるため、CPU１
のアドレスA15が「０」であるアドレス空間
C000H〜C7FFFHに、ROM４の全内容がダイレ
クトにマツピングされ、しかも、ROM４の最上
位アドレスMA14にCPU１のアドレスA14が供給
されるため、第３図に示すように、アドレス空間
C000H〜C3FFFHに第１メモリブロツク５が、
そして、C4000H〜C7FFFHに第２メモリブロツ
ク６が、ダイレクトにマツピングされる。 Therefore, when switches 11 and 12 are both set to the B side, addresses A 14 and A 15 of CPU 1 are both set to "0".
address space, i.e., C0000H to C3FFFH
In this case, the first memory block 5 whose MA 14 is "0"
and the second memory block 6 where MA 14 is "1"
is mapped as a memory bank as shown in FIG. On the other hand, when switches 11 and 12 are both set to the C side, "0" is input to the address decoder 9 instead of the address A14 , so the CPU 1
address space where address A 15 is “0”
The entire contents of ROM4 are directly mapped to C000H to C7FFFH, and the address A14 of CPU1 is supplied to the highest address MA14 of ROM4, so the address space is
The first memory block 5 is located at C000H to C3FFFH.
Then, the second memory block 6 is directly mapped to C4000H to C7FFFH.
本実施例は、以上のようなハードウエア構成を
有するだけでなく、第３図及び第４図に示す内容
の第１及び第２のプログラムを、ROM４の第１
及び第２のメモリブロツク５及び６に各々記憶し
ている。 This embodiment not only has the above-mentioned hardware configuration, but also stores the first and second programs shown in FIGS.
and stored in second memory blocks 5 and 6, respectively.
第１及び第２のプログラムは、各メモリブロツ
クの先頭からＺアドレス分のエリアに、第１制御
プログラム１３及び第２制御プログラム１４を、
各々記憶しており、第２プログラムの特定アドレ
ス、ここではROM上のアドレス4000Hから識別
情報「JA」を記憶している。又、第１制御プロ
グラム１３及び第２制御プログラム１４には、識
別情報「JA」が記憶されたROM上のアドレス
4000Hに対応するダイレクトマツピング方式にお
けるCPUアドレス空間上のアドレス「C4000H」
に、識別情報「JA」が記憶されているかを判定
する命令〔（C4000〜）＝“JA”？〕と、この判定
において識別情報が記憶されていないとき、自己
のメモリバンクから他方のメモリバンクへバンク
切替を実行する命令と、判定において識別情報が
記憶されているとき、単にCPUのアドレス空間
上において実行アドレスを変移させる命令
〔CALL FAR C400：４、又はRETFAR〕とを
記憶し、これら命令によつて、ダイレクト方式と
バンク方式のいずれのマツピング方式の場合に
も、第１プログラムから第２プログラムへの遷
移、及び、第２プログラムから第１プログラムへ
の遷移を実現している。 The first and second programs are a first control program 13 and a second control program 14 in an area of Z addresses from the beginning of each memory block.
The identification information "JA" is stored from a specific address of the second program, in this case address 4000H on the ROM. In addition, the first control program 13 and the second control program 14 have an address on the ROM where the identification information "JA" is stored.
Address "C4000H" in the CPU address space in the direct mapping method corresponding to 4000H
An instruction to determine whether identification information “JA” is stored in [(C4000~) = “JA”? ], and when no identification information is stored in this judgment, an instruction to execute bank switching from the own memory bank to the other memory bank, and when identification information is stored in this judgment, it is simply an instruction to execute bank switching in the CPU address space. [CALL FAR C400: 4, or RETFAR] to shift the execution address in the memory, and these instructions can be used to change the execution address from the first program to the second program in both the direct and bank mapping methods. , and transition from the second program to the first program.
以下、第３図及び第４図に示すような、第１プ
ログラムのメインルーチンから第２プログラムの
サブルーチンを呼出し実行する例を上げて、詳し
く説明する。尚、図中のＸ，Ｙ，Ｚ，Ｗは各セグ
メントアドレスC0000H又はC4000Hからのオフ
セツトアドレスを表わす。 Hereinafter, a detailed explanation will be given using an example in which a subroutine of a second program is called and executed from a main routine of a first program as shown in FIGS. 3 and 4. Note that X, Y, Z, and W in the figure represent offset addresses from each segment address C0000H or C4000H.
先ず、切替回路１０のスイツチ１１及び１２を
Ｃ側に切替えた第３図のダイレクト方式の場合、
アドレス空間上の特定アドレス「C4000H」には
必ず識別情報が記憶されることとなるので、第１
プログラムのメインルーチンで、実行しようとす
るサブルーチンのアドレスＹをＢレジスタに格納
後、第１制御プログラムを呼出すと、第１制御プ
ログラムにおける識別情報の判定においては
「YES」の判定となり、従つて、判定命令の次の
バンク切替命令は実行されず、もう１つ後の実行
アドレスの変移命令が実行される。この命令によ
り実行プログラムが、第１プログラムから第２プ
ログラムへ遷移され、図中矢印の如く、アドレス
C4004HのCALL命令の実行に移る。Ｂレジスタ
には第１プログラムのメインルーチンで、サブル
ーチンSUB1の先頭アドレスＹがセツトされてい
るので、このCALL命令によりサブルーチン
SUB1が呼出されて実行され、実行後、サブルー
チン内のRET命令により第２プログラムにおけ
る識別情報の判定に進む。勿論、この場合も判定
は「YES」となるので、RETFAR命令が実行さ
れ、この命令により実行プログラムが第２プログ
ラムから第１プログラムへ遷移する。 First, in the case of the direct method shown in FIG. 3 in which switches 11 and 12 of the switching circuit 10 are switched to the C side,
Since identification information will always be stored in the specific address "C4000H" in the address space, the first
In the main routine of the program, when the first control program is called after storing the address Y of the subroutine to be executed in the B register, the determination of the identification information in the first control program will be "YES", and therefore, The bank switching instruction following the determination instruction is not executed, and the transition instruction at the next execution address is executed. This instruction causes the execution program to transition from the first program to the second program, and the address
Move on to executing the C4004H CALL instruction. Since the start address Y of subroutine SUB1 in the main routine of the first program is set in the B register, this CALL instruction calls the subroutine.
SUB1 is called and executed, and after execution, the RET instruction in the subroutine causes the process to proceed to determination of the identification information in the second program. Of course, the determination is "YES" in this case as well, so the RETFAR instruction is executed, and the execution program transitions from the second program to the first program.
そして、第１制御プログラム中のRET命令の
実行によつてメインルーチンへの復帰が為され
る。尚、メインルーチンでサブルーチンSUB2を
実行する場合は、Ｂレジスタにその先頭アドレス
Ｗを格納するようにすれば良い。 Then, a return to the main routine is made by executing the RET command in the first control program. Note that when subroutine SUB2 is executed in the main routine, the start address W may be stored in the B register.
次に、切替回路１０のスイツチ１１及び１２を
Ｂ側に切替え、第４図に示すバンク方式にした場
合は、識別情報が記憶されたROM上のアドレス
4000Hが、アドレス空間上ではC0000Hとなるの
で、特定アドレスC4000Hには識別情報が記憶さ
れないこととなる。 Next, when switches 11 and 12 of the switching circuit 10 are switched to the B side and the bank system shown in FIG. 4 is used, the address on the ROM where the identification information is stored is
Since 4000H becomes C0000H in the address space, no identification information is stored in the specific address C4000H.
従つて、同様に第１プログラムのメインルーチ
ンで第１制御プログラムを呼出すと、識別情報の
判定においては判定が「NO」となり、次のバン
ク切替命令が実行される。この命令は、バンクレ
ジスタ７に「１」をセツトして、メモリバンクを
バンク１からバンク２に切替えるものであり、こ
の命令の実行により第１プログラムから第２プロ
グラムへの遷移が実現される。 Therefore, when the first control program is similarly called in the main routine of the first program, the determination of the identification information becomes "NO" and the next bank switching command is executed. This instruction sets "1" in the bank register 7 and switches the memory bank from bank 1 to bank 2. Execution of this instruction realizes a transition from the first program to the second program.
遷移後、第２プログラムの第２制御プログラム
では、前述と同様、CALL命令によりサブルーチ
ンSUB1が呼出されて実行され、実行後、第２制
御プログラムにおける識別情報の判定に進む。そ
して、この場合も判定はNOとなるので、バンク
レジスタ７に「０」をセツトしてメモリバンクを
バンク２からバンク１に切替えるバンク切替命令
が実行され、第２プログラムから第１プログラム
への遷移が実現される。メインルーチンへの復帰
は、同様に第１制御プログラムのRET命令の実
行により為される。 After the transition, in the second control program of the second program, subroutine SUB1 is called and executed by the CALL instruction as described above, and after execution, the process proceeds to determination of identification information in the second control program. In this case as well, the determination is NO, so a bank switching instruction is executed to set "0" in bank register 7 and switch the memory bank from bank 2 to bank 1, and the transition from the second program to the first program is executed. is realized. Return to the main routine is similarly performed by executing the RET command of the first control program.
従つて、ダイレクト方式とバンク方式の切替
は、切替回路１０のハード的な切替だけで済むこ
ととなる。 Therefore, switching between the direct method and the bank method requires only hardware switching of the switching circuit 10.
尚、切替回路１０のスイツチ１１の代わりに、
各方式用の２つのアドレスデコーダを設け、これ
ら２つのアドレスデコーダの出力を切替えて
ROM４の端子に供給するスイツチを用いても
良い。又、プログラムメモリを構成するROMIC
の個数は、言うまでもなく１個に限らず、各メモ
リブロツクを１もしくは複数個のROMICを用い
て構成しても良い。 Incidentally, instead of the switch 11 of the switching circuit 10,
Two address decoders are provided for each method, and the outputs of these two address decoders are switched.
A switch that supplies the signal to the terminal of the ROM 4 may also be used. Also, ROMIC that constitutes the program memory
Needless to say, the number of memory blocks is not limited to one, and each memory block may be configured using one or more ROMICs.
(ト) 発明の効果
本発明に依れば、１種類のプログラムでプログ
ラムメモリの異なるマツピング方式に対処できる
ようになり、煩しいプログラムメモリ自体の交換
は不要となる。従つて、コスト，作業効率，メイ
ンテナンスの各面における向上が期待できる。(g) Effects of the Invention According to the present invention, it becomes possible to deal with different mapping methods of program memories with one type of program, and there is no need for troublesome replacement of the program memory itself. Therefore, improvements in cost, work efficiency, and maintenance can be expected.
第１図は本発明の実施例を実現する情報処理装
置の構成を示すブロツク図、第２図は実施例にお
けるプログラムメモリの構成を示す図、第３図は
実施例におけるダイレクト方式のメモリマツプ、
第４図は実施例におけるバンク方式のメモリマツ
プである。
１…CPU、２…アドレスバス、３…データバ
ス、４…ROM、５…第１メモリブロツク、６…
第２メモリブロツク、７…バンクレジスタ、８，
９…アドレスデコーダ、１０…切替回路、１１，
１２…スイツチ。
FIG. 1 is a block diagram showing the configuration of an information processing device that implements an embodiment of the present invention, FIG. 2 is a diagram showing the configuration of a program memory in the embodiment, and FIG. 3 is a direct type memory map in the embodiment.
FIG. 4 is a bank-type memory map in the embodiment. 1...CPU, 2...Address bus, 3...Data bus, 4...ROM, 5...First memory block, 6...
Second memory block, 7...Bank register, 8,
9...Address decoder, 10...Switching circuit, 11,
12...Switch.
Claims (1)
記憶した第１及び第２のメモリブロツクより成る
プログラムメモリと、該第１及び第２のメモリブ
ロツクをCPUのアドレス空間上に、メモリバン
クとしてマツピングするか、もしくは、ダイレク
トにマツピングするかを切替える切替手段とを備
えた情報処理装置において、前記第２のメモリブ
ロツクの特定アドレスに識別情報を予め記憶し、
前記第１及び第２のプログラム中で、前記第２の
メモリブロツクをダイレクトにマツピングしたと
きの前記特定アドレスに対応するCPUのアドレ
ス空間上のメモリ領域に、前記識別情報が記憶さ
れているか否かを判定し、判定の結果、記憶され
ていないときはバンク切替を実行し、記憶されて
いるときは前記CPUのアドレス空間上において
実行アドレスを変移させて、前記両プログラム間
での実行プログラムの遷移を行うことを特徴とし
たプログラム遷移方式。1. A program memory consisting of first and second memory blocks storing at least first and second programs, respectively, and mapping the first and second memory blocks as a memory bank on the address space of the CPU. Alternatively, in an information processing apparatus equipped with a switching means for switching between direct mapping and direct mapping, identification information is stored in advance at a specific address of the second memory block,
In the first and second programs, whether or not the identification information is stored in a memory area in the CPU address space that corresponds to the specific address when the second memory block is directly mapped. As a result of the determination, if it is not stored, bank switching is executed, and if it is stored, the execution address is shifted in the address space of the CPU, and the execution program transitions between the two programs. A program transition method that is characterized by performing the following.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63097305A JPH01267751A (en) | 1988-04-20 | 1988-04-20 | System for program transition |
| EP89105889A EP0338317B1 (en) | 1988-04-20 | 1989-04-04 | Information processor operative both in direct mapping and in bank mapping and the method of switching the mapping schemes |
| DE68925376T DE68925376T2 (en) | 1988-04-20 | 1989-04-04 | Effective information processor and method for switching the mapping schemes in direct mapping and in banking mapping |
| US07/334,498 US5127096A (en) | 1988-04-20 | 1989-04-07 | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes |
| CN89103203A CN1016652B (en) | 1988-04-20 | 1989-04-20 | Information processing device and transduce switch method by way of directly mapping and way of acting of storage medium mapping |
| KR1019890005286A KR920006615B1 (en) | 1988-04-20 | 1989-04-20 | Method and apparatus having both the direct mapping and bank mapping schemes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63097305A JPH01267751A (en) | 1988-04-20 | 1988-04-20 | System for program transition |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01267751A JPH01267751A (en) | 1989-10-25 |
| JPH056215B2 true JPH056215B2 (en) | 1993-01-26 |
Family
ID=14188775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63097305A Granted JPH01267751A (en) | 1988-04-20 | 1988-04-20 | System for program transition |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01267751A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829192A (en) * | 1986-03-27 | 1989-05-09 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Photo-coupler with delay function using a fluorescent substance as the delay means |
-
1988
- 1988-04-20 JP JP63097305A patent/JPH01267751A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01267751A (en) | 1989-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5887189A (en) | Microcontroller system for performing operations of multiple microcontrollers | |
| US4414627A (en) | Main memory control system | |
| US5127096A (en) | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes | |
| KR100385493B1 (en) | Microcontroller with a reconfigurable program status word | |
| KR19990037571A (en) | A data pointer for outputting an indirect addressing mode address in a single period and a method of providing the same | |
| JPH056215B2 (en) | ||
| US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
| JP3704927B2 (en) | Programmable controller | |
| JPS593440Y2 (en) | memory selection device | |
| JPS6158042A (en) | Microprogram control system | |
| JPH03154130A (en) | Task switching system | |
| JPS59170943A (en) | Loading method of program correction | |
| JPH01133161A (en) | Memory bank control system | |
| JPS6217837A (en) | Data processing system | |
| JP2003303132A (en) | Semiconductor memory control device | |
| JPH01314353A (en) | Information processor | |
| JPH01136255A (en) | Address conversion device | |
| JPH01219930A (en) | Interrupt control circuit device for indirect address system | |
| JPH01140354A (en) | Bank memory control system | |
| JPH0833825B2 (en) | Microprocessor | |
| JPS61216055A (en) | Storage device access control system | |
| JPH03118648A (en) | Effective application method of memory area for cpu control | |
| JPS63155338A (en) | Control system for record of program executing history | |
| JPS63127336A (en) | Microprogram controller | |
| JPH09128233A (en) | Central processing unit |