JPH0553798A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 キャッシュミスヒット時におけるキャッシュ
への命令語ブロックロードの待ち時間を短縮する。 【構成】 キャッシュミスヒットがヒット検出回路８に
て検出されると、このミスヒットした命令語ブロックを
主記憶装置から取出す指示を、ブロックロード指示回路
１１により生成する。このブロックロード中に、次ブロ
ックアドレス生成回路３による次ブロックアドレスを生
成してアドレスアレイ７を索引する。この次ブロックが
ミスヒットでかつ、現ブロックロード中の命令を分岐命
令判定回路４で分岐の有無を検出して全命令に分岐命令
がないときに、当該次ブロックのロード指示をなす。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は情報処理装置に関し、特に主記憶
装置に格納されている命令語の一部をブロック単位で格
納する命令語キャッシュ回路の制御方式に関するもので
ある。

【０００２】

【従来技術】この種の命令語キャッシュ回路では、キャ
ッシュヒットする命令語ブロックの命令をキャッシュか
ら全て取出した後に、次の命令語ブロックをキャッシュ
から取出そうとしてミスヒットが発生すると、主記憶装
置からこのミスヒットした命令語のブロックの取出しを
開始するようになっている。

【０００３】この様な従来のキャッシュ回路では、キャ
ッシュからキャッシュヒットした命令語ブロックの命令
を全て取出した後に次のミスヒットブロックを主記憶装
置から取出すようになっているので、当該ミスヒットブ
ロックの命令語のブロックロード（キャッシュへの命令
語ブロックの登録）が終了するまでは、次のブロックの
命令語の処理を開始することができず、よってその間の
待ち時間が長いという欠点がある。

【０００４】

【発明の目的】本発明の目的は、キャッシュミスヒット
時における命令語ブロックロードの待ち時間を短縮する
ことが可能な情報処理装置を提供することである。

【０００５】

【発明の構成】本発明による情報処理装置は、主記憶装
置と、前記主記憶装置に格納されている命令語の一部を
ブロック単位で格納するキャッシュ回路と、前記キャッ
シュ回路に対する命令語ブロックアドレスによる索引に
応答してキャッシュヒット状態を検出するヒット検出手
段と、前記ヒット検出手段のキャッシュミスヒットの検
出に応答して主記憶装置からキャッシュミスヒット時の
命令語ブロックを取出して前記キャッシュ回路へのロー
ドを指示する制御手段と、このロード動作中に次命令語
ブロックアドレスを生成して前記キャッシュ回路を索引
する次ブロック索引手段と、前記主記憶装置から取出さ
れた命令語ブロック中の命令語を順次デコードしつつ分
岐命令の有無を判定する分岐命令判定手段と、前記命令
語ブロックの取出し終了時に、前記ヒット検出手段がミ
スヒットを検出しかつ前記分岐命令判定手段が分岐命令
無しと判定したときに、前記制御手段に対して前記主記
憶手段から前記次命令語ブロックの取出し指示をなす手
段とを含むことを特徴とする。

【０００６】

【実施例】以下、図面を用いて本発明の実施例について
詳述する。

【０００７】図１は本発明の一実施例のブロック図であ
る。本発明の情報処理装置は、命令語を取出す命令取出
しアドレス100 を保持するアドレスレジスタ１、ブロッ
クデータ101 を１クロックだけ保持するブロックデータ
レジスタ２、キャッシュミスヒット時に次ブロックアド
レスを生成する次ブロックアドレス生成回路３、取出し
ブロック104 中の全ての命令語を順次分岐命令かどうか
判定する分岐命令判定回路４、通常の索引アドレス103
とミスヒット時の次ブロックアドレスとの一方を選択す
るアドレス選択回路５、キャッシュ回路のデータをブロ
ック単位で保持する命令語データアレイ６及びその対応
アドレスを保持する命令語アドレスアレイ７、キャッシ
ュヒットを命令語アドレスアレイ７の出力107 とキャッ
シュキーアドレス102 とによって検出するキャッシュヒ
ット検出回路８、次ブロックがキャッシュにあるかどう
かを保持する第二フリップフロップ９、取出しブロック
に分岐命令が有るかを示す第三フリップフロップ１０、
図示せぬ主記憶装置からのブロックの取出しを指示する
指示信号112 を作成するブロックロード指示回路１１、
このブロックの取出し指示信号112 を保持する第一フリ
ップフロップ１２を有して構成されている。

【０００８】以下に、図２のタイムチャートを参照し
て、本発明の実施例の動作を説明する。

【０００９】命令語取出し時、命令語取出しアドレスの
命令語取出しアドレス100 が命令取出しアドレスレジス
タ１で保持され、命令語データが入っている命令語デー
タアレイ６及びキャッシュに命令語データが有るかどう
かの情報が入っている命令語アドレスアレイ７をキャッ
シュ索引アドレス103 により索引する。このときのアド
レス選択回路５はキャッシュ索引アドレス103 を選択す
る。

【００１０】索引されたキャッシュ内の命令語データの
命令語出力108 が有効であるかはキャッシュヒット検出
回路８で判断され、キャッシュヒットの場合は命令語が
命令語出力108 として導出される。

【００１１】キャッシュミスヒットの場合、キャッシュ
ヒット信号109 のミスヒット信号によりブロックロード
指示回路１１はミスヒットブロックの主記憶装置からの
取出し指示信号112 を作成し第一フリップフロップ１２
に保持する。

【００１２】このあと次ブロックアドレス生成回路３で
作成される次ブロックのアドレスをアドレス選択回路５
は選択し、このアドレス選択回路５の出力105 によって
次ブロックの命令語アドレスアレイ７が索引される。こ
の次ブロックアドレスは現アドレス103 の値が“ｎ”で
あれれば“ｎ＋１”となる。

【００１３】索引された命令語アドレスアレイ７の出力
107 とキャッシュキーアドレス102とにより、キャッシ
ュヒット検出回路８は当該次ブロックがキャッシュにあ
るかどうか判断し、この結果109 を第二フリップフロッ
プ９に保持する。

【００１４】先にミスヒットとなったミスヒットブロッ
クのデータが、主記憶装置から取出されてブロックデー
タ101 としてブロックデータレジスタ２に順次保持され
る。このとき命令語データアレイ６にデータが書込まれ
分岐命令判定回路４で分岐命令があるかどうか判断され
る。分岐命令があったかどうかの信号である分岐命令判
定回路４の出力106 は第三フリップフロップ１０で保持
される。

【００１５】この時点での第二フリップフロップ９が次
ブロックのミスヒットを示しかつ第三フリップフロップ
１０が取出したブロック中に分岐命令の無存在を示して
いる場合、ブロックロード指示回路１１で次ブロックの
取出し指示信号が作成される。

【００１６】また第二フリップフロップ９が次ブロック
のヒットを示すかまたは第三フリップフロップ１０が取
出したブロック中に分岐命令の存在を示している場合、
ブロックロード指示回路１１は次ブロックの取出し指示
信号は作成しない。

【００１７】

【発明の効果】以上説明したように本発明によれば、ミ
スヒット時にキャッシュにブロックロードする前に命令
語を判別して分岐命令がなければ直ちに次のミスヒット
ブロックの取出しを指示するので、次ブロックのロード
の待ち時間が短縮できるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図である。

【図２】本発明の実施例の動作を示すタイムチャートで
ある。

【符号の説明】

１ 命令語取出しアドレスレジスタ ２ ブロックデータレジスタ ３ 次ブロックアドレス生成回路 ４ 分岐命令判定回路 ５ アドレス選択回路 ６ 命令語データアレイ ７ 命令語アドレスアレイ ８ キャッシュヒット検出回路 ９，１０，１２ フリップフロップ １１ ブロックロード指示回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 主記憶装置と、前記主記憶装置に格納さ
   れている命令語の一部をブロック単位で格納するキャッ
   シュ回路と、前記キャッシュ回路に対する命令語ブロッ
   クアドレスによる索引に応答してキャッシュヒット状態
   を検出するヒット検出手段と、前記ヒット検出手段のキ
   ャッシュミスヒットの検出に応答して主記憶装置からキ
   ャッシュミスヒット時の命令語ブロックを取出して前記
   キャッシュ回路へのロードを指示する制御手段と、この
   ロード動作中に次命令語ブロックアドレスを生成して前
   記キャッシュ回路を索引する次ブロック索引手段と、前
   記主記憶装置から取出された命令語ブロック中の命令語
   を順次デコードしつつ分岐命令の有無を判定する分岐命
   令判定手段と、前記命令語ブロックの取出し終了時に、
   前記ヒット検出手段がミスヒットを検出しかつ前記分岐
   命令判定手段が分岐命令無しと判定したときに、前記制
   御手段に対して前記主記憶手段から前記次命令語ブロッ
   クの取出し指示をなす手段とを含むことを特徴とする情
   報処理装置。