JPH0553619A

JPH0553619A - インターロツク制御の可能なｐｃ

Info

Publication number: JPH0553619A
Application number: JP3244772A
Authority: JP
Inventors: Kenro Sugiura; 賢朗杉浦; Fuyuhiko Yoshikura; 冬彦吉倉
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 1991-08-29
Filing date: 1991-08-29
Publication date: 1993-03-05
Anticipated expiration: 2014-07-19
Also published as: JP2921206B2

Abstract

(57)【要約】【目的】複数ＰＣが接続されたシステムにおいて、あ
るＰＣを接続しないでシステムを運行させたり、保守、
システムの試運転又はシステム構築時の部分的運転を可
能とすること。【構成】ＰＣの順序制御プログラムに於いて参照され
る他のＰＣに属する入出力要素の状態のデフォルト値を
指定するデフォルト値指定手段と、他のＰＣに属する入
出力要素の状態が正常受信状態にあるか否かを判定する
受信判定手段と、受信判定手段により正常受信状態にな
いと判定されたＰＣに属する入出力要素の状態は、デフ
ォルト値指令手段により指定された値を参照して順序制
御を実行する順序制御実行手段とを有する。この結果、
他のＰＣから入出力要素の状態が受信されなくても、予
め設定されたデフォルト値に従って順序制御プログラム
を正常に実行することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプログラマブル
コントローラ（以下、単に「ＰＣ」と記す。）を、信号
を伝送するリンクラインを介して接続し、複数のＰＣ間
で相互に入出力要素を参照して、インターロック制御を
可能としたシステムに使用されるＰＣに関する。特に、
あるＰＣを接続しないでシステムを運行したり、特別な
ＰＣのみ接続して特定のＰＣ間で試運転をしたりする場
合にも、順序制御プログラムを修正することなしに、そ
のような運転を実行できるＰＣに関する。

【０００２】

【従来の技術】従来、複数ＰＣをリンクラインに接続し
て、１つのＰＣから他のＰＣに属する入出力要素の状態
を参照して、そのＰＣ間でのインターロック制御を行う
ことができるシステムが知られている。このようなシス
テムでは、各ＰＣは、他のＰＣから参照されている入出
力要素の状態をリンクラインを介して、他のＰＣに伝送
するようにしている。そして、その入出力要素の状態を
受信するＰＣは、その状態を自己のＰＣに属する入出力
要素の状態と同様にアクセスできるリンク要素メモリに
記憶している。この状態において、順序制御プログラム
で、他のＰＣに属する入出力要素の状態を参照する命令
を実行する場合には、そのリンク要素メモリをアクセス
するようにしている。

【０００３】

【発明が解決しようとする課題】ところが、必ずしも全
ＰＣをリンクラインに接続した状態でシステムが運行さ
れるとは限らない。例えば、あるＰＣを接続しないでシ
ステムを運行させたり、保守、システムの試運転又はシ
ステム構築時の部分的運転において、あるＰＣを接続し
ないでシステムの運行状態を確認したり点検したりする
場合がある。

【０００４】このような場合には、リンクラインに接続
されていない、又は、電源の投入されていないＰＣにお
ける入出力要素の状態は、リンクラインを介して他のＰ
Ｃに伝送されないので、各ＰＣのリンク要素メモリにお
いて、接続されていないＰＣに対応したリンク要素メモ
リのアドレスの内容は不確定となる。ところが、順序制
御プログラムは全ＰＣが接続されているものとしてプロ
グラミングされているので、その接続されていないＰＣ
に対応したリンク要素メモリのアドレスもアクセスする
ことになり、順序制御が当初の設計通りにはならない。

【０００５】従って、あるＰＣを接続しないでシステム
を運転する場合には、そのＰＣの入出力要素の状態を参
照している全ＰＣの順序制御プログラムを仮に修正する
必要がある。又、当初の設計通りにシステムを本運行す
る場合には、再度、各ＰＣの順序制御プログラムを元通
りに復元する必要があり、これらの、プログラム修正に
多大な労力、時間が必要であった。

【０００６】本発明は、上記の課題を解決するためにな
されたものであり、その目的は、順序制御プログラムを
修正することなく、あるＰＣを接続しないでシステムを
運行させたり、保守、システムの試運転又はシステム構
築時の部分的運転を可能とすることである。

【０００７】

【課題を解決するための手段】本発明は、信号を伝送す
るリンクラインを介して伝送された、他のプログラマブ
ルコントローラ（ＰＣ）に属する入出力要素の状態を、
自己の入出力要素の状態と同様にアクセス可能なリンク
要素メモリに記憶し、そのリンク要素メモリをアクセス
することにより、他のＰＣに属する入出力要素の状態を
参照して、各ＰＣ間のインターロック制御を可能とした
プログラミングコントローラ（ＰＣ）において、ＰＣの
順序制御を表記したプログラムに於いて参照される他の
ＰＣに属する入出力要素の状態のデフォルト値を指定す
るデフォルト値指定手段と、他のＰＣに属する入出力要
素の状態が正常受信状態にあるか否かを判定する受信判
定手段と、受信判定手段により正常受信状態にないと判
定されたＰＣに属する入出力要素の状態は、前記デフォ
ルト値指令手段により指定された値を参照して順序制御
を実行する順序制御実行手段とを設けたことを特徴とす
る。

【０００８】

【作用】デフォルト値指定手段により、あるＰＣが順序
制御プログラムにおいて参照する他のＰＣに属する入出
力要素の状態のデフォルト値が設定される。即ち、他の
ＰＣが起動されていない状態において、そのＰＣの入出
力要素を参照しているＰＣが順序制御プログラムを実行
できるようにその入出力要素のデフォルト値が決定され
る。

【０００９】次に、受信判定手段により、参照している
他のＰＣの入出力要素の状態がそのＰＣから正常受信状
態にあるか否が判定される。即ち、この判定により、Ｐ
Ｃがリンクラインに接続されているか、又は、電源が投
入されているか否かが判定される。

【００１０】次に、順序制御実行手段は、受信判定手段
により正常受信状態にないと判定された入出力要素に対
しては、リンク要素メモリの内容をアクセスすることな
く、デフォルト値指定手段により指定された値を参照し
て、順序制御プログラムを実行する。このことにより、
リンクラインに入出力要素が参照されているＰＣが接続
されていなくても、その入出力要素を参照しているＰＣ
は、デフォルト値に従って順序制御を実行することが可
能となる。このデフォルト値は、そのＰＣがリンクライ
ンに接続されていない場合において、ＰＣが処理を矛盾
なく実行できるような値に設定されていることから、一
部のＰＣがリンクラインに接続されていなくても、順序
制御プログラムを修正することなくシステムの部分運転
をすることが可能となる。

【００１１】

【実施例】以下、本発明を具体的な実施例に基づいて説
明する。第１実施例 (1)複数のＰＣにより制御されるシステムの構成図１は、複数台のＰＣPC01〜PC32によって制御されるト
ランスファ−マシンの構成を示す。トランスファ−マシ
ンの各ステ−ションST0,ST1L,ST1R,・・・ST3Rは、図示
の如く、対応するＰＣPC01〜PC32によってそれぞれ制御
され、また、各ＰＣPC01〜PC32は、リンクラインL によ
って相互に結合されている。

【００１２】(2) ＰＣの構成本ＰＣは、図２に示すように、順序制御及び通信制御用
のＣＰＵ200 と、プログラミング装置からロ−ドされた
順序制御プログラム及びリンクパラメ−タを格納すると
ともに、被制御対象の入出力要素の状態及びリンクライ
ンＬから受信される他のＰＣの入出力要素の状態を記憶
するＲＡＭ250 と、ＣＰＵ200 のモニタプログラムの格
納されたＲＯＭ210 と、リンクラインＬから送信される
データを同期検出するためのタイミングを与えるタイマ
260 と、駆動回路270 と、入出力インタ−フェ−ス240
とを備える。駆動回路270 は、出力要素のリレ−コイル
2701を駆動し、入力要素のリレ−接点或いはリミットス
イッチ2702の状態を入力する装置である。

【００１３】ＲＡＭ250 において、0000番地から1FFF番
地は、自己ＰＣに属する入出力要素に割当られたメモリ
であり、それらの入出力要素の状態は、この番地の内容
を参照することによって判別できる。又、3000番地から
3FFF番地は、全てのＰＣにおいて、他のＰＣから参照さ
れている全ての入出力要素に対して共通に割当てられた
アドレスである。以下、この共通のアドレスに割当られ
た仮想の入出力要素をリンク要素といい、3000番地から
3FFF番地をリンク要素メモリという。

【００１４】リンクラインＬに全てのＰＣが接続され
て、全てのＰＣが起動されている場合は、微小時間間隔
の通信制御により、リンク要素メモリ2505の値は全ての
ＰＣにおいて、常時、共通の値となっている。従って、
あるＰＣにおいて、他のＰＣの入出力要素の状態を参照
する場合には、リンク要素メモリ2505の値を参照するこ
とになる。

【００１５】各ＰＣでは、図３に示すようなラダー回路
図によって順序制御プログラムが作成される。なお、図
３のラダー回路図に於いて、入力要素はリレーやリミッ
トスイッチ等の接点、出力要素はリレーコイル等であ
る。入力要素と出力要素を合わせて、入出力要素とい
う。

【００１６】図３に示す如く、入出力要素には、各ＰＣ
が入出力要素の状態を参照する時に使用するメモリのア
ドレスが付されいる。例えば、「1200」は、1200番地に
割当られた自己のＰＣに属する入力要素のアドレスを示
している。又、「3000」は3000番地に割当られたリンク
要素、即ち、他のＰＣに属する入出力要素の状態と同じ
状態を保持する仮想の入出力要素のアドレスを示してい
る。

【００１７】例えば、ＰＣPC01に属する入力要素「100
0」がＰＣPC11から参照されている場合には、ＰＣPC01
のプログラムにおいて、入力要素「1000」の状態をリン
ク要素「3000」の状態と等しくするリンク回路が付加さ
れている。このリンク要素「3000」の値は、相互通信に
より、他の全てのＰＣにおけるリンク要素メモリ2505の
3000番地に書き込まれる。従って、ＰＣPC11のプログラ
ムでは、リンク要素メモリ2505の3000番地の値を参照す
ることで、ＰＣPC01に属する入力要素「1000」の状態を
参照することができる。又、逆に、ＰＣPC11に属する入
力要素「1100」がＰＣPC01から参照されている場合に
は、ＰＣPC11のプログラムにおいて、入力要素「1100」
の状態をリンク要素「3014」の状態と等しくするリンク
回路が付加されている。ＰＣPC11のリンク要素「3014」
の状態は、通信により、ＰＣPC01、その他の全ＰＣのリ
ンク要素「3014」に転送され、ＰＣPC11に属する入力要
素「1100」の状態は、全ＰＣにおいて、リンク要素「30
14」を参照することで判別できる。

【００１８】(3) ＰＣによる通信制御全ＰＣにおけるリンク要素メモリ2505の値は、全て、同
一値をとるように相互通信されている。リンクラインＬ
に送出されるデータは図５に示すように構成されてい
る。例えば、スタートビットから１０ビットまでは、Ｐ
ＣPC01から出力されたリンクデータ( リンク要素の状態
を示すデータ) であり、続く７ビットはＰＣPC11から送
出されたリンクデータであり、続く８ビットはＰＣPC12
から送出されたリンクデータを意味する。

【００１９】リンクラインＬに各ＰＣがどのタイミング
で何ビットのデータを送出し、又、リンクラインＬから
どのタイミングで何ビットのデータを受信するかを規定
したリンクパラメータがＲＡＭ２５０のリンクパラメー
タ記憶領域２５０４に記憶されている。例えば、ＰＣPC
01のリンクパラメータは、図４に示すように、スタート
ビットから１０ビットはデータを送信し、次の１０ビッ
トはリンクラインＬからデータを受信し、次の２０ビッ
トはデータを受信し、次の１０ビットはデータを受信す
るというように送信か受信かを規定したデータである。

【００２０】各ＰＣは、各ＰＣで同期して、リンク要素
メモリ2505をアクセスするアドレスを3000番地から順に
更新する。そして、現在、アクセスしているアドレス
は、データの送信か受信かをリンクパラメータに従って
決定する。そして、送信と決定されたアドレスに対して
は、そのアドレスに記憶されているリンク要素の状態を
リンクラインＬに出力し、受信と決定されたアドレスに
対しては、リンクラインＬから受信されたデータをリン
ク要素の状態として、そのアドレスに記憶する。このよ
うな各ＰＣでの通信制御により全ＰＣにおけるリンク要
素メモリ2505の各アドレスの値は全て、常時、等しくな
る。

【００２１】次に、各ＰＣの通信制御について説明す
る。各ＰＣの通信制御は、ＣＰＵ200 によって実行され
る。機能的には、図６の如きブロック図で表現される。
なお、図６はＰＣPC01の機能ブロック図であるが、他の
ＰＣについても同様である。各機能ブロックとして、順
序制御プログラムを実行するための順序制御用のシ−ケ
ンス処理部201 と、通信制御用の通信制御部202 とを備
えるとともに、記憶用のブロックとして、順序制御プロ
グラム記憶領域2503、リンクパラメ−タ記憶領域2504、
リンク要素メモリ2505、入出力要素メモリ2506、及び、
通信状態記憶領域2502を備える。上記通信制御部202
は、さらに、送受信部202a、送受信デ−タ数カウンタ20
2b、及び、送受信デ−タ転送部202cの各機能ブロックが
構成されている。

【００２２】図７は各ＰＣのリンク要素メモリ2505の構
成と、他のＰＣ間におけるリンクデータの送信と受信と
の関係を示した図である。ＰＣPC01から送信されるリン
ク要素メモリ2505のアドレス3000から3009までの１０ビ
ットのデ−タ群は、ＰＣPC11、ＰＣPC12では、それぞ
れ、ＰＣPC11、ＰＣPC12のリンクパラメ−タに従って全
て受信されて、各ＰＣのリンク要素メモリ2505の対応す
るアドレス(3000 から3009) へ格納される。又、次に、
ＰＣPC11から送信されるリンク要素メモリ2505のアドレ
ス300A〜3013までの１０ビットのデータ群は、ＰＣPC0
1、ＰＣPC12、で全て受信され、そのＰＣのリンク要素
メモリ2505のアドレス300A〜3013に記憶される。又、次
に、ＰＣPC12から送信されるリンク要素メモリ2505のア
ドレス3014〜3027までの２０ビットのデータ群は、ＰＣ
PC01、ＰＣPC11、で全て受信され、そのＰＣのリンク要
素メモリ2505のアドレス3014〜3027に記憶される。

【００２３】各ＰＣで実行される通信制御処理を、図
８，９に即して説明する。該処理は、ラダー回路に従っ
た順序制御に対するバックグランドジョブとして実行さ
れている。そして、スタートビットの送出タイミング毎
にS501から実行される。これにより、上述の如きデ−タ
通信が可能となる。まず、指定順を示すパラメ−タＩに
“１”がセットされ、また、ＲＡＭ250(リンク要素メモ
リ2505) を参照するためのアドレスポインタＳに“３０
００”がセットされる(S501)。指定順は、リンクパラメ
−タ記憶部2504の各枠の順番である。例えば、ＰＣPC01
の指定順“１”では、図６に示す如く、デ−タ数が“１
０”、通信指定が“送信”とされている。

【００２４】次に、変数Ｃにデ−タ数Ｄ（Ｉ）が、変数
Ｍに通信指定Ｋ（Ｉ）が、それぞれ代入される(S503)。
ここに、“Ｍ＝０は送信”“Ｍ＝１は受信”“Ｍ≠０，
Ｍ≠１は非受信”とする。

【００２５】ステップS511で、送信モ−ドであると判定
されると(S511;YES)、ＲＡＭ250 内の前記アドレスポイ
ンタＳで指定される番地（リンク要素メモリ2505）から
デ−タが読み出され、リンクラインＬへ送出される(S51
5)。さらに、変数Ｃがデクリメントされ、且つ、アドレ
スポインタＳがインクリメントされる(S517)。かかる処
理は、変数Ｃが“０”となるまで、換言すれば、当該指
定順のデ−タが全てリンクラインＬへ送出されるまで、
実行される。その後(S513;YES)、前記パラメ−タＩがイ
ンクリメントされ(S541)、当該フレ−ムの通信（図５に
示す一連の通信）が終了していない場合は(S543;NO) 、
前記ステップ503 に戻る。また、当該フレ−ムの通信が
終了した場合は(S543;YES)、次回の通信まで、待機状態
となる。

【００２６】一方、前記ステップS511で、送信モ−ドで
ない(S511;NO) とされた場合であって、受信モ−ドであ
ると判定された場合は(S521;YES)、リンクラインのデ−
タが取込まれる(S525)。次に、そのデータがオン又はオ
フ状態の何れかを示す正常値であるか、そのいずれの値
も示さない異常値であるかが判定される(S527)。尚、あ
るＰＣがリンクラインに接続されておらず、又は、電源
が投入されておらず、データを送信していない状態にあ
る場合は、オン状態でもオフ状態でもない第３の状態
（異常状態）をとるようにリンクライン上の信号レベル
が決定されている。受信データが正常であれば、ＲＡＭ
250 内の前記アドレスポインタＳで指定される番地（リ
ンク要素メモリ2505）へ格納される(S529)。さらに、変
数Ｃがデクリメントされ、且つ、アドレスポインタＳが
インクリメントされる(S531)。かかる処理は、変数Ｃが
“０”となるまで、換言すれば、当該指定順のデ−タが
全てリンクラインへ送出されるまで、実行される。その
後(S523;YES)の処理は、上述の場合と同様である。

【００２７】また、ステップS527で受信データが異常値
であると判定されると、ステップS532において、通信状
態記憶領域2502内のパラメータＳで決定される相対アド
レスに、図１２に示すように、受信中のリンク要素の状
態が異常値であることを示す値「１」が設定される。
尚、通信状態記憶領域2502の内容は、初期値として受信
中のリンク要素の状態が正常値を示す値「０」に初期設
定されている。

【００２８】前記ステップS511で送信モ−ドでない(S51
1;NO) とされ、且つ、前記ステップS521で受信モ−ドで
ない(S521;NO) とされた場合は、非受信モ−ドであるた
め、変数Ｃが“０”となるまで、変数Ｃがデクリメント
され、且つ、アドレスポインタＳがインクリメントされ
る(S537)。その後(S533;YES)の処理は、上述の場合と同
様である。以上の如く通信制御が行われる結果、各ＰＣ
から送出されるデ−タ群は、図５に示す如く、リンクラ
イン上に時間的に切れ目無く並び、また、各ＰＣでは自
己の必要なデ−タのみが取り込まれる。

【００２９】(4) デフォルト値の指定リンクラインにＰＣが接続された状態で実行されるＰＣ
の順序制御について説明する。ＲＡＭ250 の順序制御プ
ログラム記憶領域2503に記憶された図３に示すラダー回
路に対応したプログラムが実行される。このプログラム
は実行形式のプログラムであるが、対応するソースプロ
グラムは図１０に示すようなものである。

【００３０】ところで、あるＰＣがリンクラインに接続
されていない場合や、リンクラインに接続されていても
そのＰＣの電源が投入されていない場合には、そのＰＣ
からリンク要素の状態は送信されない。従って、リンク
要素メモリ2505において、他のＰＣからのリンクデータ
の送信がないリンク要素の状態は不確定となる。従っ
て、図３に示すラダー回路に対応した順序制御を実行す
ることが困難となる。このような場合には、次のように
して、状態が不確定なリンク要素の状態を決定してい
る。

【００３１】図３に示すように、リンク要素( 即ち、30
00番地以降のアドレスが割当られた入出力要素) のアド
レスを指定する時に、そのアドレスの後に「-N」又は
「-F」の記号を付加する。「-N」、「-F」は、それぞ
れ、そのアドレスのリンク要素の値が不確定な場合に、
そのリンク要素を強制的に「オン状態」、「オフ状態」
とみなして順序制御プログラムを実行させる指令である
ことを意味している。このようにして、ラダー回路図に
おいて、リンク要素の値が不確定な場合にそのデフォル
ト値が指定される。

【００３２】図３に示すラダー回路は、図10に示すソー
スプログラムに変換され、その後、さらに、機械言語で
記載されたオブジェクトプログラムに変換されて、その
プログラムが順序制御プログラムとして、ＲＡＭ250 に
記憶されている。

【００３３】(5) 順序制御プログラムの実行ＣＰＵ200 は、図１１に示す手順で処理を実行する。但
し、リンク要素を参照する命令の場合を示し、他の命令
の処理手順は省略されている。ステップS100において、
図１０に示すプログラムの１つの命令語が順序制御プロ
グラム記憶領域2503から読み出される。次に、ステップ
S102において、その命令語にデフォルト値の指定(N,Fの
指定) があるか否かが判定される。デフォルト値の指定
がなければ、ステップS104において、リンク要素メモリ
2505の指定アドレスの内容を参照して、命令語が実行さ
れる。このように、デフォルト値の指定がない命令語は
リンク要素メモリ2505の値に従って命令語が実行され
る。

【００３４】ステップS102において、デフォルト値の指
定が有ると判定された場合には、ステップS106へ移行
し、図１２に示す通信状態記憶領域2502から命令語で指
定されたリンク要素の通信状態が読み出され、リンク要
素は正常通信状態にあるか否かが判定される。正常通信
状態にある場合には、ステップS104において、リンク要
素メモリ2505の命令語で指定されたアドレスの内容が読
み出され、その内容に従って、命令語が実行される。

【００３５】次に、ステップS106において、リンク要素
が正常通信状態にないと判定された場合には、ステップ
S108へ移行し、命令語に記載されたデフォルト値はN(オ
ン)かF(オフ) かが判定される。デフォルト値がN(オン)
であれば、ステップS110において、命令語で指定され
たアドレスのリンク要素の状態をオン状態として命令語
が実行される。一方、デフォルト値がF(オフ) であれ
ば、ステップS112において、命令語で指定されたアドレ
スのリンク要素の状態をオフ状態として命令語が実行さ
れる。このようにして、命令語で指定されたアドレスの
リンク要素が正常通信状態でなく、リンク要素の状態が
確定されない場合には、命令語で指定されたデフォルト
値に従って命令語が実行されることになる。このデフォ
ルト値は、プログラムの正常な実行が可能なように、作
業者によって予め適正に決定された値であるので、ある
ＰＣがリンクラインに接続されていなくともプログラム
の適正な実行が可能となる。

【００３６】第２実施例次に、デフォルト値を他の方法によって与えた実施例に
ついて説明する。ＲＡＭ250 に、図１３に示すようなリ
ンク要素アドレスとデフォルト値との関係を予め規定し
たデフォルト値記憶領域2501を形成しておく。

【００３７】ＣＰＵ200 は、順次制御プログラムを実行
する前に、図１４に示す処理手順のプログラムを実行す
る。ステップS200では通信状態記憶領域2502を検索す
る。そして、ステップS202において、正常通信状態にな
いリンク要素について、デフォルト値記憶領域2501を検
索して、対応するデフォルト値をリンク要素メモリ2505
の対応するアドレスに格納する。正常通信状態にないリ
ンク要素のリンクデータは受信されないので、リンク要
素メモリ2505の値は変化することなく、設定されたデフ
ォルト値となる。このようにして、リンク要素メモリ25
05にデフォルト値が設定された後に、順序制御プログラ
ムがリンク要素メモリ2505を参照して実行される。この
結果、正常通信状態にないリンク要素に関しても、適正
な状態を決定することができ、順序制御プログラムの適
正な実行が可能となる。

【００３８】第３実施例次に、入出力要素をアドレスで指定するのではなく、信
号名で指定された場合の実施例について説明する。この
場合、シーケンス処理部201 は図15に示すように制御処
理部2011及び信号名情報解釈部2012にて構成される。制
御処理部2011は、順序制御プログラム記憶領域2503の記
憶内容に基づき対応するステーションST0 等の制御を行
う部材である。また、信号名情報解釈部2012は、例えば
外部から信号名が入力された場合に、これをもって入出
力要素メモリ2506もしくは順序制御プログラム記憶領域
2503の対応する入出力アドレスの部分の内容を確認すべ
き指示であると解釈する。また、あるいは信号名・アド
レス変換テーブル部2500の記憶内容に基づき信号名及び
入出力アドレスが入力されたものとして解釈する。信号
名情報解釈部2012は、信号名の入力が入出力要素メモリ
2506もしくは順序制御プログラム記憶領域2503への新規
書き込みの指示と共になされている場合には信号名・ア
ドレス変換テーブル部2500を参照して処理を行い、それ
以外の指示、例えば入出力要素メモリ2506もしくは順序
制御プログラム記憶領域2503から対応箇所を読み出すべ
き指示と共になされている場合には、この信号名・入出
力アドレス変換テーブル部2500を参照する処理は特に行
わない。なお、実際の情報の読み出しや書き換えあるい
は新規書き込みは、制御処理部2011にて行われる。もち
ろん、信号名処理部2012がかかる処理を行う能力を備え
ていても構わない。信号名で与えられたラダー回路は図
１６に示すような回路である。入出力要素のアドレスの
代わりに信号名DOP,D1P,12D2X,M2X 等が用いられてい
る。又、リンク要素のデフォルト値に関して、第１実施
例と同様に「-N」, 「-F」により、オン、オフの指定が
行われている。

【００３９】図１６に示すラダー回路に対応したソース
プログラムは図１７に示すものとなる。入出力要素のア
ドレスの代わりに信号名が用いられている。又、リンク
要素のデフォルト値は、N,F で指定されている。

【００４０】これらの信号名とアドレスとの関係を規定
した図１８に示すテーブルがＲＡＭ250 に形成された信
号名アドレス変換テーブル記憶領域2500に記憶されてい
る。そして、図１７に示すソースプログラムにおいて、
信号名は信号名アドレス変換テーブルを検索してアドレ
スに変換される。その後に、順序制御プログラムが実行
されるが、その処理手順は第１実施例で記載された図１
１の処理手順と同様である。

【００４１】第４実施例次に、第３実施例と同様に、信号名を用いた実施例にお
いて、第２実施例と同様の方法でデフォルト値を与える
こともできる。即ち、デフォルト値記憶領域2501に、信
号名とデフォルト値との対応テーブルを作成しておく。
そして、順序制御プログラムを実行する前に、第２実施
例と同様に図１４に示す処理手順が実行される。即ち、
通信状態記憶領域2502が検索され、正常通信状態にない
リンク要素が選択される。次に、そのリンク要素のアド
レスから、図１８に示す信号名アドレス変換テーブルを
検索して、対応するリンク要素の信号名が決定される。
次に、その信号名から、図１９に示すデフォルト値記憶
領域2501が検索され、対応するデフォルト値が決定され
る。そして、そのデフォルト値は、リンク要素メモリ25
05の対応するアドレスに格納される。このような操作
が、正常通信状態にない全てのリンク要素に関して実行
される。その結果、正常通信状態にないリンク要素に関
しては、リンク要素メモリ2505の対応するアドレスにデ
フォルト値が設定されることになる。順序制御プログラ
ムを実行する場合には、リンク要素については、リンク
要素メモリ2505が参照されて、その状態が決定される。

【００４２】

【発明の効果】本発明は、リンクラインを介して、他の
プログラマブルコントローラ（ＰＣ）に属する入出力要
素の状態を、自己の入出力要素の状態と同様にアクセス
可能なリンク要素メモリに記憶し、そのリンク要素メモ
リをアクセスすることにより、他のＰＣに属する入出力
要素の状態を参照して、各ＰＣ間のインターロック制御
を可能としたプログラマブルコントローラ（ＰＣ）にお
いて、ＰＣの順序制御を表記したプログラムに於いて参
照される他のＰＣに属する入出力要素の状態のデフォル
ト値を指定するデフォルト値指定手段と、他のＰＣに属
する入出力要素の状態が正常受信状態にあるか否かを判
定する受信判定手段と、受信状態にないと判定されたＰ
Ｃに属する入出力要素の状態は、デフォルト値指令手段
により指定された値を参照して順序制御を実行する順序
制御実行手段とを有している。従って、リンクラインに
入出力要素が参照されているＰＣが接続されていなくて
も、その入出力要素を参照しているＰＣは、デフォルト
値に従って順序制御を実行することが可能となる。この
デフォルト値は、そのＰＣがリンクラインに接続されて
いない場合において、ＰＣが処理を矛盾なく実行できる
ような値に設定されていることから、一部のＰＣがリン
クラインに接続されていなくても、順序制御プログラム
を修正することなくシステムの部分運転が可能となる。
このことから、システムの保守、点検、新システムの立
ち上げ等において、順序制御プログラムを変更すること
なく一部のＰＣだけでの運転が可能となり、作業性が向
上する。

【図面の簡単な説明】

【図１】リンクラインで接続される複数のＰＣと各ＰＣ
により制御されるステ−ションとを示す説明図。

【図２】図１の各ＰＣの構成を示すブロック図。

【図３】順序制御プログラムに対応したラダー回路を示
した回路図。

【図４】リンクパラメータを示した説明図。

【図５】リンクラインに伝送されるリンクデータを示し
た説明図。

【図６】ＰＣの機能を説明するブロック図。

【図７】各ＰＣにおけるリンク要素メモリの対応関係を
示した説明図。

【図８】各ＰＣのＣＰＵ200 での通信制御処理の手順を
示すフロ−チャ−ト。

【図９】各ＰＣのＣＰＵ200 での通信制御処理の手順を
示すフロ−チャ−ト。

【図１０】ラダー回路に対応したソースプログラムを示
した説明図。

【図１１】各ＰＣのＣＰＵ200 による順序制御プログラ
ムの実行手順を示したフローチャート。

【図１２】通信状態記憶領域の内容を示した説明図。

【図１３】他の実施例におけるデフォルト値記憶領域の
内容を示した説明図。

【図１４】その実施例における各ＰＣのＣＰＵ200 によ
りデフォルト値設定の手順を示した説明図。

【図１５】他の実施例におけるＰＣの機能を説明するブ
ロック図。

【図１６】他の実施例におけるラダー回路を示した回路
図。

【図１７】そのラダー回路に対応したソースプログラム
を表した説明図。

【図１８】その実施例における信号名とアドレスとの対
応関係を示した説明図。

【図１９】その実施例におけるデフォルト値記憶領域の
内容を示した説明図。

【符号の説明】

PC01〜PC32 プログラマブルコントロ−ラ,

Claims

【特許請求の範囲】

【請求項１】信号を伝送するリンクラインを介して伝
送された、他のプログラマブルコントローラ（ＰＣ）に
属する入出力要素の状態を、自己の入出力要素の状態と
同様にアクセス可能なリンク要素メモリに記憶し、その
リンク要素メモリをアクセスすることにより、他のＰＣ
に属する入出力要素の状態を参照して、各ＰＣ間のイン
ターロック制御を可能としたプログラミングコントロー
ラ（ＰＣ）において、ＰＣの順序制御を表記したプログラムに於いて参照され
る他のＰＣに属する入出力要素の状態のデフォルト値を
指定するデフォルト値指定手段と、前記他のＰＣに属す
る入出力要素の状態が正常受信状態にあるか否かを判定
する受信判定手段と、前記受信判定手段により正常受信状態にないと判定され
た入出力要素の状態は、前記デフォルト値指令手段によ
り指定された値を参照して前記順序制御を実行する順序
制御実行手段とを有するインターロック制御の可能なＰ
Ｃ。