JPH0512901U - Ｐｃのデータリンク装置 - Google Patents

Abstract

(57)【要約】 【目的】 自己のＰＣに不要なデ−タによりリンク用の
メモリが占有されることを防止する。 【構成】 全ＰＣにより参照され得るリンク要素の状態
は各ＰＣにおけるリンク要素メモリに記憶されている。
又、そのリンク要素メモリの内容はリンクラインを介し
て各ＰＣ間でシリアル伝送され、各ＰＣのリンク要素メ
モリに記憶される。このシリアル伝送において、各ＰＣ
は送信指定されたリンク要素の状態データを自己のリン
ク要素メモリから読出し所定のタイミングで送信し、受
信指定されたリンク要素の状態データを所定のタイミン
グで受信して自己のリンク要素メモリに格納する。非送
受信指定のリンク要素に関しては、送信も受信も行わな
い。この結果、各ＰＣのリンク要素メモリは、各ＰＣで
必要とするリンク要素のみが割付られ、リンク要素メモ
リの有効利用が図られる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、複数のプログラマブルコントローラ（以下、単に「ＰＣ」と記す。 ）を、信号を伝送するリンクラインを介して接続し、複数のＰＣ間で相互に入出 力要素を参照して、インターロック制御を可能としたシステムに使用されるＰＣ のデータリンク装置に関する。

【０００２】

【従来の技術】

従来、複数ＰＣをリンクラインに接続して、１つのＰＣから他のＰＣに属する 入出力要素の状態を参照して、そのＰＣ間でのインターロック制御を行うことが できるシステムが知られている。 このようなシステムでは、各ＰＣ毎に、図１１に示すように各ＰＣにおいて共 通アドレスで参照できるリンク要素メモリが設けられている。そして、他のＰＣ から参照されている入出力要素は、その要素と状態を同じくするリンク要素がリ ンク要素メモリに割付られ、そのリンク要素の状態は、受信元のＰＣにおけるリ ンク要素メモリの送信元のリンク要素と同一アドレスに通信により伝送され記憶 される。この結果、各ＰＣのリンク要素メモリの内容は、常時、同一となり、他 のＰＣの入出力要素を参照する代わりに自己のＰＣのリンク要素メモリの対応ア ドレスを参照することで、順序制御を実行することができる。

【０００３】

【考案が解決しようとする課題】

ところが、上記の方法は、他のＰＣにより参照されている入出力要素の全てに リンク要素を形成し、各ＰＣではその全リンク要素に対応した同一構成のリンク 要素メモリを形成している。 このため、あるＰＣが参照していないリンク要素の状態データもリンクライン から受信して、リンク要素メモリに記憶されることになる。即ち、各ＰＣでリン ク要素メモリの構成を共通としていることから、そのＰＣで必要でないデータを 受信し記憶するためのメモリ領域を必要としている。 この結果、メモリの容量が増大し、メモリの使用効率が悪いという問題がある 。

【０００４】 本考案は、上記の課題を解決するためになされたものであり、その目的は、各 ＰＣにおけるメモリの有効利用を図ることである。

【０００５】

【課題を解決するための手段】

本考案は、他のプログラマブルコントローラ（ＰＣ）により参照されている入 出力要素と状態を同じくするリンク要素を、入出力要素の参照されているＰＣの リンク要素メモリに割付け、入出力要素を参照しているＰＣにおいてその入出力 要素に換えてそのＰＣのリンク要素メモリに割付られたリンク要素を参照し、入 出力要素が参照されているＰＣのリンク要素メモリに記憶された内容を、入出力 要素を参照しているＰＣのリンク要素メモリにリンクラインを介してシリアル伝 送することにより他のＰＣに属する入出力要素を参照できるようにしたＰＣのデ ータリンク装置において、 各ＰＣ毎に設けられ、全てのリンク要素に関しリンク要素の状態の送信、受信 又は非送受信かを決定できるリンクパラメータを記憶したリンクパラメータ記憶 手段と、リンクパラメータから、シリアル伝送における現タイムスロットに割当 られたリンク要素が送信指定であると判定された場合には、送信元ＰＣのリンク 要素メモリにおける送信すべきリンク要素に対応したアドレスの内容をリンクラ インに送出する送信制御手段と、リンクパラメータから、シリアル伝送における 現タイムスロットに割当られたリンク要素が受信指定であると判定された場合に は、リンクラインからデータを受信して、受信元ＰＣのリンク要素メモリにおけ る受信すべきリンク要素に対応したアドレスにその受信データを記憶する受信制 御手段と、リンクパラメータから、シリアル伝送における現タイムスロットに割 当られたリンク要素が非送受信指定である場合には、リンクラインに対してリン ク要素の状態データの送受信を行わない非送受信制御手段とを設けたことである 。

【０００６】

【作用】

リンクライン上に伝送されるデータはシリアルデータであり、所定のタイミン グから計測した所定のタイムスロットに所定のリンク要素が割当てられている。 即ち、各リンク要素毎にシリアルデータの各タイムスロットが割当られている。

【０００７】 又、各ＰＣのリンクパラメータ記憶手段によって自己のＰＣは、現タイムスロ ットにおいて、自己のＰＣのリンク要素の状態データを送信すべきか、又は、現 タイムスロットのデータをリンク要素の状態データとして受信すべきか、又は、 送信も受信もすべきでないかが分かる。

【０００８】 各ＰＣの送信制御手段は、現タイムスロットに割当られたリンク要素が送信指 定である場合には、自己のＰＣのリンク要素メモリのそのリンク要素に対応した アドレスのデータを読み込み、リンクラインにそのデータを送信する。

【０００９】 一方、各ＰＣの受信制御手段は、現タイムスロットに割当られたリンク要素が 受信指定である場合に、リンクラインから現タイムスロット上のデータを受信し て、自己のＰＣのリンク要素メモリにおけるそのリンク要素に対応したアドレス にそのデータを記憶する。

【００１０】 又、各ＰＣの非送受信制御手段は、現タイムスロットに割当られたリンク要素 が非送受信指定である場合には、リンクラインの現タイムスロットに対してデー タの送信も受信も行わない。

【００１１】 このようにして、各ＰＣは、他のＰＣによって参照されている入出力要素だけ の状態をリンク要素の状態として出力し、一方、各ＰＣは、自己のＰＣが参照し ている他のＰＣの入出力要素だけの状態をリンク要素の状態としてリンクライン から受信して、リンク要素メモリに記憶している。

【００１２】 よって、各ＰＣは、必要でないリンク要素の状態データは受信せず、かつ、リ ンク要素メモリも使用しないので、リンク要素メモリの容量が少なくても良い。

【００１３】

【実施例】

以下、本考案を具体的な実施例に基づいて説明する。 (1)複数のＰＣにより制御されるシステムの構成 図１は、複数台のＰＣPC01〜PC32によって制御されるトランスファ−マシンの 構成を示す。トランスファ−マシンの各ステ−ションST0,ST1L,ST1R,・・・ST3R は、図示の如く、対応するＰＣPC01〜PC32によってそれぞれ制御され、また、各 ＰＣPC01〜PC32は、リンクラインL によって相互に結合されている。

【００１４】 (2) ＰＣの構成 本ＰＣは、図２に示すように、順序制御及び通信制御用のＣＰＵ200 と、プロ グラミング装置からロ−ドされた順序制御プログラム及びリンクパラメ−タを格 納するとともに、被制御対象の入出力要素の状態及びリンクラインから受信され る他のＰＣの入出力要素の状態を記憶するＲＡＭ250 と、ＣＰＵ200 のモニタプ ログラムの格納されたＲＯＭ210 と、リンクラインから送信されるデータを同期 検出するためのタイミングを与えるタイマ260 と、駆動回路270 と、入出力イン タ−フェ−ス240 とを備える。駆動回路270 は、出力要素のリレ−コイル2701を 駆動し、入力要素のリレ−接点或いはリミットスイッチ2702の状態を入力する装 置である。

【００１５】 ＲＡＭ250 において、0000番地から1FFF番地は、自己ＰＣに属する入出力要素 に割当られたメモリであり、それらの入出力要素の状態は、この番地の内容を参 照することによって判別できる。又、3000番地からは、自己のＰＣが参照してい る他のＰＣに属する入出力要素の状態と状態を同じくするリンク要素が割当られ ている。以下、このアドレスに割当られた仮想の入出力要素をリンク要素といい 3000番地から後のリンク要素の状態を記憶するメモリをリンク要素メモリという 。

【００１６】 尚、リンク要素メモリには、各ＰＣが送信を必要とするリンク要素と受信を必 要とするリンク要素のみが割当てられているので、リンク要素メモリの容量は、 各ＰＣ毎に異なる。 又、リンク要素のアドレスは、リンク要素メモリの容量が各ＰＣで異なること から、各ＰＣ毎に異なる。そこで、各ＰＣで共通となるように割付られたアドレ スを共通アドレスといい、各ＰＣ内で実際にリンク要素メモリを参照する時に使 用されるアドレスをＰＣ内アドレスという。共通アドレスと各ＰＣのＰＣ内アド レスとの関係は、図５に示されている。これに関しては後述する。

【００１７】 各ＰＣでは図３に示すようなラダー回路図によって順序制御プログラムが作成 される。なお、図３のラダー回路図に於いて、入力要素はリレーやリミットスイ ッチ等の接点、出力要素はリレーコイル等である。入力要素と出力要素とを合わ せて入出力要素という。

【００１８】 図３に示す如く入出力要素には各ＰＣが入出力要素の状態を参照する時に使用 するメモリのアドレスが付されている。例えば、ＰＣPC01において、「1200」は 1200番地に割当られた自己のＰＣに属する入力要素のアドレスを示している。又 、「3005」は共通アドレス3005のリンク要素である。このリンク要素「3005」の 状態はリンク回路により、ＰＣPC11から参照されている入出力要素「1005」の状 態と等しい。又、ＰＣPC11において、「300A」は共通アドレス300Aのリンク要素 である。リンク要素「300A」は、リンク回路により、ＰＣPC01から参照されてい る入力要素「1100」の状態と等しい。

【００１９】 入力要素「12-1500 」は、ＰＣPC12の入力要素「1500」の意味であり、「11-1 100 」はＰＣPC11の入力要素「1100」の意味であり、入力要素「01-1005 」はＰ ＣPC01の入力要素「1005」の意味である。これらの他のＰＣに属する入出力要素 の状態は直接参照することができないので、自己ＰＣのリンク要素メモリを参照 することでその入出力要素の状態を参照することができる。

【００２０】 (3) リンク要素の割付 図３のラダー回路において、リンク回路の作成方法について説明する。まず、 全ＰＣのラダー回路を検索して他のＰＣから参照されている入出力要素がＰＣ番 号及びＰＣ内のアドレス順に抽出される。これは、アドレスの前にＰＣ番号の付 与された入出力要素、例えば、入出力要素「11-1100 」、「12-1500 」、「01-1 005 」を検索し、そのアドレスからＰＣPC11に属する入力要素「1100」、ＰＣPC 12に属する入力要素「1500」、ＰＣPC01に属する入力要素「1005」が抽出される 。そして、その抽出された入出力要素に対して、順次、図５に示すように、リン ク要素が割当られる。このリンク要素は、3000から始まる各ＰＣで共通のアドレ スが付される。この共通アドレスを用いて、各ＰＣのラダー回路にリンク回路が 図３に示すように追加される。

【００２１】 次に、各ＰＣにおいて、必要としないリンク要素（参照していないリンク要素 ）が削除された後、図５に示すように、残りのリンク要素に3000から順にアドレ スが付される。このアドレスは各ＰＣのリンク要素メモリの実際のアドレスに対 応し、ＰＣ内アドレスを意味する。同一のリンク要素でも、ＰＣ内アドレスは各 ＰＣで異なる。即ち、各ＰＣの順序制御においては、リンク要素の状態は自己の ＰＣのリンク要素メモリを参照することで行われるので、各ＰＣの順序制御プロ グラムにおいて、リンク要素の共通アドレスをＰＣ内アドレスに変更する必要が ある。この変更をラダー回路で表示すれば、図３のラダー回路は、図５を参照し て、図４のように変更される。

【００２２】 例えば、入力要素「12-1500 」は共通アドレス「3011」のリンク要素を意味し 、その共通アドレス「3011」はＰＣPC01のＰＣ内アドレス「3011」に対応するの で、入力要素「12-1500 」は「3011」と変更される。又、入力要素「11-1100 」 は共通アドレス「300A」のリンク要素を意味し、その通アドレス「300A」はＰＣ PC01のＰＣ内アドレス「300A」に対応するので、入力要素「11-1100 」は「300A 」と変更される。又、共通アドレス「3005」のリンク要素はＰＣPC01のＰＣ内ア ドレス「3005」に対応するので、リンク要素「3005」は、「3005」と変更される 。 尚、図５の例では、共通アドレス3000〜3013までは、ＰＣPC01のＰＣ内アド レス3000〜3013と全く等しいので、上記のリンク要素のアドレスは共通アドレス でもＰＣ内アドレスでも変わりない。

【００２３】 又、入力要素「01-1005 」は共通アドレス「3005」のリンク要素を意味し、そ の共通アドレス「3005」はＰＣPC11のＰＣ内アドレス「3000」に対応するので、 入力要素「01-1005 」は「3000」と変更される。又、共通アドレス「300A」のリ ンク要素はＰＣPC11のＰＣ内アドレス「3005」に対応するので、リンク要素「30 0A」は、「3005」と変更される。

【００２４】 (4) ＰＣによる通信制御 リンクラインＬに送出されるデータは図１０に示すように構成されている。例 えば、スタートビットから１０ビットまでは、ＰＣPC01から出力された状態デー タ( リンク要素の状態を示すデータ) であり、続く７ビットはＰＣPC11から送出 された状態データであり、続く８ビットはＰＣPC12から送出された状態データを 意味する。

【００２５】 リンクラインＬに各ＰＣがどのタイミングで何ビットのデータを送出し、又、 リンクラインＬからどのタイミングで何ビットのデータを受信するかを規定した リンクパラメータがＲＡＭ２５０のリンクパラメータ記憶領域２５０４に記憶さ れている。例えば、ＰＣPC01のリンクパラメータは、図６に示すように、スター トビットから１０ビットはデータを送信し、次の１０ビットはリンクラインＬか らデータを受信し、次の２０ビットはデータの送信も受信もせず、次の１０ビッ トはデータを受信するというように送信か受信か非送受信かを規定したデータで ある。

【００２６】 各ＰＣは、各ＰＣで同期してリンク要素の共通アドレスを更新する。即ち、リ ンクライン上のタイムスロットとリンク要素の共通アドレスとは一対一の対応関 係がある。そして、現在のタイムスロットに対応する共通アドレスのリンク要素 は、データの送信か受信か非送受信かをリンクパラメータに従って決定する。そ して、送信と決定されたリンク要素に対してはリンク要素メモリのその共通アド レスに対応するＰＣ内アドレスの内容がリンクラインに送出される。又、受信と 決定されたリンク要素に対しては、リンクライン上の現在のタイムスロットのデ ータをリンク要素メモリのその共通アドレスに対応するＰＣ内アドレスに記憶す る。又、非送受信と指定されたリンク要素に対してはリンクライン上の現在のタ イムスロットに対してデータの送信及び受信を行わない。

【００２７】 次に、各ＰＣの通信制御について説明する。 各ＰＣの通信制御は、ＣＰＵ200 によって実行される。機能的は、図７の如き ブロック図で表現される。なお、図７はＰＣPC01の機能ブロック図であるが、他 のＰＣについても同様である。 各機能ブロックとして、順序制御プログラムを実行するための順序制御用のシ −ケンス処理部201 と、通信制御用の通信制御部202 とを備えるとともに、記憶 用のブロックとして、順序制御プログラム記憶領域2503、リンクパラメ−タ記憶 領域2504、リンク要素メモリ2505、入出力要素状態メモリ2506、及び、通信状態 記憶領域2502を備える。上記通信制御部202 は、さらに、送受信部202a、送受信 デ−タ数カウンタ202b、及び、送受信デ−タ転送部202cの各機能ブロックが構成 されている。

【００２８】 図５から明らかなように、ＰＣPC01から送信されるリンク要素メモリのアドレ ス3000から3004までの５ビットのデ−タ群( 共通アドレス3000〜3004) は、ＰＣ PC11では受信されず、ＰＣPC12ではリンク要素メモリのアドレス3000から3004に 記憶される。又、ＰＣPC01から送信されるリンク要素メモリのアドレス3005から 3009までの５ビットのデ−タ群( 共通アドレス3005〜3009) は、ＰＣPC11ではリ ンク要素メモリのアドレス3000から3004に記憶され、ＰＣPC12ではリンク要素メ モリのアドレス3005から3009に記憶される。

【００２９】 又、ＰＣPC11から送信されるリンク要素メモリのアドレス3005から300Bまでの ７ビットのデ−タ群( 共通アドレス300A〜3010) はＰＣPC01ではリンク要素メモ リのアドレス300Aから3010に記憶され、ＰＣPC12では受信されない。

【００３０】 又、ＰＣPC12から送信されるリンク要素メモリのアドレス300Aから300Cまでの ３ビットのデ−タ群( 共通アドレス3011〜3013) はＰＣPC01ではリンク要素メモ リのアドレス3011から3013に記憶され、ＰＣPC11ではリンク要素メモリのアドレ ス300Cから300Eに記憶される。又、ＰＣPC12から送信されるリンク要素メモリの アドレス300Dから3011までの５ビットのデ−タ群( 共通アドレス3014〜3018) は ＰＣPC01では受信されず、ＰＣPC11ではリンク要素メモリのアドレス300Fから30 13に記憶される。 以下、図５に示す対応関係で各ＰＣのリンク要素メモリに対してデータの送信 及び受信が行われる。

【００３１】 各ＰＣで実行される通信制御処理を、図８，９に即して説明する。該処理は、 ラダー回路に従った順序制御に対するバックグランドジョブとして実行されてい る。そして、スタートビットの送出タイミング毎にS501から実行される。 これにより、上述の如きデ−タ通信が可能となる。まず、リンクパラメータ記 憶領域の指定順を示すパラメ−タＩに“１”がセットされ、また、ＲＡＭ250(リ ンク要素メモリ2505) を参照するためのアドレスポインタＳ（このアドレスポイ ンタはＰＣ内アドレスを示す）に“３０００”がセットされる(S501)。指定順は 、リンクパラメ−タ記憶部2504の各枠の順番である。例えば、ＰＣPC01の指定順 “１”では、図６に示す如く、デ−タ数が“１０”、通信指定が“送信”とされ ている。

【００３２】 次に、変数Ｃにデ−タ数Ｄ（Ｉ）が、変数Ｍに通信指定Ｋ（Ｉ）が、それぞれ 代入される(S503)。ここに、“Ｍ＝０は送信”“Ｍ＝１は受信”“Ｍ≠０，Ｍ≠ １は非受信”とする。

【００３３】 ステップS511で、送信モ−ドであると判定されると(S511;YES)、ＲＡＭ250 内 の前記アドレスポインタＳで指定される番地（リンク要素メモリ2505）からデ− タが読み出され、リンクラインへ送出される(S515)。さらに、変数Ｃがデクリメ ントされ、且つ、アドレスポインタＳがインクリメントされる(S517)。 かかる処理は、変数Ｃが“０”となるまで、換言すれば、当該指定順のデ−タ が全てリンクラインへ送出されるまで、実行される。 その後(S513;YES)、前記パラメ−タＩがインクリメントされ(S541)、当該フレ −ムの通信（図１０に示す一連の通信）が終了していない場合は(S543;NO) 、前 記ステップ503 に戻る。 また、当該フレ−ムの通信が終了した場合は(S543;YES)、次回の通信まで、待 機状態となる。

【００３４】 一方、前記ステップS511で、送信モ−ドでない(S511;NO) とされた場合であっ て、受信モ−ドであると判定された場合は(S521;YES)、リンクラインのデ−タが 取込まれ、そのデータはアドレスポインタＳに示すリンク要素メモリのアドレス に記憶される(S525)。次に、変数Ｃがデクリメントされ、且つ、アドレスポイン タＳがインクリメントされる(S527)。 かかる処理は、変数Ｃが“０”となるまで、換言すれば、当該指定順のデ−タ が全てリンクラインへ送出されるまで、実行される。 その後(S523;YES)の処理は、上述の場合と同様である。

【００３５】 ステップS511で送信モ−ドでない(S511;NO) とされ、且つ、ステップS521で受 信モ−ドでない(S521;NO) とされた場合は、非受信モ−ドであるため、変数Ｃが “０”となるまで、変数Ｃがデクリメントされる。この間、アドレスポインタＳ はインクリメントされないので、非送受信指定のデータ数に対してはＰＣ内アド レスは更新されない。よって、各ＰＣにおけるリンク要素メモリの容量は非送受 信指定のデータ数だけ減少させることができる。 以上の如く通信制御が行われる結果、各ＰＣから送出されるデ−タ群は、図１ ０に示す如く、リンクライン上に時間的に切れ目無く並び、また、各ＰＣでは自 己の必要なデ−タのみが取り込まれる。

【００３６】

【考案の効果】

本考案は、各ＰＣのリンク要素の状態をリンクラインを介してシリアル伝送す ることにより他のＰＣに属する入出力要素を参照できるようにしたＰＣのデータ リンク装置において、全てのリンク要素に関しリンク要素の状態の送信、受信又 は非送受信かを決定できるリンクパラメータを記憶したリンクパラメータ記憶手 段と、リンクパラメータから、シリアル伝送における現タイムスロットに割当ら れたリンク要素が送信指定であると判定された場合には、送信元ＰＣのリンク要 素メモリにおける送信すべきリンク要素に対応したアドレスの内容をリンクライ ンに送出する送信制御手段と、リンク要素が受信指定であると判定された場合に は、リンクラインからデータを受信して、受信元ＰＣのリンク要素メモリにおけ る受信すべきリンク要素に対応したアドレスにその受信データを記憶する受信制 御手段と、リンク要素が非送受信指定である場合には、リンクラインに対してリ ンク要素の状態データの送受信を行わない非送受信制御手段とを有することを特 徴とする。 従って、各ＰＣのリンク要素メモリには、各ＰＣで必要とされているリンク要 素に関する状態データを保持する領域が形成され、不必要なリンク要素に対する 領域は形成されないので、各ＰＣのメモリの有効利用が図られる。

【図面の簡単な説明】

【図１】リンクラインで接続される複数のＰＣと各ＰＣ
により制御されるステ−ションとを示す説明図である。

【図２】図１の各ＰＣの構成を示すブロック図である。

【図３】順序制御プログラムに対応したラダー回路を示
した回路図。

【図４】図３に示すラダー回路にアドレス変換を施した
ラダー回路を示した回路図。

【図５】リンク要素の共通アドレスとＰＣ内アドレスと
の対応関係を示した説明図。

【図６】リンクパラメータを示した説明図。

【図７】ＰＣの機能を説明するブロック図である。

【図８】各ＰＣのＣＰＵ200 での通信制御処理の手順を
示すフロ−チャ−トである。

【図９】各ＰＣのＣＰＵ200 での通信制御処理の手順を
示すフロ−チャ−トである。

【図１０】リンクラインに伝送される状態データを示し
た説明図。

【図１１】従来のＰＣにおけるデータリンクの方法を示
した説明図。

【符号の説明】

PC01〜PC32 プログラマブルコントロ−ラ,200 ─ＣＰ
Ｕ， 210 ─ＲＯＭ， 240 ─Ｉ／Ｏ， 250─ＲＡ
Ｍ，260 ─タイマ, 270 ─駆動回路, 2506 ─入出力
要素状態メモリ，2502─通信状態記憶領域, 2503─順
序制御プログラム記憶領域，2504─リンクパラメータ記
憶領域, 2505─リンク要素メモリ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 他のプログラマブルコントローラ（Ｐ
   Ｃ）により参照されている入出力要素と状態を同じくす
   るリンク要素を、入出力要素の参照されているＰＣのリ
   ンク要素メモリに割付け、前記入出力要素を参照してい
   るＰＣにおいてその入出力要素に換えてそのＰＣのリン
   ク要素メモリに割付られたリンク要素を参照し、前記入
   出力要素が参照されているＰＣのリンク要素メモリに記
   憶された内容を、前記入出力要素を参照しているＰＣの
   リンク要素メモリにリンクラインを介してシリアル伝送
   することにより他のＰＣに属する入出力要素を参照でき
   るようにしたＰＣのデータリンク装置において、 各ＰＣ毎に設けられ、全てのリンク要素に関しリンク要
   素の状態の送信、受信又は非送受信かを決定できるリン
   クパラメータを記憶したリンクパラメータ記憶手段と、 前記リンクパラメータから、前記シリアル伝送における
   現タイムスロットに割当られたリンク要素が送信指定で
   あると判定された場合には、送信元ＰＣのリンク要素メ
   モリにおける送信すべきリンク要素に対応したアドレス
   の内容を前記リンクラインに送出する送信制御手段と、 前記リンクパラメータから、前記シリアル伝送における
   現タイムスロットに割当られたリンク要素が受信指定で
   あると判定された場合には、前記リンクラインからデー
   タを受信して、受信元ＰＣのリンク要素メモリにおける
   受信すべきリンク要素に対応したアドレスにその受信デ
   ータを記憶する受信制御手段と、 前記リンクパラメータから、前記シリアル伝送における
   現タイムスロットに割当られたリンク要素が非送受信指
   定である場合には、前記リンクラインに対してリンク要
   素の状態データの送受信を行わない非送受信制御手段と
   を有することを特徴とするＰＣのデータリンク装置。