JPH0552910A - 高速論理ユニツトにおける信号伝播特性試験方式 - Google Patents
高速論理ユニツトにおける信号伝播特性試験方式Info
- Publication number
- JPH0552910A JPH0552910A JP3210557A JP21055791A JPH0552910A JP H0552910 A JPH0552910 A JP H0552910A JP 3210557 A JP3210557 A JP 3210557A JP 21055791 A JP21055791 A JP 21055791A JP H0552910 A JPH0552910 A JP H0552910A
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- input
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 LSI装置間の信号伝播特性の試験方式に関
し,LSIのリードに直接プローブを接触させることな
く,信号伝播特性を測定することを目的とする。 【構成】 論理LSI装置1は,テスト出力端子選択回
路3と,試験信号入力回路5と,テスト機能選択信号入
力回路11と,出力選択回路7,8と,試験信号入力端
子(D)とを備え,論理LSI装置2は,テスト入力端
子選択回路10と,試験信号出力回路12と,入力選択
回路13と,試験信号出力端子(R)とを備え,論理L
SI装置1に試験信号とテスト出力端子(A〜N)を選
択する信号とテスト機能選択信号を入力し,論理LSI
装置2にはテスト出力端子(A〜N)に接続されたテス
ト入力端子(A’〜N’)を選択する信号とテスト機能
選択信号を入力し,試験信号入力端子(D)とテスト出
力端子Aとテスト入力端子A’と試験信号出力端子
(R)の経路で試験信号を伝播させる構成を持つ。
し,LSIのリードに直接プローブを接触させることな
く,信号伝播特性を測定することを目的とする。 【構成】 論理LSI装置1は,テスト出力端子選択回
路3と,試験信号入力回路5と,テスト機能選択信号入
力回路11と,出力選択回路7,8と,試験信号入力端
子(D)とを備え,論理LSI装置2は,テスト入力端
子選択回路10と,試験信号出力回路12と,入力選択
回路13と,試験信号出力端子(R)とを備え,論理L
SI装置1に試験信号とテスト出力端子(A〜N)を選
択する信号とテスト機能選択信号を入力し,論理LSI
装置2にはテスト出力端子(A〜N)に接続されたテス
ト入力端子(A’〜N’)を選択する信号とテスト機能
選択信号を入力し,試験信号入力端子(D)とテスト出
力端子Aとテスト入力端子A’と試験信号出力端子
(R)の経路で試験信号を伝播させる構成を持つ。
Description
【0001】
【産業上の利用分野】本発明は,プリント基板上に複数
の論理LSI装置を搭載した高速論理ユニットにおける
信号伝播特性試験方式に関する。
の論理LSI装置を搭載した高速論理ユニットにおける
信号伝播特性試験方式に関する。
【0002】
【従来の技術】従来高速コンピュータに使用する論理ユ
ニットにおける論理LSI装置(以後LSI装置と略称
する)間の基板上における接続試験は,LSI装置のリ
ードもしくは終端抵抗に試験装置のプローブを接触さ
せ,接触点におけるV−I特性を測定することにより行
っていた。
ニットにおける論理LSI装置(以後LSI装置と略称
する)間の基板上における接続試験は,LSI装置のリ
ードもしくは終端抵抗に試験装置のプローブを接触さ
せ,接触点におけるV−I特性を測定することにより行
っていた。
【0003】図5は従来の論理LSI装置の端子間接続
試験方法を示す図である。図において,100,101
はLSI装置,102は終端抵抗,110はLSI装置
100の出力ゲート,111はLSI装置101の入力
ゲートである。
試験方法を示す図である。図において,100,101
はLSI装置,102は終端抵抗,110はLSI装置
100の出力ゲート,111はLSI装置101の入力
ゲートである。
【0004】AはLSI装置100の出力端子,A’は
LSI装置101の入力端子,Cは接続試験の測定点で
ある。図の構成において,例えば,LSI装置100,
101の電源電圧端子は接地した状態において,測定点
Cに試験装置(図示せず)のプローブを接触させ,電圧
−電流静特性を測定する。そして,得られた電圧−電流
静特性から端子Aおよび端子Bにおける接続状態を推測
し,接続を確認していた。
LSI装置101の入力端子,Cは接続試験の測定点で
ある。図の構成において,例えば,LSI装置100,
101の電源電圧端子は接地した状態において,測定点
Cに試験装置(図示せず)のプローブを接触させ,電圧
−電流静特性を測定する。そして,得られた電圧−電流
静特性から端子Aおよび端子Bにおける接続状態を推測
し,接続を確認していた。
【0005】
【発明が解決しようとする課題】ところで,表面実装タ
イプのLSI装置が増加するのに伴い,論理ユニットの
LSI装置のリードにプローブを直接接触させることが
できない場合が生じるようになるとともに,終端抵抗を
使用しない伝送方式が増えてきたため,上記のような従
来の試験方法は適用できなくなってきた。
イプのLSI装置が増加するのに伴い,論理ユニットの
LSI装置のリードにプローブを直接接触させることが
できない場合が生じるようになるとともに,終端抵抗を
使用しない伝送方式が増えてきたため,上記のような従
来の試験方法は適用できなくなってきた。
【0006】また上記のような試験方法は,測定用の電
圧を印加することによりLSI装置を破壊する場合もあ
り,さらに,直流的な接続状態の推測はできるがLSI
装置間の信号伝播特性についての測定はできなかった。
圧を印加することによりLSI装置を破壊する場合もあ
り,さらに,直流的な接続状態の推測はできるがLSI
装置間の信号伝播特性についての測定はできなかった。
【0007】本発明は,LSI装置のリードに直接プロ
ーブを接触させることなく,LSI装置間の信号伝播特
性を測定する試験方式を提供することを目的とする。
ーブを接触させることなく,LSI装置間の信号伝播特
性を測定する試験方式を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は,LSI装置の
一方のテスト外部入力端子と接続されているLSI装置
に試験信号を入力する端子と,選択されたテスト出力端
子と,そのテスト出力端子に接続された他方のLSI装
置のテスト入力端子と,試験信号を出力する試験信号出
力端子との経路をフロースルーとすることを可能とし
た。そして,LSI装置の一方の試験信号入力端子に入
力した試験信号が,LSI装置間を伝播して,他方のL
SI装置の試験信号出力端子に出力されることから,L
SI装置の端子間の信号伝播特性を測定するようにし
た。
一方のテスト外部入力端子と接続されているLSI装置
に試験信号を入力する端子と,選択されたテスト出力端
子と,そのテスト出力端子に接続された他方のLSI装
置のテスト入力端子と,試験信号を出力する試験信号出
力端子との経路をフロースルーとすることを可能とし
た。そして,LSI装置の一方の試験信号入力端子に入
力した試験信号が,LSI装置間を伝播して,他方のL
SI装置の試験信号出力端子に出力されることから,L
SI装置の端子間の信号伝播特性を測定するようにし
た。
【0009】図1は本発明の基本構成を示す。図におい
て,1はLSI装置であって,テスト出力端子A〜N,
試験信号入力端子Dを持つものである。2はLSI装置
であって,テスト入力端子A’〜N’,試験信号出力端
子Rを持つものである。3はテスト出力端子選択回路で
あって,外部より入力されるアドレス信号に基づいて,
信号伝播特性試験をするテスト出力端子を選択するもの
である。4はテスト機能選択信号入力回路であって,テ
スト機能を選択する信号を入力するものである。5は試
験信号入力回路であって,信号伝播特性試験を行うため
の信号を入力するものである。6は論理回路であって,
LSI装置1の論理回路である。7は端子Aに試験信号
を出力するための出力選択回路であって,テスト出力端
子選択回路3の出力信号により選択され,テスト機能選
択信号が入力されることにより,試験信号を端子Aに出
力するものである。8は端子Nを選択する出力選択回路
である。
て,1はLSI装置であって,テスト出力端子A〜N,
試験信号入力端子Dを持つものである。2はLSI装置
であって,テスト入力端子A’〜N’,試験信号出力端
子Rを持つものである。3はテスト出力端子選択回路で
あって,外部より入力されるアドレス信号に基づいて,
信号伝播特性試験をするテスト出力端子を選択するもの
である。4はテスト機能選択信号入力回路であって,テ
スト機能を選択する信号を入力するものである。5は試
験信号入力回路であって,信号伝播特性試験を行うため
の信号を入力するものである。6は論理回路であって,
LSI装置1の論理回路である。7は端子Aに試験信号
を出力するための出力選択回路であって,テスト出力端
子選択回路3の出力信号により選択され,テスト機能選
択信号が入力されることにより,試験信号を端子Aに出
力するものである。8は端子Nを選択する出力選択回路
である。
【0010】10はテスト入力端子選択回路であって,
外部より入力されるアドレス信号により,テスト対象の
入力端子を選択するものである。11はテスト機能選択
信号入力回路であって,テスト機能を選択する信号を入
力するものである。12は試験信号出力回路であって,
試験信号を試験信号出力端子Rに出力するものである。
13は端子A’から入力される入力試験信号を試験信号
出力回路に出力するものである。14は入力端子N’に
接続されている入力選択回路である。15は論理回路で
ある。
外部より入力されるアドレス信号により,テスト対象の
入力端子を選択するものである。11はテスト機能選択
信号入力回路であって,テスト機能を選択する信号を入
力するものである。12は試験信号出力回路であって,
試験信号を試験信号出力端子Rに出力するものである。
13は端子A’から入力される入力試験信号を試験信号
出力回路に出力するものである。14は入力端子N’に
接続されている入力選択回路である。15は論理回路で
ある。
【0011】
【作用】図1の構成の動作を説明する。LSI装置1の
テスト出力端子選択回路3は,テスト出力端子A〜Nを
選択するアドレス信号を外部端子より入力される。例え
ば,出力端子数がn個ならば,nビットのアドレス信号
で出力選択回路7〜8を選択する。テスト機能選択信号
入力回路4へはテスト機能選択信号が外部端子より入力
され,試験信号入力端子Dから伝播特性試験を行うため
の信号が外部より入力される。そして,テスト機能選択
信号とテスト出力端子を選択するアドレス信号は各出力
選択回路7〜8に入力され,出力選択回路7〜8では,
アドレス信号で指定された出力選択回路はテスト出力回
路への出力を論理回路6の論理信号から試験信号に切り
替える。
テスト出力端子選択回路3は,テスト出力端子A〜Nを
選択するアドレス信号を外部端子より入力される。例え
ば,出力端子数がn個ならば,nビットのアドレス信号
で出力選択回路7〜8を選択する。テスト機能選択信号
入力回路4へはテスト機能選択信号が外部端子より入力
され,試験信号入力端子Dから伝播特性試験を行うため
の信号が外部より入力される。そして,テスト機能選択
信号とテスト出力端子を選択するアドレス信号は各出力
選択回路7〜8に入力され,出力選択回路7〜8では,
アドレス信号で指定された出力選択回路はテスト出力回
路への出力を論理回路6の論理信号から試験信号に切り
替える。
【0012】一方,LSI装置2では,外部から入力さ
れるアドレス信号によりテスト入力端子選択回路(10)
で,テスト入力端子A’〜N’が選択される。例えば,
入力端子数がn個ならば,nビットのアドレス信号によ
りアドレス指定される。また,テスト機能選択信号入力
回路11には,テスト機能選択信号が外部より入力さ
れ,入力選択回路13にテスト機能選択信号を入力す
る。そして,各入力選択回路13,14では,テスト機
能選択信号に基づいて,テスト入力端子(A’〜N’)
から入力される試験信号を試験信号出力端子Rに出力す
る。
れるアドレス信号によりテスト入力端子選択回路(10)
で,テスト入力端子A’〜N’が選択される。例えば,
入力端子数がn個ならば,nビットのアドレス信号によ
りアドレス指定される。また,テスト機能選択信号入力
回路11には,テスト機能選択信号が外部より入力さ
れ,入力選択回路13にテスト機能選択信号を入力す
る。そして,各入力選択回路13,14では,テスト機
能選択信号に基づいて,テスト入力端子(A’〜N’)
から入力される試験信号を試験信号出力端子Rに出力す
る。
【0013】以上のようにして,LSI装置1の試験信
号入力端子Dより入力された試験信号はD−LSI装置
1のテスト出力端子A−LSI装置2のテスト入力端子
A’−Rの経路で伝播する。
号入力端子Dより入力された試験信号はD−LSI装置
1のテスト出力端子A−LSI装置2のテスト入力端子
A’−Rの経路で伝播する。
【0014】上記の構成において,LSI装置1,2が
それぞれの各回路を備えている。但し,テスト機能選択
信号入力回路は共通に1つでよい。
それぞれの各回路を備えている。但し,テスト機能選択
信号入力回路は共通に1つでよい。
【0015】
【実施例】図2本発明の実施例構成を示す。図におい
て,20は高速論理ユニット,21〜24はLSI装置
である。25,27,29はDV選択回路であって,信
号伝播試験を行うテスト出力端子を選択し,試験信号を
伝播させる回路である。26,28,30はRV選択回
路であって,試験信号を入力するテスト入力端子を選択
して試験信号を入力し,試験信号出力端子(RV−OU
T)に試験信号を出力するものである。
て,20は高速論理ユニット,21〜24はLSI装置
である。25,27,29はDV選択回路であって,信
号伝播試験を行うテスト出力端子を選択し,試験信号を
伝播させる回路である。26,28,30はRV選択回
路であって,試験信号を入力するテスト入力端子を選択
して試験信号を入力し,試験信号出力端子(RV−OU
T)に試験信号を出力するものである。
【0016】TESTは試験機能選択信号,RV選択ア
ドレスはLSI装置22〜24の内から試験を行うRV
選択回路を選択するアドレス信号である。DV選択アド
レスはLSI装置21〜23のDV選択回路を選択する
アドレス信号である。DV−IN1,DV−IN2,D
V−IN3はそれぞれLSI装置21,22,23の試
験信号入力端子である。RV−OUT2,RV−OUT
3,RV−OUT4はそれぞれLSI装置22,23,
24の試験信号出力端子である。
ドレスはLSI装置22〜24の内から試験を行うRV
選択回路を選択するアドレス信号である。DV選択アド
レスはLSI装置21〜23のDV選択回路を選択する
アドレス信号である。DV−IN1,DV−IN2,D
V−IN3はそれぞれLSI装置21,22,23の試
験信号入力端子である。RV−OUT2,RV−OUT
3,RV−OUT4はそれぞれLSI装置22,23,
24の試験信号出力端子である。
【0017】図の構成において,LSI装置21,2
2,23はそれぞれの各DV選択回路25,27,29
においてテスト出力端子を選択するアドレス信号を入力
する端子を持つが,図では省略されている。また,LS
I装置22,23,24はそれぞれ各RV選択回路2
6,28,30においてテスト入力端子を選択するアド
レス信号を入力する端子を持つが,図では省略されてい
る。
2,23はそれぞれの各DV選択回路25,27,29
においてテスト出力端子を選択するアドレス信号を入力
する端子を持つが,図では省略されている。また,LS
I装置22,23,24はそれぞれ各RV選択回路2
6,28,30においてテスト入力端子を選択するアド
レス信号を入力する端子を持つが,図では省略されてい
る。
【0018】図の構成の動作を説明する。LSI装置2
1のDV−IN1より,接続線Aを介して,LSI装置
22のRV−OUT2に試験信号を出力する場合につい
て説明する。
1のDV−IN1より,接続線Aを介して,LSI装置
22のRV−OUT2に試験信号を出力する場合につい
て説明する。
【0019】DV選択アドレスはDV選択回路25を選
択するアドレス信号とする。そして,LSI装置21の
DV選択回路25には,テスト出力端子としてAを選択
するアドレス信号が入力される。
択するアドレス信号とする。そして,LSI装置21の
DV選択回路25には,テスト出力端子としてAを選択
するアドレス信号が入力される。
【0020】一方,RV選択アドレスはLSI装置22
のRV選択回路26を選択するアドレス信号とする。そ
して,LSI装置22のRV選択回路26はLSI装置
22のテスト入力端子Aの配線(接続線A)に接続され
るテスト入力端子を選択するアドレス信号を入力する。
のRV選択回路26を選択するアドレス信号とする。そ
して,LSI装置22のRV選択回路26はLSI装置
22のテスト入力端子Aの配線(接続線A)に接続され
るテスト入力端子を選択するアドレス信号を入力する。
【0021】そして,DV選択回路25には試験機能選
択信号(TEST)を入力し,DV−IN1より試験信
号を入力する。同時に,RV選択回路26にも試験機能
選択信号(TEST)が入力される。その結果,DV−
IN1から入力された試験信号は,接続線Aを介して試
験信号出力端子RV−OUT2に出力される。
択信号(TEST)を入力し,DV−IN1より試験信
号を入力する。同時に,RV選択回路26にも試験機能
選択信号(TEST)が入力される。その結果,DV−
IN1から入力された試験信号は,接続線Aを介して試
験信号出力端子RV−OUT2に出力される。
【0022】図3は本発明のDV選択回路の実施例であ
る。図において,30’はDV選択回路,31は試験信
号入力回路,32は出力選択回路A,33は出力選択回
路N,34はテスト出力端子選択回路であって,デコー
ダよりなるものである。35は試験機能選択信号入力回
路,36はLSI装置の論理回路である。
る。図において,30’はDV選択回路,31は試験信
号入力回路,32は出力選択回路A,33は出力選択回
路N,34はテスト出力端子選択回路であって,デコー
ダよりなるものである。35は試験機能選択信号入力回
路,36はLSI装置の論理回路である。
【0023】40は試験信号を入力するゲート,41は
アンド回路であって,試験機能選択信号の否定と論理回
路36の出力を入力とするものである。42はアンド回
路であって,試験信号とテスト出力端子選択信号(テス
ト出力端子選択回路34の出力)と試験機能選択信号を
入力するものである。43はオア回路41と42の出力
のオアをとるものである。
アンド回路であって,試験機能選択信号の否定と論理回
路36の出力を入力とするものである。42はアンド回
路であって,試験信号とテスト出力端子選択信号(テス
ト出力端子選択回路34の出力)と試験機能選択信号を
入力するものである。43はオア回路41と42の出力
のオアをとるものである。
【0024】図の構成の動作を説明する。DV選択アド
レスにより図のDV選択回路30’が選択され,出力端
子Aがテスト出力端子として選択されている場合につい
て説明する。
レスにより図のDV選択回路30’が選択され,出力端
子Aがテスト出力端子として選択されている場合につい
て説明する。
【0025】テスト出力端子選択回路34にテスト出力
端子として端子Aを選択するアドレス信号が入力され,
アンド回路42に選択信号(ハイの信号)が入力され
る。同時に,試験信号(DV−IN,ハイの信号)が試
験信号入力回路31を介して,アンド回路42に入力さ
れる。試験機能選択信号(TEST,ハイ)が試験機能
選択信号入力回路35を介してアンド回路42に入力さ
れる。その結果,出力選択回路A(32)のアンド回路
42から試験信号が出力される。
端子として端子Aを選択するアドレス信号が入力され,
アンド回路42に選択信号(ハイの信号)が入力され
る。同時に,試験信号(DV−IN,ハイの信号)が試
験信号入力回路31を介して,アンド回路42に入力さ
れる。試験機能選択信号(TEST,ハイ)が試験機能
選択信号入力回路35を介してアンド回路42に入力さ
れる。その結果,出力選択回路A(32)のアンド回路
42から試験信号が出力される。
【0026】一方,アンド回路41には,試験機能選択
信号(TEST)の否定(ロー)が入力されるので,ア
ンド回路41に入力される論理回路36の出力は,キャ
ンセルされる。その結果,オア回路43を介して,テス
ト出力端子Aに試験信号が出力される。
信号(TEST)の否定(ロー)が入力されるので,ア
ンド回路41に入力される論理回路36の出力は,キャ
ンセルされる。その結果,オア回路43を介して,テス
ト出力端子Aに試験信号が出力される。
【0027】また,試験機能が選択されていない時は,
試験機能選択信号(TEST)がローであるので,アン
ド回路42の出力ローがオア回路43に入力される。そ
のとき,出力選択回路A(32)には試験機能選択信号
(TEST)の否定(ハイ)が入力されるので,論理回
路36の出力がアンドゲート41から出力され,オア回
路43を介して,テスト出力端子Aに出力される。
試験機能選択信号(TEST)がローであるので,アン
ド回路42の出力ローがオア回路43に入力される。そ
のとき,出力選択回路A(32)には試験機能選択信号
(TEST)の否定(ハイ)が入力されるので,論理回
路36の出力がアンドゲート41から出力され,オア回
路43を介して,テスト出力端子Aに出力される。
【0028】図4は本発明のRV選択回路の実施例であ
る。図において,50はRV選択回路,51は試験機能
選択信号入力回路,52は入力選択回路であって,試験
信号を試験信号出力回路53へ出力するものである。5
3は試験信号出力回路であって,試験信号を出力するも
のである(試験出力信号RV−OUT)。54はテスト
入力端子選択回路であって,試験信号が入力されるテス
ト入力端子を選択するものである。55はLSI装置の
論理回路である。
る。図において,50はRV選択回路,51は試験機能
選択信号入力回路,52は入力選択回路であって,試験
信号を試験信号出力回路53へ出力するものである。5
3は試験信号出力回路であって,試験信号を出力するも
のである(試験出力信号RV−OUT)。54はテスト
入力端子選択回路であって,試験信号が入力されるテス
ト入力端子を選択するものである。55はLSI装置の
論理回路である。
【0029】56は試験機能選択信号(TEST)を入
力するゲート,57,58はアンド回路であって,それ
ぞれテスト入力端子A〜Nから入力される試験信号とテ
スト入力端子選択回路54に出力される選択信号を入力
するものである。59はオア回路であって,入力選択回
路52からの出力のオアをとるものである。60はアン
ド回路であって,オア回路の出力と試験機能選択信号
(TEST)を入力するものである。
力するゲート,57,58はアンド回路であって,それ
ぞれテスト入力端子A〜Nから入力される試験信号とテ
スト入力端子選択回路54に出力される選択信号を入力
するものである。59はオア回路であって,入力選択回
路52からの出力のオアをとるものである。60はアン
ド回路であって,オア回路の出力と試験機能選択信号
(TEST)を入力するものである。
【0030】図の構成の動作を説明する。RV選択アド
レスにより図のRV選択回路50が選択され,テスト入
力端子として入力端子Aが選択される場合について説明
する。
レスにより図のRV選択回路50が選択され,テスト入
力端子として入力端子Aが選択される場合について説明
する。
【0031】テスト入力端子選択回路54に,テスト入
力端子として入力端子Aを選択するアドレス信号が入力
され,テスト出力端子Aが選択される。その結果,アン
ド回路57には,テスト入力端子Aから入力されるハイ
の試験信号とテスト入力端子選択回路54から出力され
るハイの信号が入力され,オア回路59にハイの信号が
入力される。
力端子として入力端子Aを選択するアドレス信号が入力
され,テスト出力端子Aが選択される。その結果,アン
ド回路57には,テスト入力端子Aから入力されるハイ
の試験信号とテスト入力端子選択回路54から出力され
るハイの信号が入力され,オア回路59にハイの信号が
入力される。
【0032】一方,アンド回路60には試験機能選択信
号(TEST,ハイ)とオア回路59の出力(ハイ)が
入力され,試験信号出力回路から試験信号出力(RV−
OUT)が得られる。
号(TEST,ハイ)とオア回路59の出力(ハイ)が
入力され,試験信号出力回路から試験信号出力(RV−
OUT)が得られる。
【0033】また,試験機能選択信号(TEST)がロ
ーの場合には,アンド回路60の出力はローとなり,試
験信号出力回路53からはテスト入力端子Aからの入力
信号は出力されない。
ーの場合には,アンド回路60の出力はローとなり,試
験信号出力回路53からはテスト入力端子Aからの入力
信号は出力されない。
【0034】
【発明の効果】本発明によれば,外部からLSI装置に
入力する信号により,試験信号の入力端子−LSI装置
を接続する端子間−試験信号出力端子を結ぶフロースル
ー回路を構成できるので,LSI端子を直接プローブに
接触させることなく,LSI装置に試験信号を入力する
ことによりLSI装置間の接続試験および伝播特性試験
を容易に行うことができる。
入力する信号により,試験信号の入力端子−LSI装置
を接続する端子間−試験信号出力端子を結ぶフロースル
ー回路を構成できるので,LSI端子を直接プローブに
接触させることなく,LSI装置に試験信号を入力する
ことによりLSI装置間の接続試験および伝播特性試験
を容易に行うことができる。
【図1】本発明の基本構成を示す図である。
【図2】本発明の実施例構成を示す図である。
【図3】本発明のDV選択回路の実施例を示す図であ
る。
る。
【図4】本発明のRV選択回路の実施例を示す図であ
る。
る。
【図5】従来の論理LSI装置の端子間接続試験方法を
示す図である。
示す図である。
1,2:LSI装置 3 :テスト出力端子選択回路 4 :テスト機能選択信号入力回路 5 :試験信号入力回路 6 :論理回路 7,8:出力選択回路 10 :テスト入力端子選択回路 11 :テスト機能選択信号入力回路 12 :試験信号出力回路 13,14:入力選択回路 15 :論理回路
Claims (1)
- 【請求項1】 複数の論理LSI装置(1) ,(2) を搭載
した高速論理ユニットにおいて,試験信号を入力する側
の論理LSI装置(1) は,外部から与えられる選択信号
により論理LSIのテスト出力端子(A〜N)を選択す
るテスト出力端子選択回路(3) と,試験信号を入力する
試験信号入力回路(5) と,テスト機能選択信号を入力す
るテスト機能選択信号入力回路(4)と,選択されたテス
ト出力端子(A〜N)に試験信号を出力する出力選択回
路(7,8)と,試験信号入力端子(D)とを備え,試
験信号を出力する側の論理LSI装置(2) は,外部から
与えられる信号によりテスト入力端子(A’〜N’)を
選択するテスト入力端子選択回路(10)と,テスト機能選
択信号を入力するテスト機能選択信号入力回路(11)と,
試験信号を出力する試験信号出力回路(12)と,テスト入
力端子(A’〜N’)から入力される試験信号を試験信
号出力回路(12)に入力する入力選択回路(13)と,試験信
号出力端子(R)とを備え,試験信号を入力する論理L
SI装置(1) に試験信号とテスト出力端子(A〜N)を
選択する信号とテスト機能選択信号を入力し,試験信号
を出力する側の論理LSI装置(2) には 上記テスト出
力端子(A〜N)に接続されたテスト入力端子(A’〜
N’)を選択する信号とテスト機能選択信号を入力し,
上記試験信号入力端子(D)とテスト出力端子(A〜
N)とテスト入力端子(A’〜N’)と試験信号出力端
子(R)の経路で試験信号を伝播させることにより論理
LSI装置の端子間の信号伝播特性試験を行うことを特
徴とする高速論理ユニットにおける信号伝播特性試験方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3210557A JPH0552910A (ja) | 1991-08-22 | 1991-08-22 | 高速論理ユニツトにおける信号伝播特性試験方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3210557A JPH0552910A (ja) | 1991-08-22 | 1991-08-22 | 高速論理ユニツトにおける信号伝播特性試験方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0552910A true JPH0552910A (ja) | 1993-03-02 |
Family
ID=16591295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3210557A Withdrawn JPH0552910A (ja) | 1991-08-22 | 1991-08-22 | 高速論理ユニツトにおける信号伝播特性試験方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0552910A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998043101A1 (fr) * | 1997-03-21 | 1998-10-01 | Matsushita Electric Industrial Co., Ltd. | Bloc fonctionnel pour circuit integre, circuit integre a semiconducteur, procede d'inspection de circuits integres a semiconducteur, et procede de conception associe |
-
1991
- 1991-08-22 JP JP3210557A patent/JPH0552910A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998043101A1 (fr) * | 1997-03-21 | 1998-10-01 | Matsushita Electric Industrial Co., Ltd. | Bloc fonctionnel pour circuit integre, circuit integre a semiconducteur, procede d'inspection de circuits integres a semiconducteur, et procede de conception associe |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2827229B2 (ja) | 半導体集積回路 | |
US20060010360A1 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
JP2893242B2 (ja) | アナログ多チャンネル・プローブ装置 | |
JP2760284B2 (ja) | 半導体集積回路装置 | |
JP3527814B2 (ja) | 集積回路 | |
JPH0552910A (ja) | 高速論理ユニツトにおける信号伝播特性試験方式 | |
JPH11326441A (ja) | 半導体試験装置 | |
JP2002005999A (ja) | 半導体試験装置 | |
JPS645461B2 (ja) | ||
JP2000221242A (ja) | 半導体試験装置 | |
JP2996989B2 (ja) | Icテスターのピン電流測定回路及びその基板 | |
JPH07109844B2 (ja) | 半導体集積回路 | |
KR930006962B1 (ko) | 반도체 시험방법 | |
JP3025551B2 (ja) | 直流特性試験回路 | |
JP2960247B2 (ja) | 集積回路 | |
JPH04265873A (ja) | 遅延時間測定回路付論理回路 | |
JP2671832B2 (ja) | 入力レベル試験回路 | |
JP2003084045A (ja) | 半導体集積回路の試験装置および方法 | |
JP2001330652A (ja) | 半導体装置 | |
JPS60196954A (ja) | 集積回路 | |
JPH02290573A (ja) | 半導体集積回路 | |
JPS60192343A (ja) | 半導体集積回路 | |
JPH0312572A (ja) | 半導体装置 | |
JPH05196699A (ja) | 半導体集積回路 | |
JPH03115873A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |