JPH05506554A - ディジタル信号受信装置及び方法 - Google Patents
ディジタル信号受信装置及び方法Info
- Publication number
- JPH05506554A JPH05506554A JP91509057A JP50905791A JPH05506554A JP H05506554 A JPH05506554 A JP H05506554A JP 91509057 A JP91509057 A JP 91509057A JP 50905791 A JP50905791 A JP 50905791A JP H05506554 A JPH05506554 A JP H05506554A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- samples
- receiving device
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000011084 recovery Methods 0.000 claims description 19
- 230000004044 response Effects 0.000 claims description 17
- 238000005070 sampling Methods 0.000 claims description 16
- 238000011069 regeneration method Methods 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 9
- 238000013075 data extraction Methods 0.000 claims description 8
- 235000013399 edible fruits Nutrition 0.000 claims 1
- 230000010363 phase shift Effects 0.000 description 9
- 230000003044 adaptive effect Effects 0.000 description 8
- 230000007704 transition Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008929 regeneration Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012887 quadratic function Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
ディジタルデータ通信システムにおけるタイミング再生方法及び装置芝術分野の
説明
本発明はディジタル信号を送信及び受信する装置及び方法に関する。特に、統合
サービスディジタル網(ISDN)においてディジタル信号からタイミングを再
生するために適用できるが、それのみに限定されない。1988年6月20日に
出願され、譲渡された継続中の米国特許出願シリアルNo、209,629は、
I SDNネットワークに関し、以下に引例によって説明される。
技術的背景
上述の特許出願シリアル番号209,629で論じられるように、国際電信電話
諮問委員会(CCITT)のリコメンデーションの中で定義される統合サービス
ディジタAJ伺(I 5DN)において、ISDN電話加入者ループは、Uイン
タフェースおよびTインタフェースを含む。Uインタフェースループは、2つの
完全二重ディジタル信号伝送線を含み、電話局あるいは交換端局(ET)からネ
ットワーク端局(NT)に延びる。ネットワーク端局は、UインタフェースとT
インタフェースの間の信号を結合し、それは、四線式ディジタル信号伝送線を含
み、ネットワーク端局(N T)と端局装置(TE)間に信号パスを送信又は受
信し、通常は少くとも1つ、最高で8までのISDN電話を含む。ネットワーク
端局(、N T )は、端局装置(TE)から、受信信号パスに受信された情報
と送信信号パス上のTEに伝送された情報との相関を取ることができなければな
らない。
それは、ISDNのTインタフェース標準と異なる構成に適応できるネットワー
ク端局タイミング再生構成を有し、複数の端局装置(TE)から受信された信号
の異なる平均位相にもかかわらずタイミングを抽出できることが望ましい。
Tインタフェースに対して推薦された構成及び動作パラメータは、CCITTレ
ッドブッノドの1985年に発表され1986年にアップデートされたレイヤ1
スペック1.430、及び1918年のアメリカ標準T1.XYZ (ANSI
スペック)中の特にセクション8. 6. 3で定義されている。これらのリコ
メンデーションは、種々のTインタフェース構成をサポートするために最高4つ
の種類のネットワーク端局を準備する。これらは、短受動バス、ポイントッーポ
イント、拡張受動バス、ポイントッーポイントおよび受動バスである。ポイント
ッーポイント間及び拡張受動バス構成ために往復遅延は10〜42マイクロ秒で
ある。
短受動バスに対して、往復遅延は10〜14マイクロ秒の範囲にあり、拡張受動
バスの場合、異なる端局装置からの信号の間の差遅延は、O〜2マイクロ秒の範
囲にある。
各ネットワーク端局(NT)はTインタフェースの送信バス上に送信された信号
とUインタフェース上で受信された信号とを同期させる。Tインタフェース上の
受信バスで受信された信号を同期させることは難しい。その理由は、これらの信
号は異なる端局装置によって発生され、異なる量のジッタ及び位相シフトを有す
るからである。いわゆる固定タイミング再生システムにおいては、ネットワーク
端局は、送信されるフレームの開始を識卯ル、所定の時間長(典型的にはビット
周期より小さい)遅延され、その後、対応の受信信号に対して人力受信信号バス
をサンプルする。しかしながら、この構成は完全に満足なものではない。という
のは、それがビット周期より小さい最大値ループ長を任意に固定するからである
。
適応タイミング再生システムが開示され、そこでは端局装置から受信されたディ
ジタル信号の中でサンプリング時間が所定の基準、すなわちゼロ交差、によって
変えられる。そのような適応型タイミング再生システムのイ4り益は、異なる信
号中のゼロ交差の位置が、ネットワーク端末と端局装置の間の距離の変化に従っ
て異なるということである。
異なる構成に対する適応型タイミングの問題は、Yasuyuki Okumu
ra、Kazuhiro Hayashi、及びYuji Inoueによる論
文「人力信号が周期的位相ジャンプと適応できる新しい位相ロック発振器」、l
5CAS 85、IEEE、プロシーディング、Yasuyuki Okumu
ra、Takashi Yamamoto及びMasasha Kuribay
ashiによる論文、rISDN基本インターフェースに対する回路設計及び伝
送実験J 、IEEE (1986、及びYasuyuki Okumura及
びKazuhiro Hayashiによる1987年7月21田二発行された
米国特許番号4,682,327 r多相位相ロック発振器」で発表された。こ
れらは、すべて引例としてこの中に取り入れられている。それらは、多相位相ロ
ック発振器を使用した適応型タイミング抽出方法を提案している。この発振器は
個々のチャネルに対する位相ロックループを含んでおり、これは、チャネルから
独立にタイミング・クロックパルスを抽出し、マーカを用いて受信信号から発生
されたゲート信号によって各チャンネルに対する入力信号を分離する。
この構成は完全に満足なものではない。というのは、各チャネルが単一の端局装
置に割り当てらね、より複雑な回路が要求されるからである。
1988年9月9日二発行されたカナダ特許番号1,242,502は、引例と
してこの中に取り入れられ、受信ディジタルデータに対する適応型レート再生回
路を開示する。適応型レート再生回路は、2つのクロックを使用し、所定量離れ
た2つのサンプリング時間を供給する。2つのタイミング時間に関する二次関数
が計算され、実際のタイミング時間は二次関数の符号に従って決定される。これ
は完全に満足なのものでない。というのは、それがクロックを使用しかつ複雑で
あるからである。
本発明は、そのような既知のシステムに関連する問題を改良することを目的とす
る。
3里反ヰl町璽逸明
本発明の1つの面によると、ディジタル信号を受信する装置は、ディジタルデー
タ信号のサンプリングを制御するためのタイミング再生手段を含む。そのような
タイミング再生手段は、クロック信号に応答してディジタル信号をサンプリング
する手段、ボー期間内でディジタル信号のレート変化を検出し、レート変化と基
準間の差に応じて位相エラー信号を供給するする手段、そのような位相エラー信
号に応答し、ディジタル信号のサンプリングのタイミングを決定するためにクロ
ックを制御する手段とを含む。
本発明の好ましい実施例の中で、前述のレート変化は、パルスの立ち下がり「コ
ーナー」に対応する位置で決定される、すなわち、その点で、信号は1つの極性
からもう一方の極性に遷移を始める。l5DNシステムにおいて、その遷移は、
好ましくは、フレームビット”F”と次のビット”L”の間にある。好ましくは
、レート変化を検出する手段は、ボー期間の2つの離散的位置において、ディジ
タルデータをサンプリングし、2つのサンプルの振幅がいつ所定の量異なるかを
決定する。2つのパルスの1つ、すなわち、より大きい振幅を有するパルスは、
データ再生目的のために必要なサンプルとして使用される。実際には、フレーム
パルスおよび次のパルスの間の遷移において、フレームパルスの立ち下がりエン
ジのコーナで次々に2点間の変化を測定してそのような決定をする。
本発明の第2の面によると、クロック信号に応答してディジタル信号の各ボーを
サンプリングし、サンプルされたディジタル信号部分のレート変化を検出し、レ
ート変化と基準間の差に従って位相エラー信号を供給し、位相エラー信号に応答
して、クロックを制御し、ディジタル信号のサンプリングのタイミングを決定す
るためのディジタル信号受信装置のタイミングを再生する方法が提供される。
図2は、タイミング再生システムのA/Dコンバータ、フィルタおよび位相検出
器部のタイミング図である。
図3は、タイミング再生システムの位相シフト制御部のタイミング図である。
図4は、A/Dコンバータのサンプリング点を調節する位相シフタのタイミング
図である。
機は、ディジタルの位相ロックループ型のタイミング再生回路を含んでいる。そ
のタイミング再生回路は、タイミング再生回路の入力に印加される「受信」ディ
ジタルデータ信号からタイミングを再生するために使用される。この受信信号は
、l5DNプロトコルに従って組み立てられ、各フレームの始めにフレームビ・
ソトFを含んでいる。受信信号は、ローパスフィルタ10を介してA/Dコンバ
ータ12に印加され、サンプルS1及びB2を生じるために各ボー中で2回サン
プリングされる。そのサンプルの一つ、Slは、出力が再生データであるスライ
サ14に印加される。一対のサンプルS1及びB2は位相検出器16に印加され
、それは、フレーム検出手段18によって受信信号によって発生されたイネーブ
ル信号によってイネーブルされる。位相検出器16は、所定の最大値からのサン
プリング時間の偏位を決定するために一対のサンプルを処理し、各フレーム毎に
1つの位相エラー信号Veを生成する。位相検出器16は、実際には各ボーに対
する位相エラーを計算し、各フレーム、すなわち、フレームビットFのボー期間
毎に、ただ1つの位相エラー信号Veを発生する。フレーム検出回路18は、タ
イミングが再生される前にフレームを検出できるものであればどのようなもので
もよい。
適当なフレーム検出回路の例として、前述された出願番号209,629がある
。
モトローラ社によるS/TトランシーバMC145474もまた、適当なフレー
ム検出器である。位相エラー信号Veは、ループフィルタ20の手段によって濾
波される。それは、位相制御信号Vxを生じるために位相エラー信号Veから高
周波ジッタ成分を除去する。位相シフト制御手段22は、濾波された位相エラー
制御信号Vxの符号を決定し、その符号によって進み信号または遅れ信号を生成
する。進み信号及び遅れ信号は位相シフト手段24を制御し、シフ)A/Dクロ
ックの位相を変化させ、それによってA/Dコンバータ12を制御する。 ロー
パスフィルタ10は、300KHzのバンド幅を有する2次のバタワース・ロー
パスフィルタで構成される。A/Dコンバータ12は、各ボーの中で2回クロ・
ツタされ、2つのサンプルS1及びB2を発生させるならば、従来の12ビツト
リニアコンバータであってもよい。ところが、従来のタイミング再生回路は1つ
のクロックで1度クロックされる。
図2はタイミング図を示し、ローパスフィルタ10、A/Dコンバータ12及び
位相検出器16と関連する信号を示す。図2(a)は、前述のl5DNの中で示
されるFSL及びB1を含む受信信号の一部を示す。図2(b)は、ローパスフ
ィルタ10によって濾波された後の信号の形を示す。図2(C)に示されるよう
に、A/Dコンバータ12を制御するシフトA/Dクロックは1ポ一期間の1/
8だけ離れたクロックパルスC1及びC2を含む。クロックパルスC1及びC2
はこのように配置されているので、正しい位相が検出されたとき、A/Dコンバ
ーター12は、Fビットの立ち下がりのコーナに広がった2つの位置において受
信信号をサンプルし、それぞれ一対のサンプルS1及びB2を生じる。図2(d
)に示されるように、2つのサンプルS1及びB2は、ボー期間毎に生成される
が、フレームピットFを生成するためのサンプルは、タイミング再生回路によっ
てのみ使用される。受信信号の最適のサンプリングは、データ再生サンプリング
パルス、この場合は最初のパルスS1、が使用されるウィンドウ中で実質的に中
心に置かれるときに得られる。短受動バス構成においては、この最適サンプリン
グは、サンプルS2が、サンプルS1の80パーセントときに得られる。0゜8
01811−1321として得られた位相エラー信号Veは、サンプリング位相
が最適化されるときゼロであり、図2(b)に示されるように、2つのサンプル
S1及びB2は、フレームビットFの立ち下がりコーナに広がる。
再び図1、図2 (e) 、2 (f)及び2(g)の関連タイミング図におい
て位相検出器16は、マルチプレクサ26を含み、それは最初のサンプルS1に
0゜8を掛け、それを絶対値(ABS)回路28に印加する。第2のサンプルS
2は、第2のABS回路30に直接印加される。演算論理回路(ALU)32は
ABS回路28の出力から32ABS回路30の出力を減算する。ALU32の
出力で与えられた差信号は、フレームパルスFと同期するフレーム検出回路18
からのイネーブル信号によって動作するラッチ手段34によってラッチされる。
位相エラー信号Veを含んでいる図2(g)のラッチ34の出力は、ループフィ
ルタ20によって濾波され、濾波された位相エラー信号Vxを生じる。ループフ
ィルタ20は、「積分及びダンプ」のようなもので良く、その出力の値、すなわ
ち濾波された位相エラー信号Vx、を修正する前に数フレームの間位相エラー信
号Veか加算される。
位相ンフト制御手段22は、濾波された位相エラー信号Vxとゼロとを比較する
ディジタル比較器を含む。もしVxがゼロより大きいならば、位相シフト制御手
段22は、図3に示すように、単一パルス(進み)を生成し、タイミングを81
ナノ秒、すなわち、1ボ一期間の1/64だけだけ進める。濾波された位相シフ
ト制御信号Vxがゼロより小さいならば、位相シフト制御手段22は、単一パル
ス(遅れ)を生成し、タイミングを81ナノ秒だけ遅らせる。
位相シフタ24中で、これらの進みおよび遅れパルスは6ビツトアツプダウンカ
ウンタ36のカウントダウン(D)及びカウントアツプ(U)制御入力にそれぞ
れ印加される。カウンタ36の出力は、64人人力ルチプレクサ38を制御し、
その出力はA/Dコンバータ12に印加されるシフトA/Dクロックである。マ
ルチプレクサ38の64の人力は、シフトレジスタ40の出力に平行に接続され
、それは、システムクロックによって1ボー当たり64のクロックにされる。
クロック2倍回路42中において、12.288MHzのシステムクロック(1
92KHz伝送レートに対し64サイクル/ボー)が64分周カウンタ44に印
加される。64分周カウンタ44の6ビツト出力は、64人人力−ドオンリーメ
モリ(ROM)46をアドレスするために使用される。ROM46は、ボー期間
に2つのサンプルS1及びB2の位置に対応する2つの”1”の位置を含む。
この実施例において、1つのビットはアドレス位置55にあり、第2のビットは
アドレス位置63にある。残りの62位置は、ゼロで占められる。システムクロ
ックによってクロックされたフリップフロップ48は、ROM46の出力をラッ
チし、シフトレジスタ40の直列入力にそれを加える。
ROM46がカウンタ44の出力によってシーケンシャルにアドレスされるとき
、ROM46から出るビットストリームは、Sl及びS2サンプルに対応するタ
イミング間隔で挿入されたビットを有する一連のゼロである。このビットシーケ
ンスは、システムクロック12.288MHzの制御の下でシフトレジスタ40
にクロックされたA/Dりo−yり信号である(図4(a)参照)。一定の間隔
で発生する2つのビットを有するA/Dクロックがシフトレジスタ40を通して
クロックされるとき、これらのビットは、シフトA/Dクロック信号として、マ
ルチプレクサ38と平行に、マルチプレクサ38からA/Dコンバータ12に与
えられる。
図4は、進み又は遅れの異なる位相のシフトA/Dクロック信号を示す。図4(
a)においては、クロック2倍回路42からシフトレジスタ40に印加されたA
/Dクロック信号が、参考のために示される。図4(b)は、現在のサンプリン
グ時間に対するンフトA/Dクロックを示す。カウンタ36に印加された進みパ
ルスは、その出力を下げ、その結果、図4(C)で示されるように、A/Dクロ
ックを81ナノ秒(システム・クロックの1ボ一期間)だけ進ませる。逆に、カ
ウンタ36に印加された遅れパルスは、図4(d)で示されるように81ナノ秒
だけシフトA/Dクロックを遅らせる。それ故、システム周波数である12゜2
88MHzクロックは、タイミング再生システムの分解能を決定する。12゜2
88MHzのシステムクロックは、また、送信機50に印加され(詳細には図示
されていない)、データの伝送を制御する。
2つのサンプルS1及び82間の間隔、すなわち、1/8ボーは、ローノくスフ
ィルタ24のバンド幅、l5DN端末のためのジッダスペック、もつとも早い受
信パルス、すなわち、最も近い端末からのパルス、および最も遅い受信ノくルス
、すなわち、受信機へ信号を送信しているもつとも遠い端末からのパルス間の重
複度によって決定される。
この実施例において、短受動バス構成に対して、ジ・ツタを365ナノ秒(5゜
2マイクロ秒の7%)を許容すると、Sl及び82間の間隔を1ボーの1/8に
減少させる。サンプルSl(データ抽出に用いられるサンプル)は、実質的にそ
の重複された中心で発生し、そして安定な基準となる。
実際には、2つのサンプル(SL及びB2)が、フレームパルスの立ち下がりコ
ーナでそのスロープを決定するために使用される。
第1のサンプルの80パーセントである第2のサンプルを使用している上述の実
施例は、特に短受動ループに対して適当である。拡張受動構成及びポイントッー
ポイント構成に対しては、より狭いバンド幅が適当である。すなわち、立ち下か
りエツジの傾斜は、より平らである。そのような応用に対しては、150KH2
のバンド幅有するローパスフィルタ10を使用し、第1のサンプルの約35ノく
一セントを有し1ボーのおよそ4分の1離れたの第2のサンプルを用いて満足な
結果が得られる。100KHzから500KHzのローパスフィルタ10のノく
ンド幅は、10〜90%の範囲のパルス比を有し、1/16ボ一期間の1/2離
れたときに、はとんどのl5DN応用ために満足結果が得られる。
本請求項によって定義された本発明の範囲を越えることなく種々の修正及び他の
実施例が可能である。例えば、何らかのビット、例えば、l5DN信号のB1、
B2およびDビットが必ずしも送信されない場合でも、フレームビットの代わり
に異なるビットを使用することが可能である。立ち下がりコーナの代わりに、フ
レームビットの立ち上がりコーナが基準として使用されてもよい。タイミングを
決定するためにそのフレームビットを使用する利点は、それが常に送信されてい
ることである。しかしながら、このフレームビットの代わりに他のビットを使用
することを妨げるものではない。
童画Ω週応性
基準としてゼロ交差を使用しているタイミング再生に関する本発明の実施例の利
点は、ゼロ交差が、遷移の立ち上がりより後、すなわちコーナの後で発生するの
で、基本的な基準ではないと考えられる。実際、l5DN信号のフレームビット
に続くゼロ交差は「コーナ」関係して一時的に変化できることが分かった。すな
わち、そのコーナは上述の複数端末システムによる遷移の開始であり、そこでは
「コーナー」はより安定である、すなわち、複数の端末効果による変化に影響さ
れない。
公知のタイミング再生は、すべてのl5DN S/Tループ構成に適応するため
に、通常2つのタイミング再生モード、すなわち、固定型及び適応型を必要とす
る。一方、本発明の実施例は、1つの適応型タイミング再生回路によって処理で
きる。さらに、本発明の実施例においては、個々の部分はディジタル信号処理装
置を使用して容易に実行できる。特に、フレーム検出回路18、位相検出器16
、ループフィルタ20及び位相シフトコントローラ22は、テキサス・インスツ
ルメント社のTMS 320 C25のようなりSPを使用することができる。
また、A/Dコンバーター12は、特別の設計が用いられたならばDSPの中で
実行されるかもしれない。
FIG、 3
要 約 書
ディジタル通信システム、特に統合サービスディジタル網におけるディジタルデ
ータ信号を受信する装置において、複数の端末が共通受信機に送信する時の不規
則なゼロ交差に関連するタイミング再生問題は、2つの所定の位置(C1、C2
)間でディジタルデータ信号のレート変化を検出し、そのレート変化および基準
間の差に応じてディジタルデータのサンプリングを制御することによって、緩和
される。レート変化は、フレームパルス(F)の立ち下がり「コーナー」、すな
わちその信号が1つの極性からもう一方の極性にその遷移を始める点に応答する
。「コーナーJは非常に安定である。すなわち、ゼロ交差はその「コーナー」に
応じて変化するから、それに続くゼロ交差よりも複数の端末効果の変化に影響さ
れない。2つの離散的位置においてディジタルデータ信号をサンプリングし、結
果として生ずる2つのサンプルの振幅がいつ所定量具なるかを決定することによ
って、遷移は決定される。2つのパルス(CI、C2)の1つ、すなわち、大き
い振幅” 1”を有するパルスがデータ再生目的のために使用される。
補正書の写しく翻訳文)提出書
Claims (22)
- 1.クロック信号に応答してディジタル信号をサンプリングするタイミング再生 手段(12)と、 ボーレート期間内でサンプルディジタル信号部分の変化を検出し、そのレート変 化と基準間の差に従って位相エラー信号を供給する手段(16)、及び、前記位 相エラー信号に応答して、前記ディジタル信号の前記サンプリングのタイミング を決定するために前記クロック信号を制御する手段(24)とを含むことを特徴 とするディジタル信号受信装置。
- 2.請求項1の装置において、 前記サンプリング手段(12)は各ポー期間に前記ディジタル信号を2回サンプ リングし、各ポー期間に前記部分の所定の時間間隔だけ離れた一対のサンプルを 供給し、 前記検出手段(16)は、前記一対のサンプルの第1の振幅が一対の他のサンプ ルの所定の部分であるかどうかに従って、前記タイミングを決定することを特徴 とするディジタル信号受信装置。
- 3.請求項2の装置において、 前記検出手段(16)は、各ポー毎に、前記一対のサンプル間の振幅の差を計算 する手段(26;28;30;32)と、前記ディジタルデータ信号の中のフレ ームビットに応答してイネーブル信号を供給しするフレーム検出手段(14)と 、前記計算手段(26;28;30;32)に応答して各フレーム周期に位相エ ラー信号を1度供給する手段(34)とを含むことを特徴とするディジタル信号 受信装置。
- 4.請求項2の装置において、 前記一対のサンプルの一方のサンプルがデータ抽出を行うことを特徴とするデイ ジタル信信号受信装置。
- 5.請求項3の装置において、 前記一対のサンプルの一方のサンプルがデータ抽出を行うことを特徴とするディ ジタル信号受信装置。
- 6.請求項2の装置において、 さらに、前記一対のサンプルの間の差の符号を決定し、その符号に従って、進み 信号、および遅れ信号を交互に供給する手段(22)と、前記進み信号および前 記遅れ信号に選択的に応答して、前記クロック信号の位相を変える制御手段(2 4)とを含むことを特徴とするディジタル信号受信装置。
- 7.請求項6の装置において、 前記制御手段(24)は、第1のクロック信号と同じ周波数で第2のクロック信 号を供給する手段(42;44;46;48)を含み、記第2のクロック信号は 所定の時間間隔だけ離れた各ポー中に2つのクロックパルスを含み、前記制御手 段は、さらに前記第2のクロック信号及び前記進み及び遅れ信号に応答して、第 1のクロック信号を供給する手段(36;38;40)を含み、それによって、 前記サンプリング手段が前記2つのクロックパルスに対応した各ポー中の2つの 時間で前記ディジタルデータ信号をサンプルすることを特徴とするディジタル信 号受信装置。
- 8.請求項2の装置において、 前記一対のサンプルの振幅は10パーセントと90パーセントの間で異なること を特徴とするディジタル信号受信装置。
- 9.請求項8の装置において、 前記受信信号のバンド幅は約300キロヘルツであり、前記一対のサンプルの振 幅は、前記サンプルより約20パーセント大きく、1ポー期間の1/8だけ離れ ていることを特徴とするディジタル信号受信装置。
- 10.請求項8の装置において、 前記受信信号のバンド幅は約150キロヘルツであり、前記一対のサンプルの振 幅は、前記サンプルより約35パーセント大きく、1ポー期間の1/4だけ離れ ていることを特徴とするディジタル信号受信装置。
- 11.請求項1〜10のいずれかの装置において、前記タイミング再生手段は、 前記ディジタル信号のフレームビットの立ち下がりコーナに応答して、前記ディ ジタル信号の部分のレート変化を決定することを特徴とするディジタル信号受信 装置。
- 12.クロック信号に応答して前記ディジタル信号の各ポーをサンプリングし、 サンプルされたディジタル信号部分のレート変化を検出し、前記レート変化と基 準間の差に従って位相エラー信号を供給し、前記位相エラー信号に応答して、前 記クロックを制御し、前記ディジタル信号の前記サンプリングのタイミングを決 定することを特徴とするディジタル信号受信装置のタイミング再生方法。
- 13.請求項12の方法において、 前記サンプリング・ステップは各ポー期間に前記ディジタル信号を2回サンプル し、各ポー期間に前記部分が所定の時間間隔だけ離れた一対のサンプルを供給し 、 前記検出においては、前記一対の第1のサンプルが前記一対の他のサンプルの所 定の一部分であるかどうかを決めるのステップを含むことを特徴とするディジタ ル信号受信装置のタイミング再生方法。
- 14.請求項13の方法において、 前記の決定は、ポー毎に前記一対のパルス間の振幅の差を計算するステップを含 み、 別記ディジタル信号中のフレームビットに応答してイネーブル信号供給し、前記 の差及び前記イネーブル信号に応答して、各ポー期間に位相エラー信号を一度供 給することを特徴とするディジタル信号受信装置のタイミング再生方法。
- 15.請求項13の方法において、 前記一対のサンプルの一方のサンプルがデータ抽出を行うことを特徴とするディ ジタル信号受信装置のタイミング再生方法。
- 16.請求項14の方法において、 一対のサンプルの一方のサンプルがデータ抽出を行うことを特徴とするディジタ ル信号受信装置のタイミング再生方法。
- 17.請求項13の方法において、 前記検出は、一対のサンプル間の差の符号を決定するステップを含み、前記サン プリングを制御する前記ステップは、その符号に応じてその進み信号及び遅れ信 号を選択的に供給し、 前記進み信号および前記遅れ信号に応答して前記クロック信号の位相を変化させ ることを特徴とするディジタル信号受信装置のタイミング再生方法。
- 18.請求項16の方法において、 前記制御は、前記クロック信号と同じ周波数で第2のクロック信号を供給するス テップを含み、 前記第2のクロック信号は、各ポー中で所定の時間間隔だけ離れた2つのクロッ クパルスを含み、 前記第2のクロック信号および前記位相エラー信号に応答して最初のクロック信 号を供給し、 前記サンプリング手段は、前記2つのクロックパルスに応答して、各ポー中の2 つの時間で前記ディジタル信号をサンプルすることを特徴とするディジタル信号 受信装置のタイミング再生方法。
- 19.請求項13の方法において、 前記一対のサンプルが10パーセントと90パーセントの間で振幅が異なること を特徴とするディジタル信号受信装置のタイミング再生方法。
- 20.請求項19の方法において、 前記受信信号のバンド幅は約300キロヘルツであり、前記一対のサンプルの振 幅は、前記サンプルより約20パーセント大きく、1ポー期間の1/8だけ離れ ていることを特徴とするディジタル信号受信装置のタイミング再生方法。
- 21.請求項19の方法において、 前記受信信号のバンド幅は約150キロヘルツであり、前記一対のサンプルの振 幅は、前記サンプルより約35パーセント大きく、1ポー期間の1/4だけ離れ ていることを特徴とするディジタル信号受信装置のタイミング再生方法。
- 22.請求項12〜21の方法において、前記ディジタル信号のフレームピット の立ち下がりコーナに応答して、前記ディジタル信号部分のレート変化を決定す るとを特徴とするディジタル信号受信装置のタイミング再生方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/531,446 US5103464A (en) | 1990-05-31 | 1990-05-31 | Method and apparatus for timing recovery in digital data communications systems |
US531,446 | 1990-05-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05506554A true JPH05506554A (ja) | 1993-09-22 |
JP2594484B2 JP2594484B2 (ja) | 1997-03-26 |
Family
ID=24117682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3509057A Expired - Fee Related JP2594484B2 (ja) | 1990-05-31 | 1991-05-23 | ディジタル信号受信装置及び方法 |
Country Status (11)
Country | Link |
---|---|
US (1) | US5103464A (ja) |
EP (1) | EP0532696B1 (ja) |
JP (1) | JP2594484B2 (ja) |
KR (1) | KR100225211B1 (ja) |
CN (1) | CN1020143C (ja) |
AT (1) | ATE121249T1 (ja) |
AU (1) | AU651827B2 (ja) |
CA (1) | CA2082431C (ja) |
DE (1) | DE69108910D1 (ja) |
NZ (1) | NZ238300A (ja) |
WO (1) | WO1991019371A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5309483A (en) * | 1991-09-16 | 1994-05-03 | Motorola, Inc. | Data recovery device |
JP3146673B2 (ja) * | 1992-09-17 | 2001-03-19 | 日本電気株式会社 | Fsk受信機 |
JPH06204863A (ja) * | 1993-01-06 | 1994-07-22 | Sony Corp | Pll回路 |
FR2719431B1 (fr) * | 1994-04-29 | 1996-07-19 | Sgs Thomson Microelectronics | Circuit de transmission d'un signal codé en ligne sur une ligne téléphonique. |
FR2719432B1 (fr) * | 1994-04-29 | 1996-07-19 | Sgs Thomson Microelectronics | Circuit de transmission d'un signal codé en ligne sur une ligne téléphonique. |
FI96372C (fi) * | 1994-06-16 | 1996-06-10 | Nokia Technology Gmbh | Kehystahdistus digitaalisia radiolähetyksiä vastaanottavassa laitteessa |
KR0174596B1 (ko) * | 1995-05-10 | 1999-04-01 | 김광호 | 교환시스템의 망동기제어를 위한 클럭수신회로 |
US5499273A (en) * | 1995-05-11 | 1996-03-12 | Motorola, Inc. | Method and apparatus for symbol clock recovery from signal having wide frequency possibilities |
US5793821A (en) * | 1995-06-07 | 1998-08-11 | 3Com Corporation | Timing Recovery using group delay compensation |
EP1657846A3 (en) * | 1996-07-22 | 2008-03-12 | Nippon Telegraph And Telephone Corporation | Clock timing recovery methods and circuits |
US5917869A (en) * | 1996-09-30 | 1999-06-29 | Lucent Technologies Inc. | Apparatus and method for timing/carrier recovery in bandwidth-efficient communications systems |
DE19724027C2 (de) * | 1997-06-06 | 1999-09-30 | Siemens Ag | Verfahren und Anordnung zum Empfang von Daten |
CA2306814A1 (en) | 1997-11-20 | 1999-06-03 | Xacct Technologies, Inc. | Network accounting and billing system and method |
JP4579726B2 (ja) * | 2005-03-14 | 2010-11-10 | 株式会社エヌ・ティ・ティ・ドコモ | 移動通信端末 |
EP4050492B1 (en) * | 2021-02-26 | 2024-05-01 | Renesas Electronics Germany GmbH | Timing detection and correction method for a slave device in an io-link communication and slave device of an io-link communication |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01161936A (ja) * | 1987-11-19 | 1989-06-26 | American Teleph & Telegr Co <Att> | デジタルpllによるクロック回復装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4464768A (en) * | 1975-05-28 | 1984-08-07 | The United States Of America As Represented By The Secretary Of The Navy | Adaptive preprocessing system |
DE3044765A1 (de) * | 1980-11-27 | 1982-07-08 | Siemens AG, 1000 Berlin und 8000 München | Differenz-digitalmodulations- bzw. -demodulationssystem mit anlogsignalabhaengigem abtasttakt |
CA1261012A (en) * | 1984-02-03 | 1989-09-26 | Yasuyuki Okumura | Polyphase phase lock oscillator |
FR2571566B1 (fr) * | 1984-10-09 | 1987-01-23 | Labo Electronique Physique | Dispositif de reception de donnees numeriques comportant un dispositif de recuperation adaptative de rythme |
US4627080A (en) * | 1984-11-23 | 1986-12-02 | At&T Bell Laboratories | Adaptive timing circuit |
US4675880A (en) * | 1985-05-02 | 1987-06-23 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Antimultipath communication by injecting tone into null in signal spectrum |
NL8800490A (nl) * | 1988-02-26 | 1989-09-18 | At & T & Philips Telecomm | Ontvanger van een stelsel voor het met gegeven baudsnelheid overdragen van datasymbolen. |
-
1990
- 1990-05-31 US US07/531,446 patent/US5103464A/en not_active Expired - Lifetime
-
1991
- 1991-05-23 WO PCT/CA1991/000172 patent/WO1991019371A1/en active IP Right Grant
- 1991-05-23 AT AT91913779T patent/ATE121249T1/de not_active IP Right Cessation
- 1991-05-23 CA CA002082431A patent/CA2082431C/en not_active Expired - Fee Related
- 1991-05-23 KR KR1019920703019A patent/KR100225211B1/ko not_active IP Right Cessation
- 1991-05-23 AU AU78769/91A patent/AU651827B2/en not_active Ceased
- 1991-05-23 EP EP91913779A patent/EP0532696B1/en not_active Expired - Lifetime
- 1991-05-23 JP JP3509057A patent/JP2594484B2/ja not_active Expired - Fee Related
- 1991-05-23 DE DE69108910T patent/DE69108910D1/de not_active Expired - Lifetime
- 1991-05-29 NZ NZ238300A patent/NZ238300A/xx unknown
- 1991-05-31 CN CN91103737A patent/CN1020143C/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01161936A (ja) * | 1987-11-19 | 1989-06-26 | American Teleph & Telegr Co <Att> | デジタルpllによるクロック回復装置 |
Also Published As
Publication number | Publication date |
---|---|
CA2082431C (en) | 2001-04-10 |
CN1020143C (zh) | 1993-03-17 |
EP0532696B1 (en) | 1995-04-12 |
US5103464A (en) | 1992-04-07 |
AU651827B2 (en) | 1994-08-04 |
WO1991019371A1 (en) | 1991-12-12 |
DE69108910D1 (de) | 1995-05-18 |
EP0532696A1 (en) | 1993-03-24 |
CA2082431A1 (en) | 1991-12-01 |
ATE121249T1 (de) | 1995-04-15 |
AU7876991A (en) | 1991-12-31 |
CN1056967A (zh) | 1991-12-11 |
KR930701036A (ko) | 1993-03-16 |
KR100225211B1 (ko) | 1999-10-15 |
NZ238300A (en) | 1993-11-25 |
JP2594484B2 (ja) | 1997-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05506554A (ja) | ディジタル信号受信装置及び方法 | |
US6188286B1 (en) | Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator | |
JPH06188870A (ja) | クロック再生器 | |
CA2037739C (en) | Frame synchronization dependent type bit synchronization extraction circuit | |
JPS60182833A (ja) | リング形式データ通信回路網におけるクロツク回復装置 | |
US6389090B2 (en) | Digital clock/data signal recovery method and apparatus | |
CA1278833C (en) | Synchronizing clock signal generator | |
US5430773A (en) | Data sampling apparatus, and resultant digital data transmission system | |
JPH0225576B2 (ja) | ||
JPH08509108A (ja) | 合成クロック信号 | |
US3548309A (en) | Data rate converter | |
JPS63146534A (ja) | 信号処理装置 | |
JP3425767B2 (ja) | バイフェーズ変調ディジタル信号からクロック信号を発生する方法及び装置 | |
EP0171436B1 (en) | Multi-phase synchronizing circuit | |
JP3371913B2 (ja) | 波形歪補正装置 | |
JP2002368728A (ja) | 複数のチャネルを介して並列伝送された受信データを同期させる装置及び方法 | |
US20030053578A1 (en) | Synchronous receiver | |
JPH04154218A (ja) | 位相制御回路 | |
JPH01188049A (ja) | タイミング方式 | |
JPH0254622A (ja) | タイミング再生回路 | |
JPH01138834A (ja) | システムクロック同期回路 | |
JPS5911081A (ja) | サンプリングクロツクパルス再生回路 | |
JPH04326635A (ja) | デジタルデータ伝送におけるクロック抽出回路 | |
JPS61172448A (ja) | 多位相同期回路 | |
JPH0789626B2 (ja) | タイミング再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |