JPH0548001A - 半導体集積回路の実装方法 - Google Patents
半導体集積回路の実装方法Info
- Publication number
- JPH0548001A JPH0548001A JP3206656A JP20665691A JPH0548001A JP H0548001 A JPH0548001 A JP H0548001A JP 3206656 A JP3206656 A JP 3206656A JP 20665691 A JP20665691 A JP 20665691A JP H0548001 A JPH0548001 A JP H0548001A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- wiring
- wiring sheet
- integrated circuit
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体ICの実装方法に関し、ICチップ間
の配線距離を可能な限り縮小することを目的とする。 【構成】 ICチップの電極端子ピッチに等しいピッチ
で複数の貫通電極が形成されており、また、必要とする
貫通電極と接続する外部接続電極を備えて形成されてい
る配線シートの表裏面にICチップを向い合せて装着し
てモジールを作り、このモジールを構成単位として配線
基板に装着することを特徴として半導体集積回路の実装
方法を構成する。
の配線距離を可能な限り縮小することを目的とする。 【構成】 ICチップの電極端子ピッチに等しいピッチ
で複数の貫通電極が形成されており、また、必要とする
貫通電極と接続する外部接続電極を備えて形成されてい
る配線シートの表裏面にICチップを向い合せて装着し
てモジールを作り、このモジールを構成単位として配線
基板に装着することを特徴として半導体集積回路の実装
方法を構成する。
Description
【0001】
【産業上の利用分野】本発明はICチップ相互間の配線
接続距離を短縮した半導体集積回路の実装方法に関す
る。
接続距離を短縮した半導体集積回路の実装方法に関す
る。
【0002】高性能の電子装置を実現するには集積回路
(IC)の集積度の向上と高性能化が最も必要である
が、IC相互間の配線距離を短くして信号の伝播遅延時
間を少なくすることも重要である。
(IC)の集積度の向上と高性能化が最も必要である
が、IC相互間の配線距離を短くして信号の伝播遅延時
間を少なくすることも重要である。
【0003】
【従来の技術】配線基板へのICの装着法としてハーメ
チックシールしたセラミックパッケージまたは樹脂モー
ルドパッケージを用い、プリント配線基板に装着して用
いられている。
チックシールしたセラミックパッケージまたは樹脂モー
ルドパッケージを用い、プリント配線基板に装着して用
いられている。
【0004】然し、 装置の小形化と信号の高速化を特
に必要とする用途に対してはセラミックスよりなる配線
基板上にチップの形で複数個搭載し、これを取替え単位
として実装することも行われている。
に必要とする用途に対してはセラミックスよりなる配線
基板上にチップの形で複数個搭載し、これを取替え単位
として実装することも行われている。
【0005】このようにすることによってICチップ間
の距離が短縮し、装置の小形化に成功している。然し、
信号の高速化を達成するには更にICチップ間の距離を
短くして信号の伝播遅延時間を短縮する必要がある。
の距離が短縮し、装置の小形化に成功している。然し、
信号の高速化を達成するには更にICチップ間の距離を
短くして信号の伝播遅延時間を短縮する必要がある。
【0006】
【発明が解決しようとする課題】大量の情報を高速に処
理するため情報処理装置はこの装置の主体を構成する半
導体装置の集積度の向上が行われており、LSIやVL
SIが実用化されているが、これと共にこれらIC間の
配線距離を短縮して信号の遅延をできる限り少なくする
ことが必要である。
理するため情報処理装置はこの装置の主体を構成する半
導体装置の集積度の向上が行われており、LSIやVL
SIが実用化されているが、これと共にこれらIC間の
配線距離を短縮して信号の遅延をできる限り少なくする
ことが必要である。
【0007】そこで、この実装法の開発が課題である。
【0008】
【課題を解決するための手段】上記の課題はICチップ
の電極端子ピッチに等しいピッチで複数の貫通電極が形
成されており、また必要とする貫通電極と接続する外部
接続電極を備えて形成されている配線シートの表裏面に
ICチップを向い合せて装着してモジールを作り、この
モジールを構成単位として配線基板に装着することを特
徴として半導体集積回路の実装方法を構成することによ
り解決することができる。
の電極端子ピッチに等しいピッチで複数の貫通電極が形
成されており、また必要とする貫通電極と接続する外部
接続電極を備えて形成されている配線シートの表裏面に
ICチップを向い合せて装着してモジールを作り、この
モジールを構成単位として配線基板に装着することを特
徴として半導体集積回路の実装方法を構成することによ
り解決することができる。
【0009】
【作用】本発明はICチップの電極端子ピッチと等しい
ピッチで多数の貫通電極が形成されており、また必要と
する貫通電極と接続する導体線路を備えて形成されてい
る配線シートを用い、フリップチップタイプのICを向
かい合わせに装着するものである。
ピッチで多数の貫通電極が形成されており、また必要と
する貫通電極と接続する導体線路を備えて形成されてい
る配線シートを用い、フリップチップタイプのICを向
かい合わせに装着するものである。
【0010】図2は配線シート1の斜視図(A)と断面
図(B)を示している。こゝで、配線シート1はポリイ
ミドのような耐熱性有機化合物または窒化硅素(Si3N4)
や炭化硅素(SiC) など耐熱性無機化合物よりなり、厚さ
が10〜500 μmの絶縁薄膜で、これにICチップの電極
端子ピッチと等しいピッチで直径が10〜50μm の孔が開
いており、これに金(Au), ニッケル(Ni), 銅(Cu)などの
金属がメッキ法などにより埋め込み成長して貫通電極2
が形成されている。
図(B)を示している。こゝで、配線シート1はポリイ
ミドのような耐熱性有機化合物または窒化硅素(Si3N4)
や炭化硅素(SiC) など耐熱性無機化合物よりなり、厚さ
が10〜500 μmの絶縁薄膜で、これにICチップの電極
端子ピッチと等しいピッチで直径が10〜50μm の孔が開
いており、これに金(Au), ニッケル(Ni), 銅(Cu)などの
金属がメッキ法などにより埋め込み成長して貫通電極2
が形成されている。
【0011】こゝで、このような微細孔の形成と金属の
成長は例えばX線リソグラフィ(蝕刻技術)とメッキ技
術を使用するLIGA(Lithography and Galvano-form
ing)プロセスにより作ることができる。
成長は例えばX線リソグラフィ(蝕刻技術)とメッキ技
術を使用するLIGA(Lithography and Galvano-form
ing)プロセスにより作ることができる。
【0012】また、貫通電極2と連絡する外部接続電極
3は真空蒸着法やスパッタ法などの薄膜形成技術と写真
蝕刻技術(フォトリソグラフィ)により形成することが
できる。
3は真空蒸着法やスパッタ法などの薄膜形成技術と写真
蝕刻技術(フォトリソグラフィ)により形成することが
できる。
【0013】本発明はかゝる配線シート1を使用し、I
Cを上下より向かい合わせて装着してモジールを作り、
これを構成単位として実装を行うものである。図1は本
発明の原理図であって、配線シート1に設けてある貫通
電極2の突起部にフリップチップタイプIC4,5の半
田ボール端子6を加熱融着してモジール7を作り、この
モジール7を回路基板8の上に形成されている導体線路
(例えばバンプ)9に当接して融着するか、あるいは導
体線路(例えばパッド)10とワイヤボンディング接続を
行うものである。
Cを上下より向かい合わせて装着してモジールを作り、
これを構成単位として実装を行うものである。図1は本
発明の原理図であって、配線シート1に設けてある貫通
電極2の突起部にフリップチップタイプIC4,5の半
田ボール端子6を加熱融着してモジール7を作り、この
モジール7を回路基板8の上に形成されている導体線路
(例えばバンプ)9に当接して融着するか、あるいは導
体線路(例えばパッド)10とワイヤボンディング接続を
行うものである。
【0014】なお、図1は配線シート1の上下に一個づ
つ同種のICを装着した場合であるが、複数個を装着し
てもよく、また、配線シートに設けてある貫通電極の配
線を変えて異種のICを装着してもよい。
つ同種のICを装着した場合であるが、複数個を装着し
てもよく、また、配線シートに設けてある貫通電極の配
線を変えて異種のICを装着してもよい。
【0015】また、ICの上にこの配線シートを置き、
ROMや論理回路などの副ICを搭載し、このICを従
来のように実装することもできる。このように本発明は
配線シートを用いて半導体モジールを作り、これを用い
て実装を行うもので、従来に較べ導体線路の長さを格段
に短くできるために信号伝播遅延時間を減少することが
できる。
ROMや論理回路などの副ICを搭載し、このICを従
来のように実装することもできる。このように本発明は
配線シートを用いて半導体モジールを作り、これを用い
て実装を行うもので、従来に較べ導体線路の長さを格段
に短くできるために信号伝播遅延時間を減少することが
できる。
【0016】
【実施例】実施例1:(主ICの上に副ICを搭載して
複合ICを形成した例) 図3は主IC12の上に配線シート13を介して副IC14を
装着して複合IC15を作り、これをセラミックパッケー
ジ16に装着した状態を示す断面図である。こゝで、副I
C14は例えばROMや論理回路などであり、今まで、特
定目的のIC(ASIC)については目的に合わせて集
積回路全体を設計し、製作していたが、この実施例は基
本回路を製作しておき、これに目的に合った集積回路を
添加するもので、この方法を使用することにより各種の
機能をもつ集積回路を実現することができる。
複合ICを形成した例) 図3は主IC12の上に配線シート13を介して副IC14を
装着して複合IC15を作り、これをセラミックパッケー
ジ16に装着した状態を示す断面図である。こゝで、副I
C14は例えばROMや論理回路などであり、今まで、特
定目的のIC(ASIC)については目的に合わせて集
積回路全体を設計し、製作していたが、この実施例は基
本回路を製作しておき、これに目的に合った集積回路を
添加するもので、この方法を使用することにより各種の
機能をもつ集積回路を実現することができる。
【0017】また、副IC14の代わりに薄膜ICやハイ
ブリッドICなど他の機能部品や回路を搭載することも
可能である。 実施例2:(配線シートを用いて複雑な回路構成を行う
例) 図4は配線シートの貫通電極間を用途により複雑に回路
接続した例であり、同図(A)は側面図、また同図
(B)は平面図を示している。
ブリッドICなど他の機能部品や回路を搭載することも
可能である。 実施例2:(配線シートを用いて複雑な回路構成を行う
例) 図4は配線シートの貫通電極間を用途により複雑に回路
接続した例であり、同図(A)は側面図、また同図
(B)は平面図を示している。
【0018】すなわち、配線シート17には多数の貫通電
極18が設けられているが、その総てがIC19,20 と接続
している訳ではなく、遊び電極を設けると共に、配線シ
ート17の上で貫通電極間の回路接続を行うものである。
極18が設けられているが、その総てがIC19,20 と接続
している訳ではなく、遊び電極を設けると共に、配線シ
ート17の上で貫通電極間の回路接続を行うものである。
【0019】このような方法をとることにより複雑な回
路構成が可能となる。 実施例3:(三次元構成例) 図5はLIGAプロセスを用いて形成した配線シートを
組合せて断面がコの字形の配線シート21を作り、この配
線シート21の上下にIC22,23 を装着した後、この配線
シート21を従来構造をした配線シート24に装着すること
によりICの三次元構成とする例である。 実施例4:(配線シートの貫通電極を用いて回路接続を
行う例) 図6は配線シートの貫通電極を用いて回路接続を行う例
であって、ICを上下に装着した配線シート26を配線基
板( 例えばセラミックパッケージの基板)27 の導体線路
28に回路接続する場合に、導体線路28に対応する位置に
ある貫通電極29にまで導体線路30をパターン形成してお
くもので、この貫通電極29を用いて配線基板27の導体線
路28と回路接続を行うものである。
路構成が可能となる。 実施例3:(三次元構成例) 図5はLIGAプロセスを用いて形成した配線シートを
組合せて断面がコの字形の配線シート21を作り、この配
線シート21の上下にIC22,23 を装着した後、この配線
シート21を従来構造をした配線シート24に装着すること
によりICの三次元構成とする例である。 実施例4:(配線シートの貫通電極を用いて回路接続を
行う例) 図6は配線シートの貫通電極を用いて回路接続を行う例
であって、ICを上下に装着した配線シート26を配線基
板( 例えばセラミックパッケージの基板)27 の導体線路
28に回路接続する場合に、導体線路28に対応する位置に
ある貫通電極29にまで導体線路30をパターン形成してお
くもので、この貫通電極29を用いて配線基板27の導体線
路28と回路接続を行うものである。
【0020】
【発明の効果】以上のように本発明はICの電極端子ピ
ッチに合わせて多数の貫通電極を設けてある配線シート
を介して上下にICの装着を行うもので、本発明の使用
により導体線路長を格段に減少することができ、これに
より信号の伝播遅延時間を減少することができる。
ッチに合わせて多数の貫通電極を設けてある配線シート
を介して上下にICの装着を行うもので、本発明の使用
により導体線路長を格段に減少することができ、これに
より信号の伝播遅延時間を減少することができる。
【図1】本発明の原理図である。
【図2】配線シートの構成を示す斜視図と断面図であ
る。
る。
【図3】主ICの上に副ICを装着した複合ICの実装
例である。
例である。
【図4】配線シートを用いて複雑な回路構成を行う例で
ある。
ある。
【図5】ICの三次元構成例である。
【図6】配線シートの貫通電極を用いて回路接続を行う
例である。
例である。
1,13,17,21,24,26 配線シート 2,18,29 貫通電極 3 外部接続電極 4,5,19,20,22,23 IC 7 モジール 9,10,28,30 導体線路
Claims (5)
- 【請求項1】 ICチップの電極端子ピッチに等しいピ
ッチで複数の貫通電極が形成されており、また必要とす
る貫通電極と接続する外部接続電極を備えて形成されて
いる配線シートの表裏面にICチップを向い合せて装着
してモジールを作り、該モジールを構成単位として配線
基板に装着することを特徴とする半導体集積回路の実装
方法。 - 【請求項2】 前記モジールの配線基板への装着が配線
シートに設けた外部接続電極と配線基板の導体線路との
直接接合によるか、或いはワイヤボンディングにより行
うことを特徴とする請求項1記載の半導体集積回路の実
装方法。 - 【請求項3】 前記モジールが主ICチップの上に前記
配線シートを介して副ICチップが向い合せに装着され
ており、前記主ICチップが配線基板に装着されている
ことを特徴とする請求項1記載の半導体集積回路の実装
方法。 - 【請求項4】 前記配線シートに形成されている貫通電
極の中の複数個が相互に回路接続されて構成されている
ことを特徴とする請求項1記載の半導体集積回路の実装
方法。 - 【請求項5】 前記モジールの配線基板への装着がIC
チップの電極端子を装着した貫通電極と配線基板装着位
置にある貫通電極とを導体線路で接続し、前記配線基板
装着位置にある貫通電極を用いて行うことを特徴とする
請求項1記載の半導体集積回路の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3206656A JPH0548001A (ja) | 1991-08-19 | 1991-08-19 | 半導体集積回路の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3206656A JPH0548001A (ja) | 1991-08-19 | 1991-08-19 | 半導体集積回路の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0548001A true JPH0548001A (ja) | 1993-02-26 |
Family
ID=16526965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3206656A Withdrawn JPH0548001A (ja) | 1991-08-19 | 1991-08-19 | 半導体集積回路の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0548001A (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5742477A (en) * | 1995-07-06 | 1998-04-21 | Nec Corporation | Multi-chip module |
US5784264A (en) * | 1994-11-28 | 1998-07-21 | Nec Corporation | MCM (Multi Chip Module) carrier with external connection teminals BGA (Ball Grid Array) type matrix array form |
US6809421B1 (en) | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
JP2005142402A (ja) * | 2003-11-07 | 2005-06-02 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置、回路基板及び電子機器 |
JP2005217205A (ja) * | 2004-01-29 | 2005-08-11 | Nec Electronics Corp | チップ積層構成の3次元半導体装置及び該装置に用いられるスペーサチップ |
WO2005086216A1 (ja) * | 2004-03-09 | 2005-09-15 | Japan Science And Technology Agency | 半導体素子及び半導体素子の製造方法 |
WO2005093834A1 (ja) * | 2004-03-25 | 2005-10-06 | Nec Corporation | チップ積層型半導体装置 |
JP2006019433A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
JP2008072135A (ja) * | 2007-10-22 | 2008-03-27 | Toshiba Corp | 半導体集積回路装置 |
JP2009088557A (ja) * | 2008-12-15 | 2009-04-23 | Nec Electronics Corp | 半導体装置 |
JP2009177209A (ja) * | 2009-05-11 | 2009-08-06 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009295740A (ja) * | 2008-06-04 | 2009-12-17 | Elpida Memory Inc | メモリチップ及び半導体装置 |
JP2010074194A (ja) * | 2009-12-28 | 2010-04-02 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US8143716B2 (en) | 2004-03-29 | 2012-03-27 | Renesas Electronics Corporation | Semiconductor device with plate-shaped component |
WO2018139045A1 (ja) * | 2017-01-27 | 2018-08-02 | 株式会社村田製作所 | 回路モジュール及びインターポーザ |
US11881464B2 (en) | 2020-04-03 | 2024-01-23 | Wolfspeed, Inc. | Stacked RF circuit topology using transistor die with through silicon carbide vias on gate and/or drain |
-
1991
- 1991-08-19 JP JP3206656A patent/JPH0548001A/ja not_active Withdrawn
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5784264A (en) * | 1994-11-28 | 1998-07-21 | Nec Corporation | MCM (Multi Chip Module) carrier with external connection teminals BGA (Ball Grid Array) type matrix array form |
US5742477A (en) * | 1995-07-06 | 1998-04-21 | Nec Corporation | Multi-chip module |
US6809421B1 (en) | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
US7829975B2 (en) | 1996-12-02 | 2010-11-09 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
US8174093B2 (en) | 1996-12-02 | 2012-05-08 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
US7335517B2 (en) | 1996-12-02 | 2008-02-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
US8283755B2 (en) | 1996-12-02 | 2012-10-09 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
JP2005142402A (ja) * | 2003-11-07 | 2005-06-02 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置、回路基板及び電子機器 |
JP2005217205A (ja) * | 2004-01-29 | 2005-08-11 | Nec Electronics Corp | チップ積層構成の3次元半導体装置及び該装置に用いられるスペーサチップ |
JP4587676B2 (ja) * | 2004-01-29 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | チップ積層構成の3次元半導体装置 |
WO2005086216A1 (ja) * | 2004-03-09 | 2005-09-15 | Japan Science And Technology Agency | 半導体素子及び半導体素子の製造方法 |
WO2005093834A1 (ja) * | 2004-03-25 | 2005-10-06 | Nec Corporation | チップ積層型半導体装置 |
US8143716B2 (en) | 2004-03-29 | 2012-03-27 | Renesas Electronics Corporation | Semiconductor device with plate-shaped component |
US8207605B2 (en) | 2004-06-30 | 2012-06-26 | Renesas Electronics Corporation | Semiconductor device having a sealing resin and method of manufacturing the same |
US8890305B2 (en) | 2004-06-30 | 2014-11-18 | Renesas Electronics Corporation | Semiconductor device |
US10672750B2 (en) | 2004-06-30 | 2020-06-02 | Renesas Electronics Corporation | Semiconductor device |
US9324699B2 (en) | 2004-06-30 | 2016-04-26 | Renesas Electonics Corporation | Semiconductor device |
US7795721B2 (en) | 2004-06-30 | 2010-09-14 | Nec Electronics Corporation | Semiconductor device and method for manufacturing the same |
US8193033B2 (en) | 2004-06-30 | 2012-06-05 | Renesas Electronics Corporation | Semiconductor device having a sealing resin and method of manufacturing the same |
JP2006019433A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US8541874B2 (en) | 2004-06-30 | 2013-09-24 | Renesas Electronics Corporation | Semiconductor device |
JP2008072135A (ja) * | 2007-10-22 | 2008-03-27 | Toshiba Corp | 半導体集積回路装置 |
JP2009295740A (ja) * | 2008-06-04 | 2009-12-17 | Elpida Memory Inc | メモリチップ及び半導体装置 |
JP2009088557A (ja) * | 2008-12-15 | 2009-04-23 | Nec Electronics Corp | 半導体装置 |
JP2009177209A (ja) * | 2009-05-11 | 2009-08-06 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2010074194A (ja) * | 2009-12-28 | 2010-04-02 | Nec Electronics Corp | 半導体装置およびその製造方法 |
WO2018139045A1 (ja) * | 2017-01-27 | 2018-08-02 | 株式会社村田製作所 | 回路モジュール及びインターポーザ |
JPWO2018139045A1 (ja) * | 2017-01-27 | 2019-11-14 | 株式会社村田製作所 | 回路モジュール及びインターポーザ |
US11450451B2 (en) | 2017-01-27 | 2022-09-20 | Murata Manufacturing Co., Ltd. | Circuit module and interposer |
US11881464B2 (en) | 2020-04-03 | 2024-01-23 | Wolfspeed, Inc. | Stacked RF circuit topology using transistor die with through silicon carbide vias on gate and/or drain |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0548001A (ja) | 半導体集積回路の実装方法 | |
US5889325A (en) | Semiconductor device and method of manufacturing the same | |
KR930010086B1 (ko) | 반도체 집적회로장치 | |
US7208344B2 (en) | Wafer level mounting frame for ball grid array packaging, and method of making and using the same | |
JPH02133943A (ja) | 高集積回路及びその製造方法 | |
JP2005277356A (ja) | 回路装置 | |
US20130155629A1 (en) | Hermetic Semiconductor Package Structure and Method for Manufacturing the same | |
US7911048B2 (en) | Wiring substrate | |
JPS62230027A (ja) | 半導体装置の製造方法 | |
JPH01276750A (ja) | 半導体装置 | |
JPH0575014A (ja) | 半導体チツプの実装構造 | |
JPH05211256A (ja) | 半導体装置 | |
JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
JPH0554697B2 (ja) | ||
JP2529087B2 (ja) | 熱整合されたicチップ装置の製造方法 | |
JPS6290958A (ja) | 半導体装置 | |
JPS6290957A (ja) | 半導体装置の製造方法 | |
JPS6079763A (ja) | 半導体装置 | |
JPH05343606A (ja) | マルチチップモジュール | |
JPH0462457B2 (ja) | ||
JPH10275878A (ja) | 半導体パッケージ | |
JP2535739B2 (ja) | パッケ−ジの製造方法 | |
JPS61224444A (ja) | 半導体チツプの装着方法 | |
JPH0496257A (ja) | ピングリッドアレイ形半導体集積回路装置 | |
JPH01228154A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |