JPH0546487A - Detector for erroneous mounting of file panel - Google Patents
Detector for erroneous mounting of file panelInfo
- Publication number
- JPH0546487A JPH0546487A JP3203066A JP20306691A JPH0546487A JP H0546487 A JPH0546487 A JP H0546487A JP 3203066 A JP3203066 A JP 3203066A JP 20306691 A JP20306691 A JP 20306691A JP H0546487 A JPH0546487 A JP H0546487A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- cpu
- eeprom
- checksum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、伝送装置などに用いら
れるＥＥＰＲＯＭにより構成されたファイル盤が誤実装
されたとき、そのことを検出する装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for detecting when a file board composed of an EEPROM used in a transmission device or the like is erroneously mounted.
【０００２】[0002]
【従来の技術】ＥＥＰＲＯＭは装置への電源供給が止ま
った場合でも、書き込まれているデータが保持されると
いう特徴を持っているため、装置で必要な情報をバック
アップするためにしばしば使用される。そして、伝送装
置などでは装置の状態を保持する機能を、このＥＥＰＲ
ＯＭを用いたファイル盤により実現している。2. Description of the Related Art An EEPROM is often used for backing up information necessary for a device because it has a characteristic that written data is retained even when power supply to the device is stopped. In addition, the function of holding the state of the device in the transmission device etc.
It is realized by a file board using OM.
【０００３】ファイル盤はＥＥＰＲＯＭの寿命を考慮し
て通常、装置に対して容易に着脱できるようになってお
り、しばしば一つのパッケージとして扱われている。ま
た、ファイル盤に搭載されるＥＥＰＲＯＭは、ＥＥＰＲ
ＯＭに格納されたデータの正常性を確認できるようにす
るため、通常、ＥＥＰＲＯＭに書き込まれるデータの定
められたブロックごとにチェックサムが計算され、デー
タと共にＥＥＰＲＯＭに書き込まれる。The file board is usually designed so that it can be easily attached to and detached from the apparatus in consideration of the life of the EEPROM, and is often treated as one package. The EEPROM mounted on the file board is EEPR
In order to be able to verify the normality of the data stored in the OM, a checksum is usually calculated for each defined block of data written to the EEPROM and written to the EEPROM along with the data.
【０００４】このようなファイル盤を用いた装置の一例
を図３に示す。この装置は、ＣＰＵ盤１とファイル盤２
とを備え、ＣＰＵ盤１にはＣＰＵ１０が、ファイル盤２
にはＥＥＰＲＯＭ２０がそれぞれ設けられている。そし
て、ＣＰＵ１０とＥＥＰＲＯＭ２０とはアドレスバス１
００、データバス１０１、書き込み信号線１０２、読み
出し信号線１０３、ならびにＥＥＰＲＯＭのチップイネ
ーブル信号線１０４によって接続されている。An example of an apparatus using such a file board is shown in FIG. This device consists of a CPU board 1 and a file board 2.
The CPU board 1 includes the CPU 10 and the file board 2
Each has an EEPROM 20. The CPU 10 and the EEPROM 20 are connected to the address bus 1
00, a data bus 101, a write signal line 102, a read signal line 103, and an EEPROM chip enable signal line 104.
【０００５】ＣＰＵ１０がＥＥＰＲＯＭ２０にデータを
書き込む場合、ＣＰＵ１０はまずアドレスバス１００に
アドレスデータを出力し、次にデータバス１０１に書き
込むべきデータを出力すると共に信号線１０２に書き込
み信号を出力し、また信号線１０４にチップイネーブル
信号を出力する。これによりＥＥＰＲＯＭ２０のアドレ
スデータにより指定されたアドレスにデータバス１０１
に出力されたデータが書き込まれる。When the CPU 10 writes data to the EEPROM 20, the CPU 10 first outputs the address data to the address bus 100, then outputs the data to be written to the data bus 101 and the write signal to the signal line 102, and also outputs the signal. Output the chip enable signal on line 104. As a result, the data bus 101 is set to the address specified by the address data of the EEPROM 20.
The data output to is written.
【０００６】一方、ＣＰＵ１０がＥＥＰＲＯＭ２０から
データを読み出す場合には、ＣＰＵ１０はアドレスバス
１００にアドレスデータを出力し、同時に読み出し信号
とチップイネーブル信号とをそれぞれ信号線１０３，１
０４に出力する。ＥＥＰＲＯＭ２０はこれらのデータお
よび信号を受け取ると、アドレスデータにより指定され
たアドレスのデータをデータバス１０１に出力し、ＣＰ
Ｕ１０に送る。On the other hand, when the CPU 10 reads data from the EEPROM 20, the CPU 10 outputs address data to the address bus 100, and at the same time, a read signal and a chip enable signal are sent to the signal lines 103 and 1, respectively.
Output to 04. Upon receiving these data and signals, the EEPROM 20 outputs the data of the address specified by the address data to the data bus 101, and the CP
Send to U10.
【０００７】図４にＥＥＰＲＯＭ２０に格納されるデー
タのフォーマットを示す。ＥＥＰＲＯＭ２０の記憶領域
は図に示すように、ブロック２００、ブロック２００の
チェックサム領域２０１、ブロック２０２、ならびにブ
ロック２０２のチェックサム領域２０３に分割されてお
り、それぞれにデータ３００、データ３００のチェック
サムデータ３０１、データ３０２、データ３０２のチェ
ックサムデータ３０３が格納される。FIG. 4 shows a format of data stored in the EEPROM 20. As shown in the figure, the storage area of the EEPROM 20 is divided into a block 200, a checksum area 201 of the block 200, a block 202, and a checksum area 203 of the block 202. The data 300 and the checksum data of the data 300 are respectively divided. 301, data 302, and checksum data 303 of the data 302 are stored.
【０００８】従って、ＣＰＵ１０はＥＥＰＲＯＭ２０か
ら例えばデータ３００を読み出してそのチェックサムを
計算し、その結果がＥＥＰＲＯＭ２０から読み出してチ
ェックサムデータ３０１の値と一致すれば、読み出した
データ３００は正常であると判断する。データ３０２に
ついても同様にチェックサムデータ３０３を用いて正常
性を判断する。Therefore, the CPU 10 reads, for example, the data 300 from the EEPROM 20, calculates the checksum thereof, and if the result matches the value of the checksum data 301 read from the EEPROM 20, it is judged that the read data 300 is normal. To do. Similarly for the data 302, the normality is determined using the checksum data 303.
【０００９】[0009]
【発明が解決しようとする課題】しかし、このような従
来のファイル盤を用いた装置では、別の装置のためのフ
ァイル盤が誤って実装された場合でも、そのことを検出
することはできない。すなわち上述のようにしてＥＥＰ
ＲＯＭから読み出したデータのチェックサムを計算し、
その結果とＥＥＰＲＯＭから読み出したチェックサムデ
ータの値とを比較しても、データが正常でありさえすれ
ば、ファイル盤が別の装置のためのものであっても２つ
の値は一致し、誤って実装されたファイル盤は本来のフ
ァイル盤と同じように扱われてしまう。However, in a device using such a conventional file board, even if a file board for another device is erroneously mounted, it cannot be detected. That is, as described above, the EEP
Calculate the checksum of the data read from ROM,
Even if the result is compared with the value of the checksum data read from the EEPROM, as long as the data is normal, even if the file board is for another device, the two values are the same and erroneous. The file board that is implemented as described above will be handled in the same way as the original file board.
【００１０】本発明の目的は、このような問題を解決
し、ファイル盤の誤実装を検出するファイル盤誤実装検
出装置を提供することにある。An object of the present invention is to solve the above problems and provide a file board erroneous mounting detection apparatus for detecting erroneous mounting of a file board.
【００１１】[0011]
【課題を解決するための手段】本発明は、データとその
チェックサムデータがそれぞれ所定のアドレスに格納さ
れたＥＥＰＲＯＭからなるファイル盤の誤実装を検出す
る装置において、アドレスデータと、前記ファイル盤に
対応する所定のデータとを出力するアドレス生成手段
と、このアドレス生成手段が出力する前記アドレスデー
タと前記所定のデータとにもとづいて前記ＰＲＯＭにア
ドレスデータを与えるアドレス変換回路と、前記ＰＲＯ
Ｍから読み出されたデータとそのチェックサムデータと
にもとづいて、前記ＰＲＯＭから読み出されたデータを
検査するデータ検査手段とを備えたことを特徴とする。According to the present invention, there is provided an apparatus for detecting erroneous mounting of a file board composed of an EEPROM in which data and its checksum data are stored at predetermined addresses, respectively. Address generating means for outputting corresponding predetermined data, an address conversion circuit for giving address data to the PROM based on the address data and the predetermined data output by the address generating means, and the PRO.
Data inspection means for inspecting the data read from the PROM based on the data read from M and its checksum data is provided.
【００１２】[0012]
【実施例】次に本発明の実施例について図面を参照して
説明する。図１に本発明によるファイル盤誤実装検出装
置の一例を示す。この装置は、ＣＰＵ盤１０８とファイ
ル盤２２２とを備え、ＣＰＵ盤１０８にはＣＰＵ１０７
が、ファイル盤２００にはＥＥＰＲＯＭ２０とアドレス
変換回路２１とがそれぞれ設けられている。そして、Ｃ
ＰＵ１０７とＥＥＰＲＯＭ２０とはデータバス１０１、
書き込み信号線１０２、読み出し信号線１０３、ならび
にＥＥＰＲＯＭのチップイネーブル信号線１０４によっ
て接続されている。また、ＣＰＵ１０１とアドレス変換
回路２１とはアドレスバス１００および装置番号信号線
１０５によって接続され、アドレス変換回路２１とＥＥ
ＰＲＯＭ２０とはアドレスバス１０６によって接続され
ている。Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 shows an example of a file board erroneous mounting detection device according to the present invention. This apparatus includes a CPU board 108 and a file board 222, and the CPU board 108 includes a CPU 107.
However, the file board 200 is provided with an EEPROM 20 and an address conversion circuit 21, respectively. And C
The PU 107 and the EEPROM 20 are the data bus 101,
They are connected by a write signal line 102, a read signal line 103, and an EEPROM chip enable signal line 104. The CPU 101 and the address conversion circuit 21 are connected by the address bus 100 and the device number signal line 105, and the address conversion circuit 21 and the EE are connected.
It is connected to the PROM 20 by an address bus 106.
【００１３】アドレス変換回路２１は、ＣＰＵ１０７か
らのアドレスデータを、ＣＰＵ１０７からの装置番号信
号にもとづいて所定のアドレスに変換するための回路で
あり、与えられる装置番号信号が表す装置番号が異なる
場合には、ＣＰＵ１０７からのアドレスデータが同一で
あっても異なるアドレスデータに変換する。そして、Ｅ
ＥＰＲＯＭ２０には、アドレス変換回路２１が出力する
アドレスデータに応じて、ファイル盤ごとに異なるアド
レスにデータおよびチェックサムが格納されている。図
２にＥＥＰＲＯＭ２０に格納されるデータのフォーマッ
トを示す。ＥＥＰＲＯＭ２０の記憶領域は図に示すよう
に、ブロック２１０、ブロック２１０のチェックサム領
域２２０、ブロック２１１、ならびにブロック２１１の
チェックサム領域２２１に分割されており、それぞれに
データ３００、データ３００のチェックサムデータ３０
１、データ３０２、データ３０２のチェックサムデータ
３０３が格納される。そして、ブロック２１０，２１１
および領域２２０，２２１の幅はどのファイル盤でも同
じであるが、アドレスは上述のようにファイル盤ごとに
異なっている。なお、アドレス変換回路２１は、様々な
方式でアドレス変換を行うようにできるが、ここでは一
例として装置番号信号が表す装置番号をＣＰＵからのア
ドレスに加算して、アドレス変換を行うものとする。The address conversion circuit 21 is a circuit for converting the address data from the CPU 107 into a predetermined address based on the device number signal from the CPU 107, and when the device number represented by the given device number signal is different. Converts the same address data from the CPU 107 into different address data. And E
The EPROM 20 stores data and a checksum at different addresses for each file board according to the address data output by the address conversion circuit 21. FIG. 2 shows a format of data stored in the EEPROM 20. As shown in the figure, the storage area of the EEPROM 20 is divided into a block 210, a checksum area 220 of the block 210, a block 211, and a checksum area 221 of the block 211. The data 300 and the checksum data of the data 300 are respectively divided. Thirty
1, data 302, and checksum data 303 of the data 302 are stored. Then, the blocks 210 and 211
The widths of the areas 220 and 221 are the same for all file boards, but the addresses are different for each file board as described above. The address conversion circuit 21 can perform address conversion by various methods, but here, as an example, the device number represented by the device number signal is added to the address from the CPU to perform address conversion.
【００１４】次に、ＣＰＵ１０７がＥＥＰＲＯＭ２０に
対してデータの書き込みおよび読み出しを行う場合の動
作について説明する。ＣＰＵ１０７がＥＥＰＲＯＭ２０
にデータを書き込む場合、ＣＰＵ１０７はまずアドレス
バス１００にアドレスデータを出力し、信号線１０５
に、正しく実装されているファイル盤２２２に対応する
装置番号を表す装置番号信号を出力する。ＣＰＵ１０７
は次にデータバス１０１に書き込むべきデータを出力す
ると共に信号線１０２に書き込み信号を出力し、また信
号線１０４にチップイネーブル信号を出力する。そし
て、アドレス変換回路２１は、アドレスバス１００を通
じてアドレスデータを受け取ると、それを信号線１０５
から与えられる装置番号信号にもとづいて所定のアドレ
スに変換し、ＥＥＰＲＯＭ２０にアドレスバス１０６を
通じて与える。これによりアドレス変換回路２１が出力
するアドレスデータにより指定されたＥＥＰＲＯＭ２０
のアドレスにデータバス１０１に出力されたデータが書
き込まれる。Next, the operation when the CPU 107 writes and reads data in the EEPROM 20 will be described. CPU 107 is EEPROM 20
When writing data to the CPU 107, the CPU 107 first outputs address data to the address bus 100, and the signal line 105
, A device number signal indicating the device number corresponding to the correctly mounted file board 222 is output. CPU107
Next outputs data to be written to the data bus 101, outputs a write signal to the signal line 102, and outputs a chip enable signal to the signal line 104. When the address conversion circuit 21 receives the address data through the address bus 100, the address conversion circuit 21 sends the address data to the signal line 105.
The address is converted into a predetermined address on the basis of the device number signal supplied from the device and supplied to the EEPROM 20 through the address bus 106. As a result, the EEPROM 20 specified by the address data output from the address conversion circuit 21
The data output to the data bus 101 is written to the address of.
【００１５】一方、ＣＰＵ１０７がＥＥＰＲＯＭ２０か
らデータを読み出す場合には、ＣＰＵ１０７はアドレス
バス１００にアドレスデータを、信号線１０５に装置番
号信号をそれぞれ出力し、同時に読み出し信号とチップ
イネーブル信号とをそれぞれ信号線１０３，１０４に出
力する。そして、アドレス変換回路２１は、アドレスバ
ス１００を通じてアドレスデータを受け取ると、それを
信号線１０５から与えられる装置番号信号にもとづいて
所定のアドレスに変換し、ＥＥＰＲＯＭ２０にアドレス
バス１０６を通じて与える。ＥＥＰＲＯＭ２０はこれら
のデータおよび信号を受け取ると、アドレスデータによ
り指定されたアドレスのデータをデータバス１０１に出
力し、ＣＰＵ１０７に送る。On the other hand, when the CPU 107 reads the data from the EEPROM 20, the CPU 107 outputs the address data to the address bus 100 and the device number signal to the signal line 105, and simultaneously outputs the read signal and the chip enable signal. Output to 103 and 104. When the address conversion circuit 21 receives the address data through the address bus 100, the address conversion circuit 21 converts the address data into a predetermined address based on the device number signal supplied from the signal line 105, and supplies the address to the EEPROM 20 through the address bus 106. Upon receiving these data and signals, the EEPROM 20 outputs the data at the address designated by the address data to the data bus 101 and sends it to the CPU 107.
【００１６】このように本実施例においては、ＥＥＰＲ
ＯＭ２０に対するデータの書き込みおよび読み出しは、
何の制約も受けずに従来どおりに行うことができる。As described above, in this embodiment, the EEPR is
Writing and reading data to and from the OM20
It can be done as usual without any restrictions.
【００１７】次に、別の装置のファイル盤が実装された
場合の動作を説明する。ＣＰＵ１０７はデータをＥＥＰ
ＲＯＭ２０から読み出す場合、上述の場合と同様にアド
レスデータおよび装置番号信号をそれぞれアドレスバス
１００および信号線１０５に出力する。アドレス変換回
路２１は、ＣＰＵ１０７からのアドレスデータを装置番
号信号にもとづいて所定のアドレスデータに変換し、Ｅ
ＥＰＲＯＭ２０に与える。そして、ＣＰＵ１０７はＥＥ
ＰＲＯＭ２０から例えばデータ３００を受け取り、その
チェックサムを計算し、その結果がＥＥＰＲＯＭ２０か
ら読み出したチェックサムデータ３０１の値と一致すれ
ば、読み出したデータ３００は正常であると判断する。
しかし、この場合にはＣＰＵ１０７がアドレス変換回路
２１に与える装置番号は、この誤って実装されたファイ
ル盤に対応していないので、ＥＥＰＲＯＭ２０からは正
しいアドレス領域からデータが読み出されず、従って、
計算で求めたチェックサムと、読み出したチェックサム
データの値とは一致せず、データは不正常と判断するこ
とになる。すなわち、ファイル盤が誤実装された場合に
は、ＥＥＰＲＯＭから読み出したデータは不正常と判断
され、その結果、ファイル盤の誤実装を検出することが
可能となる。Next, the operation when the file board of another device is mounted will be described. CPU107 EEP the data
When reading from the ROM 20, the address data and the device number signal are output to the address bus 100 and the signal line 105, respectively, as in the above case. The address conversion circuit 21 converts the address data from the CPU 107 into predetermined address data based on the device number signal, and E
It is given to the EPROM 20. Then, the CPU 107 sets EE
For example, the data 300 is received from the PROM 20, its checksum is calculated, and if the result matches the value of the checksum data 301 read from the EEPROM 20, it is judged that the read data 300 is normal.
However, in this case, since the device number given by the CPU 107 to the address conversion circuit 21 does not correspond to the file board that is erroneously mounted, the data cannot be read from the correct address area from the EEPROM 20, and therefore,
The calculated checksum does not match the value of the read checksum data, and the data is determined to be abnormal. That is, when the file board is erroneously mounted, the data read from the EEPROM is determined to be abnormal, and as a result, the erroneous mounting of the file board can be detected.
【００１８】[0018]
【発明の効果】以上説明したように本発明のファイル誤
実装検出装置では、ＥＥＰＲＯＭに与えられるアドレス
は、アドレス変換回路により所定のデータにもとづいて
変換される。従って、上記所定のデータをファイル盤ご
とに異なるものとすることにより、ファイル盤が誤って
実装された場合には、正しいアドレスからデータおよび
チェックサムデータが読み出されなくなり、その結果、
チェックサムにもとづく検査によってファイル盤の誤実
装を検出することが可能となる。As described above, in the file erroneous mounting detection device of the present invention, the address given to the EEPROM is converted by the address conversion circuit based on predetermined data. Therefore, by making the predetermined data different for each file board, if the file board is mounted by mistake, the data and checksum data cannot be read from the correct address, and as a result,
Inspection based on the checksum makes it possible to detect erroneous mounting of the file board.
【図１】本発明によるファイル盤誤実装検出装置の一例
を示すブロック図である。FIG. 1 is a block diagram showing an example of a file board erroneous mounting detection device according to the present invention.
【図２】図１のファイル盤誤実装検出装置を構成するＥ
ＥＰＲＯＭのデータフォーマットを示す図である。2 is a block diagram of the file board error mounting detection device of FIG.
It is a figure which shows the data format of EPROM.
【図３】従来のファイル盤誤実装検出装置の一例を示す
ブロック図である。FIG. 3 is a block diagram showing an example of a conventional file board mismounting detection device.
【図４】図３のファイル盤誤実装検出装置を構成するＥ
ＥＰＲＯＭのデータフォーマットを示す図である。[Fig. 4] E constituting the file board error mounting detection device of Fig. 3
It is a figure which shows the data format of EPROM.
２０ ＥＥＰＲＯＭ ２１ アドレス変換回路 １００，１０６ アドレスバス １０１ データバス １０２ 書き込み信号線 １０３ 読み出し信号線 １０４ チップイネーブル信号 １０５ 装置番号信号線 １０７ ＣＰＵ １０８ ＣＰＵ盤 ２１０，２１１ データブロック ２２０，２２１ チェックサム領域 ３００，３０２ データ ３０１，３０３ チェックサム 20 EEPROM 21 address conversion circuit 100, 106 address bus 101 data bus 102 write signal line 103 read signal line 104 chip enable signal 105 device number signal line 107 CPU 108 CPU board 210, 211 data block 220, 221 checksum area 300, 302 Data 301,303 Checksum
Claims (1)
れ所定のアドレスに格納されたＥＥＰＲＯＭからなるフ
ァイル盤の誤実装を検出する装置において、 アドレスデータと、前記ファイル盤に対応する所定のデ
ータとを出力するアドレス生成手段と、 このアドレス生成手段が出力する前記アドレスデータと
前記所定のデータとにもとづいて前記ＰＲＯＭにアドレ
スデータを与えるアドレス変換回路と、 前記ＰＲＯＭから読み出されたデータとそのチェックサ
ムデータとにもとづいて、前記ＰＲＯＭから読み出され
たデータを検査するデータ検査手段とを備えたことを特
徴とするファイル盤誤実装検出装置。1. An apparatus for detecting erroneous mounting of a file board composed of an EEPROM in which data and its checksum data are stored at predetermined addresses, and outputs address data and predetermined data corresponding to the file board. Address generating means, an address conversion circuit for giving address data to the PROM based on the address data and the predetermined data output from the address generating means, data read from the PROM and its checksum data And a data inspection means for inspecting data read from the PROM based on the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203066A JPH0546487A (en) | 1991-08-14 | 1991-08-14 | Detector for erroneous mounting of file panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203066A JPH0546487A (en) | 1991-08-14 | 1991-08-14 | Detector for erroneous mounting of file panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0546487A true JPH0546487A (en) | 1993-02-26 |
Family
ID=16467780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3203066A Pending JPH0546487A (en) | 1991-08-14 | 1991-08-14 | Detector for erroneous mounting of file panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546487A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012221413A (en) * | 2011-04-13 | 2012-11-12 | Nec Access Technica Ltd | Information processing device, data-access method thereof, and data-access program |
| CN108121615A (en) * | 2016-11-28 | 2018-06-05 | 中国科学院沈阳自动化研究所 | A kind of date storage method based on redundancy fault-tolerant mechanism |
-
1991
- 1991-08-14 JP JP3203066A patent/JPH0546487A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012221413A (en) * | 2011-04-13 | 2012-11-12 | Nec Access Technica Ltd | Information processing device, data-access method thereof, and data-access program |
| CN108121615A (en) * | 2016-11-28 | 2018-06-05 | 中国科学院沈阳自动化研究所 | A kind of date storage method based on redundancy fault-tolerant mechanism |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63317787A (en) | Inspector for digital circuit | |
| US4924465A (en) | Memory with function test of error detection/correction device | |
| JPH0546487A (en) | Detector for erroneous mounting of file panel | |
| JP2010117994A (en) | Inspection system | |
| JPH0257676B2 (en) | ||
| JP2002366505A (en) | Method and device for detecting mounting position | |
| JPS6016996Y2 (en) | Address selection device for input/output interface device | |
| JP2704062B2 (en) | Information processing device | |
| JP2609768B2 (en) | Error detection method for control information read data | |
| JPH04341998A (en) | Memory circuit | |
| JPS636642A (en) | Detecting device for card packing state | |
| JP2976621B2 (en) | Semiconductor integrated circuit | |
| JPH04350745A (en) | Storage discriminating circuit | |
| KR100401542B1 (en) | Apparatus for testing pcb | |
| JPH01205357A (en) | System for testing memory error detecting circuit | |
| KR20000009118A (en) | Apparatus and method for verifying error of reading/writing data | |
| JPH0573437A (en) | Memory parity circuit | |
| JPH01169648A (en) | Error detecting circuit | |
| JPS60186951A (en) | Memory check system | |
| JPH02137045A (en) | Address check system | |
| JPS58134343A (en) | Check bit generating system | |
| JPS59112588A (en) | Mounting slot read-out system for substrate | |
| JPH05241868A (en) | Testing system of memory error correction/detection circuit | |
| JPS63285654A (en) | System for detecting mounting error of memory module | |
| JPH0398129A (en) | Parity error detection system |