JPH054261U - Ｃｐｕ保護方式 - Google Patents

Ｃｐｕ保護方式

Info

Publication number
JPH054261U
JPH054261U JP5015991U JP5015991U JPH054261U JP H054261 U JPH054261 U JP H054261U JP 5015991 U JP5015991 U JP 5015991U JP 5015991 U JP5015991 U JP 5015991U JP H054261 U JPH054261 U JP H054261U
Authority
JP
Japan
Prior art keywords
cpu
bus
working
boards
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5015991U
Other languages
English (en)
Inventor
孝行 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5015991U priority Critical patent/JPH054261U/ja
Publication of JPH054261U publication Critical patent/JPH054261U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【構成】おのおのＣＰＵを実装した複数のＣＰＵ基盤
１，２のそれぞれに、ほかの前記ＣＰＵ基盤との間で障
害を有無を示す情報を授受しあい現用側及び予備側を決
定し、現用側になることを決定したときに自基盤のバス
を外部の共通バス３に接続させる制御信号を発する現用
決定回路１１，２１を設けてある。 【効果】外部にＣＰＵを選択する外部回路を必要とせ
ず、多重化されたＣＰＵ基盤を制御するための制御系を
単純にすることができる。又、バス開閉の制御を、ハー
ドウェアロジックで直接制御せず、ＣＰＵの判断に基づ
いて行えるために、バス開放が瞬間的に衝突して素子を
破壊するなどの不具合が発生するのを防ぐことがでる。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案はＣＰＵ保護方式に関し、特に冗長構成されたＣＰＵシステムのための ＣＰＵ保護方式に関する。
【０００２】
【従来の技術】
従来のこの種のＣＰＵ保護方式では、複数台のＣＰＵ基盤の外部に現用／予備 を決定する回路を設けて、ＣＰＵの運用状態を決めるようにしている。
【０００３】
【考案が解決しようとする課題】
この従来のＣＰＵ保護方式では、ＣＰＵの外部に現用側を決定する回路が設け られているので、この回路が故障した場合、あるいはこの回路を実装した基盤が 引き抜かれた場合に、いずれのＣＰＵを現用として選択るすのか制御が不能にな るという問題点がある。
【０００４】 又、現用のＣＰＵの切り替えが行われる瞬間に、バスが一時的にいずれのＣＰ Ｕとも開放される状態となり、システム全体の電源を不安定にさせる等の悪影響 を与えるという問題点がある。
【０００５】
【課題を解決するための手段】
本考案のＣＰＵ保護方式は、おのおのＣＰＵを実装した複数のＣＰＵ基盤のそ れぞれに、ほかの前記ＣＰＵ基盤との間で障害を有無を示す情報を授受しあい現 用側及び予備側を決定し、現用側になることを決定したときに自基盤のバスを外 部の共通バスに接続させる制御信号を発する現用決定回路を設けてある。
【０００６】
【実施例】
次に本考案について図面を参照して説明する。
【０００７】 図１は本考案の一実施例をブロック図である。同図において、参照符号１およ び２はＣＰＵ基盤を表わし、この２枚のＣＰＵ基盤１および２は同じ構成を持ち 、互いに２重化されている。
【０００８】 例えばＣＰＵ基盤１が現用側として動作中に障害発生すると、これを検出した 現用決定回路１１が相手側のＣＰＵ基盤２に対してその検出情報を信号線ａを通 して伝達し、同時にアンドゲート１６にその検出情報を与えて３ステートバッフ ァ１５を閉じることによって、自らのバスを外部の共通バス３に対して閉じる。
【０００９】 相手側のＣＰＵ基盤２に障害が生じた場合は、信号線ｂによってその情報が現 用決定回路１１に伝えられ、現用決定回路１１は自らが現用側へ切替えるべき旨 をＣＰＵ１２に、インタフェース１３を通して伝える。この情報を受け取ったＣ ＰＵ１２は、一定時間経過した後、インタフェース１４を通しオアゲート１６を にバスを開放する設定を行い、これに応じて２３ステートバッファ１５が開き、 ＣＰＵ基盤１側のバスが外部の共通バス３に開放され、ＣＰＵ基盤１が現用とな る。尚、ＣＰＵ１がバスを開放するまで一定時間あけるのは、ＣＰＵ基盤１およ び２のバス接続が瞬間的に衝突するのを防ぐためである。
【００１０】 又、バス開閉の制御を行うインタフェース１４は、電源投入時、あるいは基盤 挿入時にバスを閉じる向きにリセットするリセット機構を有している。
【００１１】
【考案の効果】
以上説明したように本考案によれば、現用決定回路をＣＰＵ基盤内に設けるこ とによって、外部にＣＰＵを選択する外部回路を必要とせず、多重化されたＣＰ Ｕ基盤を制御するための制御系を単純にすることができる。
【００１２】 又、バス開閉の制御を、ハードウェアロジックで直接制御せず、ＣＰＵの判断 に基づいて行えるために、バス開放が瞬間的に衝突して素子を破壊するなどの不 具合が発生するのを防ぐことがでる。
【図面の簡単な説明】
【図１】本考案の一実施例をブロック図である。
【符号の説明】
１，２ ＣＰＵ基盤 １１，２１ 現用決定回路 １２，２２ ＣＰＵ １３，１４，２３，２４ インタフェース １５，２５ ３ステートバッファ １６，２６ オアゲート

Claims (1)

  1. 【実用新案登録請求の範囲】 【請求項１】 おのおのＣＰＵを実装した複数のＣＰＵ
    基盤のそれぞれに、ほかの前記ＣＰＵ基盤との間で障害
    を有無を示す情報を授受しあい現用側及び予備側を決定
    し、現用側になることを決定したときに自基盤のバスを
    外部の共通バスに接続させる制御信号を発する現用決定
    回路を設けてある特徴とするＣＰＵ保護方式。
JP5015991U 1991-07-01 1991-07-01 Ｃｐｕ保護方式 Pending JPH054261U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5015991U JPH054261U (ja) 1991-07-01 1991-07-01 Ｃｐｕ保護方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5015991U JPH054261U (ja) 1991-07-01 1991-07-01 Ｃｐｕ保護方式

Publications (1)

Publication Number Publication Date
JPH054261U true JPH054261U (ja) 1993-01-22

Family

ID=12851419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5015991U Pending JPH054261U (ja) 1991-07-01 1991-07-01 Ｃｐｕ保護方式

Country Status (1)

Country Link
JP (1) JPH054261U (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57164346A (en) * 1981-04-01 1982-10-08 Matsushita Electric Ind Co Ltd Duplex system microcomputer device
JPS59167730A (ja) * 1983-03-14 1984-09-21 Nec Corp バス結合装置
JPS63240145A (ja) * 1987-03-27 1988-10-05 Nec Corp デイジタル信号伝送方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57164346A (en) * 1981-04-01 1982-10-08 Matsushita Electric Ind Co Ltd Duplex system microcomputer device
JPS59167730A (ja) * 1983-03-14 1984-09-21 Nec Corp バス結合装置
JPS63240145A (ja) * 1987-03-27 1988-10-05 Nec Corp デイジタル信号伝送方式

Similar Documents

Publication Publication Date Title
JPH054261U (ja) Ｃｐｕ保護方式
US6574686B1 (en) Method for overcoming faults in an ATM I/O module and lines connected thereto
JP2978622B2 (ja) 無停止型コンピュータ
JPH10304598A (ja) 電源切替装置
JP2861595B2 (ja) 冗長化ｃｐｕユニットの切り替え制御装置
KR0135539B1 (ko) 전전자 교환기의 경보시스템
JPH05233579A (ja) ホットスタンバイ式二重化システム
JP2531302B2 (ja) 二重化切替方式
JPH07152705A (ja) フェール・セーフプロセッサを用いたデータ転送システム
JP2001327071A (ja) 二重系制御回路
JPS6239465Y2 (ja)
JPH0795282B2 (ja) ２重化マイクロプロセッサの自動切換装置
JPH09308101A (ja) 電源交絡監視制御方式
JP3528825B2 (ja) 冗長回線切替装置及び冗長回線切替システム
JP2549186B2 (ja) 多接続電源盤の瞬断復電方式
KR0136396B1 (ko) 전전자 교환기의 프로세서간 메세지 복구 버스구조 및 억세스 방법
JPH07319838A (ja) プログラム読出方式
JPH0563802A (ja) 交換機の二重化装置
JPH0954739A (ja) 回線アダプタ
JPS63133409A (ja) 断路器補助リレ−回路の監視装置
JPH04280354A (ja) データ転送機構
JPS5810217A (ja) 電源装置
JPH11305801A (ja) プロセス制御装置
KR19990030149U (ko) 교환 시스템에서 에이티엠 포트 이중화 장치
JPS6093731A (ja) 断路器接点増幅用リレ−回路の監視装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990413