JPH0537819A - 振幅制御回路 - Google Patents
振幅制御回路Info
- Publication number
- JPH0537819A JPH0537819A JP3191600A JP19160091A JPH0537819A JP H0537819 A JPH0537819 A JP H0537819A JP 3191600 A JP3191600 A JP 3191600A JP 19160091 A JP19160091 A JP 19160091A JP H0537819 A JPH0537819 A JP H0537819A
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- signal
- output
- counter
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
- H03K5/088—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は、振幅基準信号を時間軸多重したデ
ジタル信号の振幅値を自動制御する振幅制御回路に関す
るもので、組立後の調整が不要であり、ＡＤ変換器と完
全独立して動作することを目的とする。 【構成】 振幅検出器５で振幅値を検出し、比較器１９
で検出振幅６と設定振幅２０とを比較し、アップダウン
カウンタ２３を制御する。カウンタ出力３がＲＯＭ２の
入力信号１と出力信号４との乗算係数を変化させる。こ
こで、検出振幅６が設定振幅２０より大きいとき、カウ
ンタ出力３をカウントダウンさせ、ＲＯＭ２の乗算係数
を１より小さくし、出力信号４の振幅を減少させる。即
ち、振幅基準信号を参照しながら、ＲＯＭの入出力信号
の振幅比がフィードバック制御される。
ジタル信号の振幅値を自動制御する振幅制御回路に関す
るもので、組立後の調整が不要であり、ＡＤ変換器と完
全独立して動作することを目的とする。 【構成】 振幅検出器５で振幅値を検出し、比較器１９
で検出振幅６と設定振幅２０とを比較し、アップダウン
カウンタ２３を制御する。カウンタ出力３がＲＯＭ２の
入力信号１と出力信号４との乗算係数を変化させる。こ
こで、検出振幅６が設定振幅２０より大きいとき、カウ
ンタ出力３をカウントダウンさせ、ＲＯＭ２の乗算係数
を１より小さくし、出力信号４の振幅を減少させる。即
ち、振幅基準信号を参照しながら、ＲＯＭの入出力信号
の振幅比がフィードバック制御される。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号などに振幅基
準信号を時間軸多重したデジタル信号の振幅値を自動制
御する振幅制御回路に関する。
準信号を時間軸多重したデジタル信号の振幅値を自動制
御する振幅制御回路に関する。
【０００２】
【従来の技術】映像信号などのアナログ信号をＡＤ変換
するときに、変換後のデジタル信号の振幅値を正確にす
るためにＡＧＣ（Ａｕｔｏｍａｔｉｃ ＧａｉｎＣｏｎ
ｔｒｏｌｅｒ）を用いる場合がある。ＡＤ変換時に用い
るＡＧＣの方式としては、入力のアナログ信号内に、予
め振幅の基準となる振幅基準信号を時間軸多重してお
き、これを参照しながら信号振幅が設定値となるように
フィードバック制御を行うのが一般的である。
するときに、変換後のデジタル信号の振幅値を正確にす
るためにＡＧＣ（Ａｕｔｏｍａｔｉｃ ＧａｉｎＣｏｎ
ｔｒｏｌｅｒ）を用いる場合がある。ＡＤ変換時に用い
るＡＧＣの方式としては、入力のアナログ信号内に、予
め振幅の基準となる振幅基準信号を時間軸多重してお
き、これを参照しながら信号振幅が設定値となるように
フィードバック制御を行うのが一般的である。
【０００３】また、信号振幅の制御方法としては、利得
可変型のアナログ増幅器を用いてＡＤ変換前の信号振幅
を直接制御するものと、ＡＤ変換器の基準電圧を制御し
てＡＤ変換器の入力ダイナミックレンジを変化させるこ
とにより変換後のデジタル信号の振幅を制御するものが
知られている。
可変型のアナログ増幅器を用いてＡＤ変換前の信号振幅
を直接制御するものと、ＡＤ変換器の基準電圧を制御し
てＡＤ変換器の入力ダイナミックレンジを変化させるこ
とにより変換後のデジタル信号の振幅を制御するものが
知られている。
【０００４】
【発明が解決しようとする課題】ところが、上記従来の
振幅制御方法のうち前者は、アナログ利得可変回路の適
切な動作状態を得るために組立後に調整が必要であると
いう欠点を持つ。また、後者は、ＡＤ変換器のダイナミ
ックレンジを最適値より狭めて使うことになるので、信
号対雑音比が劣化するという課題があった。
振幅制御方法のうち前者は、アナログ利得可変回路の適
切な動作状態を得るために組立後に調整が必要であると
いう欠点を持つ。また、後者は、ＡＤ変換器のダイナミ
ックレンジを最適値より狭めて使うことになるので、信
号対雑音比が劣化するという課題があった。
【０００５】本発明は、上記従来の課題を解決するもの
であり、調整が不要で、ＡＤ変換器のダイナミックレン
ジを損なうことなく、ＡＤ変換後のデジタル信号の振幅
を設定値に自動制御することのできる振幅制御回路を提
供することを目的とする。
であり、調整が不要で、ＡＤ変換器のダイナミックレン
ジを損なうことなく、ＡＤ変換後のデジタル信号の振幅
を設定値に自動制御することのできる振幅制御回路を提
供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、アドレスの下位ｎビットに入力される信
号に係数を乗じて乗算結果を出力し、前記係数をアドレ
スの上位ｍビットで変化させる読み出し専用メモリー
（ただし、ｎ，ｍは正の整数）と、前記読み出し専用メ
モリーの出力信号から、予め時間軸多重しておいた振幅
基準信号を検出しその振幅を出力する振幅検出器と前記
振幅検出器の出力と設定振幅とを比較し、振幅検出器の
出力が設定振幅より大きいときアクティブとなる第１の
カウンタ制御信号を出力し、振幅検出器の出力と設定振
幅が等しいときアクティブとなる第２のカウンタ制御信
号を出力する比較器と、前記第１のカウンタ制御信号に
よりカウントアップ，カウントダウンを切換可能なアッ
プダウン制御端子を有し、前記第２のカウンタ制御信号
によりカウント動作を停止可能なイネーブル制御端子を
有し、ｍビットのカウンタ出力信号を前記読み出し専用
メモリーの上位アドレスに出力するアップダウンカウン
タとを備えた構成となっている。
成するために、アドレスの下位ｎビットに入力される信
号に係数を乗じて乗算結果を出力し、前記係数をアドレ
スの上位ｍビットで変化させる読み出し専用メモリー
（ただし、ｎ，ｍは正の整数）と、前記読み出し専用メ
モリーの出力信号から、予め時間軸多重しておいた振幅
基準信号を検出しその振幅を出力する振幅検出器と前記
振幅検出器の出力と設定振幅とを比較し、振幅検出器の
出力が設定振幅より大きいときアクティブとなる第１の
カウンタ制御信号を出力し、振幅検出器の出力と設定振
幅が等しいときアクティブとなる第２のカウンタ制御信
号を出力する比較器と、前記第１のカウンタ制御信号に
よりカウントアップ，カウントダウンを切換可能なアッ
プダウン制御端子を有し、前記第２のカウンタ制御信号
によりカウント動作を停止可能なイネーブル制御端子を
有し、ｍビットのカウンタ出力信号を前記読み出し専用
メモリーの上位アドレスに出力するアップダウンカウン
タとを備えた構成となっている。
【０００７】
【作用】従って、本発明によれば、振幅検出器におい
て、読み出し専用メモリー（Ｒｅａｄ Ｏｎｌｙ Ｍｅ
ｍｏｒｙ 以下、ＲＯＭと略す）を通過したデジタル信
号中から、予め時間軸多重しておいた振幅基準信号の振
幅値を検出する。次に、比較器において前記検出振幅と
設定振幅とを比較し、この結果でアップダウンカウンタ
を制御する。更に、アップダウンカウンタ出力がＲＯＭ
の上位アドレスをアクセスすることにより、ＲＯＭの下
位アドレスをアクセスする入力信号とＲＯＭの出力信号
との間の乗算係数を変化させる。
て、読み出し専用メモリー（Ｒｅａｄ Ｏｎｌｙ Ｍｅ
ｍｏｒｙ 以下、ＲＯＭと略す）を通過したデジタル信
号中から、予め時間軸多重しておいた振幅基準信号の振
幅値を検出する。次に、比較器において前記検出振幅と
設定振幅とを比較し、この結果でアップダウンカウンタ
を制御する。更に、アップダウンカウンタ出力がＲＯＭ
の上位アドレスをアクセスすることにより、ＲＯＭの下
位アドレスをアクセスする入力信号とＲＯＭの出力信号
との間の乗算係数を変化させる。
【０００８】ここで、例えば、ＲＯＭには１を中心とす
る乗算係数を書き込んでおき、前記検出振幅が設定振幅
より大きいとき、アップダウンカウンタ出力を、乗算係
数が１より小さくなる方向にカウントダウンさせれば、
ＲＯＭの出力信号振幅は減少する。即ち、フィードバッ
ク制御により、振幅基準信号を参照しながら、ＲＯＭの
入出力信号の振幅比が自動制御される。
る乗算係数を書き込んでおき、前記検出振幅が設定振幅
より大きいとき、アップダウンカウンタ出力を、乗算係
数が１より小さくなる方向にカウントダウンさせれば、
ＲＯＭの出力信号振幅は減少する。即ち、フィードバッ
ク制御により、振幅基準信号を参照しながら、ＲＯＭの
入出力信号の振幅比が自動制御される。
【０００９】
【実施例】以下、本発明の実施例について詳細に述べ
る。図１は、本発明の一実施例における振幅制御回路の
構成を示したものである。図２に振幅の基準となる振幅
基準信号を時間軸多重したアナログ映像信号の一例を示
す。図１において、入力信号１は、前記アナログ映像信
号をＡＤ変換器（図示せず）を用いてデジタル信号に変
換したもので、有効ビット数ｎ（ｎは正の整数）とす
る。
る。図１は、本発明の一実施例における振幅制御回路の
構成を示したものである。図２に振幅の基準となる振幅
基準信号を時間軸多重したアナログ映像信号の一例を示
す。図１において、入力信号１は、前記アナログ映像信
号をＡＤ変換器（図示せず）を用いてデジタル信号に変
換したもので、有効ビット数ｎ（ｎは正の整数）とす
る。
【００１０】ＲＯＭ２は、アドレスの下位ｎビットに入
力信号１がアクセスし、アドレスの上位ｍ（ｍは正の整
数）ビットにカウンタ出力信号３がアクセスし、ｎビッ
トの出力信号４を出力する。そして、下位ｎビットのア
ドレスに対応するメモリセルには、アドレス値に係数を
乗じた値が書き込まれており、上位ｍビットのアドレス
により、この係数を変化させておく。即ち、ＲＯＭ２
は、アドレスの上位ｍビットで乗算係数を変化できる乗
算器として動作し、アドレスの上位ｍビットで制御され
るデジタルボリュームとも考えられる。
力信号１がアクセスし、アドレスの上位ｍ（ｍは正の整
数）ビットにカウンタ出力信号３がアクセスし、ｎビッ
トの出力信号４を出力する。そして、下位ｎビットのア
ドレスに対応するメモリセルには、アドレス値に係数を
乗じた値が書き込まれており、上位ｍビットのアドレス
により、この係数を変化させておく。即ち、ＲＯＭ２
は、アドレスの上位ｍビットで乗算係数を変化できる乗
算器として動作し、アドレスの上位ｍビットで制御され
るデジタルボリュームとも考えられる。
【００１１】入力信号１は、ＲＯＭ２を通過して、出力
信号４となる。振幅検出器５は、この出力信号４の中か
ら、図２に示す振幅基準信号を抽出し、その振幅の基準
値を検出振幅６として出力する。
信号４となる。振幅検出器５は、この出力信号４の中か
ら、図２に示す振幅基準信号を抽出し、その振幅の基準
値を検出振幅６として出力する。
【００１２】図３に振幅検出器５の具体的な一例を示
し、以下説明する。図３において、振幅検出器の入力信
号７は、ローパスフィルタ８によりノイズ成分が除去さ
れ、図２に示す振幅基準信号の中の第１基準信号を、第
１基準信号検出器９で標本化し、第１加算器１０で第１
基準信号データの加算平均値１１を求める。同様に、第
２基準信号検出器１２と第２加算器１３で第２基準信号
データの加算平均値１４を求める。次に、減算器１５に
おいて、前記第１基準信号データの加算平均値１１と、
第２基準信号データの加算平均値１４の差、即ち、振幅
の基準値１６を得る。更に、スムージング処理１７で、
振幅の基準値１６を設定回数スムージングして、振幅検
出器５の出力信号１８を得る。ここで、ローパスフィル
タ，データの加算平均、スムージングを施すのは、ノイ
ズや変動を除去し検出値の信頼性を向上させるためであ
る。
し、以下説明する。図３において、振幅検出器の入力信
号７は、ローパスフィルタ８によりノイズ成分が除去さ
れ、図２に示す振幅基準信号の中の第１基準信号を、第
１基準信号検出器９で標本化し、第１加算器１０で第１
基準信号データの加算平均値１１を求める。同様に、第
２基準信号検出器１２と第２加算器１３で第２基準信号
データの加算平均値１４を求める。次に、減算器１５に
おいて、前記第１基準信号データの加算平均値１１と、
第２基準信号データの加算平均値１４の差、即ち、振幅
の基準値１６を得る。更に、スムージング処理１７で、
振幅の基準値１６を設定回数スムージングして、振幅検
出器５の出力信号１８を得る。ここで、ローパスフィル
タ，データの加算平均、スムージングを施すのは、ノイ
ズや変動を除去し検出値の信頼性を向上させるためであ
る。
【００１３】図１の説明に戻る。検出振幅６は、比較器
１９において、設計者が希望する設定振幅２０と比較さ
れる。検出振幅６が設定振幅２０より大きいとき、第１
のカウンタ制御信号２１をアクティブにする。また、検
出振幅６と設定振幅２０が等しいとき、第２のカウンタ
制御信号２２をアクティブにする。
１９において、設計者が希望する設定振幅２０と比較さ
れる。検出振幅６が設定振幅２０より大きいとき、第１
のカウンタ制御信号２１をアクティブにする。また、検
出振幅６と設定振幅２０が等しいとき、第２のカウンタ
制御信号２２をアクティブにする。
【００１４】次に、アップダウンカウンタ２３は、第１
のカウンタ制御信号２１がアクティブの時、カウントダ
ウンし、アクティブでないときはカウントアップする、
アップダウン制御端子付のカウンタである。また、第２
のカウンタ制御信号２２がアクティブの時、カウント動
作を停止し、アクティブでないときはカウント動作を行
うイネーブル制御端子を持つ。更に、動作クロック２４
の周期は、前記振幅基準信号が検出される周期と一致さ
せてアップダウンカウンタ２３を動作させる。
のカウンタ制御信号２１がアクティブの時、カウントダ
ウンし、アクティブでないときはカウントアップする、
アップダウン制御端子付のカウンタである。また、第２
のカウンタ制御信号２２がアクティブの時、カウント動
作を停止し、アクティブでないときはカウント動作を行
うイネーブル制御端子を持つ。更に、動作クロック２４
の周期は、前記振幅基準信号が検出される周期と一致さ
せてアップダウンカウンタ２３を動作させる。
【００１５】つまり、カウンタ出力３は、前記出力信号
４に応じて変化し、検出振幅６が設定振幅２０より大き
ければカウントダウン方向へ、検出振幅６と設定振幅２
０が等しければそのままホールドし、検出振幅６が設定
振幅２０より小さければカウントアップ方向へ値が推移
する。
４に応じて変化し、検出振幅６が設定振幅２０より大き
ければカウントダウン方向へ、検出振幅６と設定振幅２
０が等しければそのままホールドし、検出振幅６が設定
振幅２０より小さければカウントアップ方向へ値が推移
する。
【００１６】ここで、カウンタ出力３、即ち前記ＲＯＭ
２の上位ｍビットのアドレスの値がカウントダウンした
時、ＲＯＭ２における入出力の乗算係数が減少するよう
に、ＲＯＭ２の内容を書き込んでおく。すると、出力信
号４が設定振幅より大きいとき、アップダウンカウンタ
２３がカウントダウンし、ＲＯＭ２を通過する信号振幅
が減少し、設定振幅に近づく。つまり、フィードバック
制御により出力信号振幅が設定した一定値に維持される
ように動作する。
２の上位ｍビットのアドレスの値がカウントダウンした
時、ＲＯＭ２における入出力の乗算係数が減少するよう
に、ＲＯＭ２の内容を書き込んでおく。すると、出力信
号４が設定振幅より大きいとき、アップダウンカウンタ
２３がカウントダウンし、ＲＯＭ２を通過する信号振幅
が減少し、設定振幅に近づく。つまり、フィードバック
制御により出力信号振幅が設定した一定値に維持される
ように動作する。
【００１７】なお、第２のカウンタ制御信号２２は、な
くても本振幅制御回路は基本的に動作するが、設定振幅
と出力振幅が一致したときも振幅が変化し続けるので、
回路動作の安定性の面から使用するのが望ましい。
くても本振幅制御回路は基本的に動作するが、設定振幅
と出力振幅が一致したときも振幅が変化し続けるので、
回路動作の安定性の面から使用するのが望ましい。
【００１８】次に、更に具体的な例を説明する。入力信
号１として８ビットのデジタル映像信号を想定する。振
幅値は０から２５５までの間となる。図２において、Ａ
Ｄ変換後に振幅の基準値が例えば２００となるべき振幅
基準信号を１フレームのある１ラインに挿入した映像信
号をＡＤ変換し、入力信号１とする。この時、アップダ
ウンカウンタ２３の動作クロック２４は、フレーム周期
となる。この時、アップダウンカウンタ２３の動作クロ
ック２４は、フレーム周期となる。アップダウンカウン
タ２３の出力ビット数を６ビットとすると、ＲＯＭ２
は、入力アドレス１４ビット，出力８ビットの合計要領
１２８ｋビットのＲＯＭを用いることになる。
号１として８ビットのデジタル映像信号を想定する。振
幅値は０から２５５までの間となる。図２において、Ａ
Ｄ変換後に振幅の基準値が例えば２００となるべき振幅
基準信号を１フレームのある１ラインに挿入した映像信
号をＡＤ変換し、入力信号１とする。この時、アップダ
ウンカウンタ２３の動作クロック２４は、フレーム周期
となる。この時、アップダウンカウンタ２３の動作クロ
ック２４は、フレーム周期となる。アップダウンカウン
タ２３の出力ビット数を６ビットとすると、ＲＯＭ２
は、入力アドレス１４ビット，出力８ビットの合計要領
１２８ｋビットのＲＯＭを用いることになる。
【００１９】ＲＯＭ２の内容としては、アドレスの上位
６ビットの０から１２７の内、中心の６３には、下位８
ビットのアドレス値そのものを書き込み、６２から０
は、下位８ビットのアドレス値に係数を乗じた値を、係
数が次第に１より小さくなるように６５から１２７は、
係数が次第に１より大きくなるように書き込む。
６ビットの０から１２７の内、中心の６３には、下位８
ビットのアドレス値そのものを書き込み、６２から０
は、下位８ビットのアドレス値に係数を乗じた値を、係
数が次第に１より小さくなるように６５から１２７は、
係数が次第に１より大きくなるように書き込む。
【００２０】ここで、設定振幅２０を２００とすること
により、ＲＯＭ２の出力信号４は振幅基準信号部分の振
幅が２００となるように制御される。即ち、デジタル映
像信号の振幅が希望する一定値に正確に保たれる。
により、ＲＯＭ２の出力信号４は振幅基準信号部分の振
幅が２００となるように制御される。即ち、デジタル映
像信号の振幅が希望する一定値に正確に保たれる。
【００２１】本実施例において、振幅制御の動作状態を
決定付けるのは、ＲＯＭ２のビット数、乗算係数の設定
の仕方、そして、動作クロック２４の周期であり、設計
段階で最適値に設定すれば、最良の動作状態を得るため
に、アナログ方式の様な調整は必要ない。また、ＡＤ変
換器とは完全に独立して動作するので、ＡＤ変換そのも
のに直接影響を与えることはない。
決定付けるのは、ＲＯＭ２のビット数、乗算係数の設定
の仕方、そして、動作クロック２４の周期であり、設計
段階で最適値に設定すれば、最良の動作状態を得るため
に、アナログ方式の様な調整は必要ない。また、ＡＤ変
換器とは完全に独立して動作するので、ＡＤ変換そのも
のに直接影響を与えることはない。
【００２２】以上が本発明の振幅制御回路の一実施例の
説明であるが、扱う信号は映像信号に限定するものでは
なく、音声信号や各種センサーで得られた電気信号等
に、振幅基準信号を時間軸多重した信号をＡＤ変換した
デジタル信号に、広く適用することが出来る。
説明であるが、扱う信号は映像信号に限定するものでは
なく、音声信号や各種センサーで得られた電気信号等
に、振幅基準信号を時間軸多重した信号をＡＤ変換した
デジタル信号に、広く適用することが出来る。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
は、信号の振幅制御をＲＯＭとアップダウンカウンタを
用いた、完全なデジタル処理で実現しているので、組立
後に調整を必要とせずに高性能が得られ、回路の集積化
も容易である。
は、信号の振幅制御をＲＯＭとアップダウンカウンタを
用いた、完全なデジタル処理で実現しているので、組立
後に調整を必要とせずに高性能が得られ、回路の集積化
も容易である。
【００２４】従って、映像音響機器等のＡＤ変換部分に
内蔵することにより効果を発揮する。
内蔵することにより効果を発揮する。
【図１】本発明の一実施例における振幅制御回路のブロ
ック図
ック図
【図２】本実施例におけるアナログ映像信号を示す信号
波形図
波形図
【図３】本実施例における振幅検出器を示すブロック図
１ 入力信号 ２ ＲＯＭ ３ カウンタ出力信号 ４ 出力信号 ５ 振幅検出器 ６ 検出振幅 ７ 振幅検出器の入力信号 ８ ローパスフィルタ ９ 第１基準信号検出器 １０ 第１加算器 １１ 第１基準信号データの加算平均値 １２ 第２基準信号検出器 １３ 第２加算器 １４ 第２基準信号データの加算平均値 １５ 減算器 １６ 振幅の基準値 １７ スムージング処理 １８ 振幅検出器の出力信号 １９ 比較器 ２０ 設定振幅 ２１ 第１のカウンタ制御信号 ２２ 第２のカウンタ制御信号 ２３ アップダウンカウンタ ２４ クロック
Claims (1)
- 【特許請求の範囲】 【請求項１】 振幅基準信号を時間軸多重したデジタル
信号の振幅値を自動制御する振幅制御回路であって、ア
ドレスの下位ｎビットに入力される信号に係数を乗じて
乗算結果を出力し、前記係数をアドレスの上位ｍビット
で変化させる読み出し専用メモリー（ただし、ｎ，ｍは
正の整数）と、前記読み出し専用メモリーの出力信号か
ら、予め時間軸多重しておいた振幅基準信号を検出しそ
の振幅を出力する振幅検出器と、前記振幅検出器の出力
と設定振幅とを比較し、前記振幅検出器の出力が設定振
幅より大きいときアクティブとなる第１のカウンタ制御
信号を出力し、前記振幅検出器の出力と設定振幅が等し
いときアクティブとなる第２のカウンタ制御信号を出力
する比較器と、前記第１のカウンタ制御信号によりカウ
ントアップ，カウントダウンを切換可能なアップダウン
制御端子を有し、前記第２のカウンタ制御信号によりカ
ウント動作を停止可能なイネーブル制御端子を有し、ｍ
ビットのカウンタ出力信号を前記読み出し専用メモリー
の上位アドレスに出力するアップダウンカウンタとを備
え、前記読み出し専用メモリーにおいて、ｎビット入力
信号で下位アドレスをアクセスし、前記アップダウンカ
ウンタのｍビットカウンタ出力で上位アドレスをアクセ
スして入出力信号の乗算係数を切り換えることにより、
振幅値を自動制御して出力することを特徴とする振幅制
御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191600A JPH0537819A (ja) | 1991-07-31 | 1991-07-31 | 振幅制御回路 |
| US07/922,180 US5298798A (en) | 1991-07-31 | 1992-07-30 | Amplitude control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191600A JPH0537819A (ja) | 1991-07-31 | 1991-07-31 | 振幅制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537819A true JPH0537819A (ja) | 1993-02-12 |
Family
ID=16277338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3191600A Pending JPH0537819A (ja) | 1991-07-31 | 1991-07-31 | 振幅制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5298798A (ja) |
| JP (1) | JPH0537819A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6778754B1 (en) | 1999-06-17 | 2004-08-17 | Nippon Telegraph & Telephone Corporation | Optical fiber wiring apparatus and optical fiber wiring method |
| WO2023037850A1 (ja) * | 2021-09-07 | 2023-03-16 | 株式会社村田製作所 | 高周波回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3038077B2 (ja) * | 1992-03-11 | 2000-05-08 | 日本ビクター株式会社 | デジタルａｃｃ回路及びデジタルクロマキラー回路 |
| US5517237A (en) * | 1994-08-22 | 1996-05-14 | The United States Of America As Represented By The Secretary Of The Interior | Video photometric color system for processing color specific streams |
| JP2718398B2 (ja) * | 1995-06-30 | 1998-02-25 | 日本電気株式会社 | Ｃｄｍａ基地局送信装置 |
| GB2328334A (en) * | 1997-08-12 | 1999-02-17 | Technetix Limited | Compensation of distortion in transmitted video signal |
| JP3919990B2 (ja) * | 1999-11-10 | 2007-05-30 | 富士通株式会社 | タイミング同期システム、そのシステムに用いられる装置およびタイミング同期方法 |
| US20020191718A1 (en) * | 2001-06-13 | 2002-12-19 | Ellis Michael Glynn | Method and apparatus for automatically compensating for attenuation in a received signal |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63215276A (ja) * | 1987-02-20 | 1988-09-07 | エスジェエス−トムソン マイクロエレクトロニク エスエー | 映像信号の自動利得制御回路 |
| JPH0217730A (ja) * | 1988-07-06 | 1990-01-22 | Hitachi Ltd | ディジタルａｇｃ回路 |
| JPH03119869A (ja) * | 1989-10-03 | 1991-05-22 | Sharp Corp | 映像信号処理装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8200901A (nl) * | 1982-03-05 | 1983-10-03 | Philips Nv | Digitale kleurentelevisiesignaalverwerkingsschakeling. |
| US4466015A (en) * | 1982-09-30 | 1984-08-14 | Rca Corporation | Automatic color burst magnitude control for a digital television receiver |
| US4636852A (en) * | 1984-01-26 | 1987-01-13 | Scientific-Atlanta, Inc. | Scrambling and descrambling of television signals for subscription TV |
| FR2652697A1 (fr) * | 1989-10-03 | 1991-04-05 | Sgs Thomson Microelectronics | Extracteur de donnees numeriques dans un signal video. |
| JP3031419B2 (ja) * | 1990-06-13 | 2000-04-10 | 三菱電機株式会社 | 半導体集積回路 |
-
1991
- 1991-07-31 JP JP3191600A patent/JPH0537819A/ja active Pending
-
1992
- 1992-07-30 US US07/922,180 patent/US5298798A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63215276A (ja) * | 1987-02-20 | 1988-09-07 | エスジェエス−トムソン マイクロエレクトロニク エスエー | 映像信号の自動利得制御回路 |
| JPH0217730A (ja) * | 1988-07-06 | 1990-01-22 | Hitachi Ltd | ディジタルａｇｃ回路 |
| JPH03119869A (ja) * | 1989-10-03 | 1991-05-22 | Sharp Corp | 映像信号処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6778754B1 (en) | 1999-06-17 | 2004-08-17 | Nippon Telegraph & Telephone Corporation | Optical fiber wiring apparatus and optical fiber wiring method |
| WO2023037850A1 (ja) * | 2021-09-07 | 2023-03-16 | 株式会社村田製作所 | 高周波回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5298798A (en) | 1994-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7298212B2 (en) | Automatic level control circuit with improved attack action | |
| US7218258B2 (en) | Method and system for mixed analog-digital automatic gain control | |
| JPH09130245A (ja) | ゲイン可変回路 | |
| EP0240286B1 (en) | Low-pitched sound creator | |
| JPH0622172A (ja) | 撮像装置 | |
| US6362764B1 (en) | Digital to analog conversion apparatus and method with cross-fading between new and old data | |
| JPH0537819A (ja) | 振幅制御回路 | |
| JPH02181507A (ja) | ゲイン調節器 | |
| JPH10200351A (ja) | デジタルオーディオプロセッサ | |
| US5923768A (en) | Digital audio processing | |
| CA1263474A (en) | Digital level detecting circuit | |
| US4670719A (en) | Digitally processing automatic gain control circuit | |
| JP3037002B2 (ja) | 信号処理装置 | |
| JPH0534855B2 (ja) | ||
| US5483295A (en) | Adaptive clamping circuit for video signal receiving device | |
| JP2576517B2 (ja) | ノイズ低減回路 | |
| JPH08116226A (ja) | 自動利得制御装置 | |
| JPH05219406A (ja) | ビデオ信号のレベル調整回路 | |
| JP2504579Y2 (ja) | デジタル利得制御回路 | |
| JP3546693B2 (ja) | 音声フェード回路 | |
| JP2789498B2 (ja) | ビデオカメラ | |
| JPH10117115A (ja) | ダイナミック型低域増幅回路 | |
| JPH0714217B2 (ja) | 自動利得制御装置 | |
| JP4390653B2 (ja) | 自動レベル調整回路 | |
| JPH11330881A (ja) | ダイナミックバスブースト回路 |