JPH0537773A - 画像拡大縮小装置 - Google Patents
画像拡大縮小装置Info
- Publication number
- JPH0537773A JPH0537773A JP3213190A JP21319091A JPH0537773A JP H0537773 A JPH0537773 A JP H0537773A JP 3213190 A JP3213190 A JP 3213190A JP 21319091 A JP21319091 A JP 21319091A JP H0537773 A JPH0537773 A JP H0537773A
- Authority
- JP
- Japan
- Prior art keywords
- image
- pixel
- bit
- data
- thinning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012805 post-processing Methods 0.000 claims abstract description 15
- 238000012545 processing Methods 0.000 claims abstract description 4
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】本発明は、画像の拡大縮小回路を用いて、画素
フォーマットの拡張を可能とすることを最も主要な特徴
とする。 【構成】間引き・補間部１１は、原画素列に対して倍率
に応じて間引き・補間処理を施し、第２の画素列を出力
する。後処理部１２は、上記間引き・補間部１１からの
第２の画素列をセレクト信号とし、入力データＡまたは
入力データＢのいずれか一方をビットごとに選択して出
力する構成となっている。
フォーマットの拡張を可能とすることを最も主要な特徴
とする。 【構成】間引き・補間部１１は、原画素列に対して倍率
に応じて間引き・補間処理を施し、第２の画素列を出力
する。後処理部１２は、上記間引き・補間部１１からの
第２の画素列をセレクト信号とし、入力データＡまたは
入力データＢのいずれか一方をビットごとに選択して出
力する構成となっている。
Description
［発明の目的］
【０００１】
【産業上の利用分野】この発明は、たとえば原画像の拡
大または縮小を行う画像拡大縮小装置に関する。
大または縮小を行う画像拡大縮小装置に関する。
【０００２】
【従来の技術】従来、画像の拡大縮小装置は、その画像
が表わす幾何学的な形状に対して拡大縮小処理を施すも
のであった。したがって、一般的な拡大縮小装置には、
原画像を拡大または縮小することによって得られる変換
画像を用いて、たとえば１画素を１ビットで表現する２
値画像から、１画素を複数ビットで表現する多値画像へ
の変換といった、画素フォーマットの拡大（拡張）機能
は設けられていない。
が表わす幾何学的な形状に対して拡大縮小処理を施すも
のであった。したがって、一般的な拡大縮小装置には、
原画像を拡大または縮小することによって得られる変換
画像を用いて、たとえば１画素を１ビットで表現する２
値画像から、１画素を複数ビットで表現する多値画像へ
の変換といった、画素フォーマットの拡大（拡張）機能
は設けられていない。
【０００３】しかしながら、カラー画像に代表される多
値画像を取り扱う画像機器において、従来の２値画像専
用の画像機器で取り扱われてきた画像データをそのまま
流用しようとするような場合には、画像フォーマットの
拡張機能が必要不可欠なものとなっている。
値画像を取り扱う画像機器において、従来の２値画像専
用の画像機器で取り扱われてきた画像データをそのまま
流用しようとするような場合には、画像フォーマットの
拡張機能が必要不可欠なものとなっている。
【０００４】
【発明が解決しようとする課題】上記したように、従来
においては、画素のフォーマット拡張機能は設けられて
おらず、２値画像から多値画像への変換が可能な機能の
付設が要望されていた。
においては、画素のフォーマット拡張機能は設けられて
おらず、２値画像から多値画像への変換が可能な機能の
付設が要望されていた。
【０００５】そこで、この発明は、２値画像から多値画
像への変換が可能な、画素のフォーマット拡張機能を備
える画像拡大縮小装置を提供することを目的としてい
る。
像への変換が可能な、画素のフォーマット拡張機能を備
える画像拡大縮小装置を提供することを目的としてい
る。
【０００６】［発明の構成］
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の画像拡大縮小装置にあっては、画像の
拡大倍率または縮小倍率に応じて原画素列に間引き・補
間処理を施す間引き・補間部と、この間引き・補間部で
間引き・補間処理の施された出力画素列に対して後処理
を行って変換画素列を出力する後処理部とを有するもの
において、前記後処理部に、前記出力画素列にしたがっ
て、前記各画素列とは異なる第１，第２のデータのうち
の一方をビットごとに選択する選択手段を設けた構成と
されている。
めに、この発明の画像拡大縮小装置にあっては、画像の
拡大倍率または縮小倍率に応じて原画素列に間引き・補
間処理を施す間引き・補間部と、この間引き・補間部で
間引き・補間処理の施された出力画素列に対して後処理
を行って変換画素列を出力する後処理部とを有するもの
において、前記後処理部に、前記出力画素列にしたがっ
て、前記各画素列とは異なる第１，第２のデータのうち
の一方をビットごとに選択する選択手段を設けた構成と
されている。
【０００８】
【作用】この発明は、上記した手段により、ｍ倍の拡大
変換が施される、原画素列中の１ビットのデータ「０」
および「１」に対してそれぞれ第１，第２のデータにお
ける１周期分のｍビットのデータを割り当てることがで
きるようになるため、ｍビット／画素のフォマットへの
拡張が可能となるものである。
変換が施される、原画素列中の１ビットのデータ「０」
および「１」に対してそれぞれ第１，第２のデータにお
ける１周期分のｍビットのデータを割り当てることがで
きるようになるため、ｍビット／画素のフォマットへの
拡張が可能となるものである。
【０００９】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。
照して説明する。
【００１０】図１は、この発明にかかる画像の拡大縮小
回路の構成を示すものである。
回路の構成を示すものである。
【００１１】すなわち、この拡大縮小回路は、入力画素
列（原画素列）を倍率に応じて間引きまたは補間し、そ
の結果を第２の画素列（出力画素列）として出力する間
引き・補間部１１と、上記第２の画素列に対して後処理
を施し、その結果を変換画素列として出力する後処理部
１２とから構成されている。
列（原画素列）を倍率に応じて間引きまたは補間し、そ
の結果を第２の画素列（出力画素列）として出力する間
引き・補間部１１と、上記第２の画素列に対して後処理
を施し、その結果を変換画素列として出力する後処理部
１２とから構成されている。
【００１２】間引き・補間部１１は、図２に示すよう
に、セレクタ回路１１ａおよびエンコーダ回路１１ｂか
ら構成されている。
に、セレクタ回路１１ａおよびエンコーダ回路１１ｂか
ら構成されている。
【００１３】セレクタ回路１１ａは、そのＮ個の入力端
のそれぞれに対し、Ｎ通りの倍率に応じて原画素列を間
引き・補間して得られるデータがあらかじめ割り当てら
れ、それらのＮ個のデータの中の１個を第２の画素列と
して選択し、出力するものである。
のそれぞれに対し、Ｎ通りの倍率に応じて原画素列を間
引き・補間して得られるデータがあらかじめ割り当てら
れ、それらのＮ個のデータの中の１個を第２の画素列と
して選択し、出力するものである。
【００１４】エンコーダ回路１１ｂは、入力される倍率
情報をもとに、上記セレクタ回路１１ａのセレクト信号
を生成して出力するものである。このエンコーダ回路１
１ｂは、倍率のとり得る値がＮ通りであって、Ｎ≧２M
のとき、Ｍビット以上の情報量を持ち、入力された倍率
を一意に表わすセレクト信号を出力するものであれば良
い。
情報をもとに、上記セレクタ回路１１ａのセレクト信号
を生成して出力するものである。このエンコーダ回路１
１ｂは、倍率のとり得る値がＮ通りであって、Ｎ≧２M
のとき、Ｍビット以上の情報量を持ち、入力された倍率
を一意に表わすセレクト信号を出力するものであれば良
い。
【００１５】後処理部１２は、図３に示すように、マル
チプレクサと同等の構成とされており、１ビット２ＴＯ
１セレクタ１２ａ〜１２ｎをデータのビット数分、つま
り６４個持ち、セレクト信号としての第２の画素列Ｓ
（００：６３）の各ビットによって各セレクタごとに入
力データＡ，Ｂのいずれか一方を選択し、出力するもの
である。
チプレクサと同等の構成とされており、１ビット２ＴＯ
１セレクタ１２ａ〜１２ｎをデータのビット数分、つま
り６４個持ち、セレクト信号としての第２の画素列Ｓ
（００：６３）の各ビットによって各セレクタごとに入
力データＡ，Ｂのいずれか一方を選択し、出力するもの
である。
【００１６】ここで、セレクト信号のＳ（００：６３）
は、Ｓ００〜Ｓ６３の６４ビットの信号が順に並んでい
ることを示している。また、他の信号についても同様の
表現を用いることがある。
は、Ｓ００〜Ｓ６３の６４ビットの信号が順に並んでい
ることを示している。また、他の信号についても同様の
表現を用いることがある。
【００１７】この実施例では、第２の画素列をセレクト
信号として用いる。また、第１のデータとしての入力デ
ーテタＡおよび第２のデータとしての入力データＢはそ
れぞれ任意の値をとることができ、たとえば図示してい
ない記憶回路などの格納データを読み出したものであっ
ても良い。
信号として用いる。また、第１のデータとしての入力デ
ーテタＡおよび第２のデータとしての入力データＢはそ
れぞれ任意の値をとることができ、たとえば図示してい
ない記憶回路などの格納データを読み出したものであっ
ても良い。
【００１８】次に、画素のフォーマット変換の具体例に
ついて説明する。
ついて説明する。
【００１９】たとえば今、２値画像からＬビット／画素
のフォーマットに変換する場合について考えてみる。こ
の場合、Ｌ＝ｉ・ｊかつＬ≦３２（ただし、ｉ＝１，
２，４，８、ｊ＝１，２，３，４）であるとする。
のフォーマットに変換する場合について考えてみる。こ
の場合、Ｌ＝ｉ・ｊかつＬ≦３２（ただし、ｉ＝１，
２，４，８、ｊ＝１，２，３，４）であるとする。
【００２０】このとき、Ｌのとり得る値は、１、２、
３、４、６、８、１２、１６、２４、３２の１０通りで
ある。
３、４、６、８、１２、１６、２４、３２の１０通りで
ある。
【００２１】そこで、図１に示した間引き・補間部１１
を、原画素列Ｇ（００：６３）を１倍、２倍、３倍、４
倍、６倍、８倍、１２倍、１６倍、２４倍、３２倍に拡
大した１０通りのデータを入力に持つ１０ＴＯ１セレク
タからなるセレクタ回路１１ａとエンコーダ回路１１ｂ
とで構成し、このエンコーダ回路１１ｂにはＬの値を入
力する。すると、１０ＴＯ１セレクタからは、図４およ
び図５に示すように、Ｌの値に対応して出力データが出
力される。
を、原画素列Ｇ（００：６３）を１倍、２倍、３倍、４
倍、６倍、８倍、１２倍、１６倍、２４倍、３２倍に拡
大した１０通りのデータを入力に持つ１０ＴＯ１セレク
タからなるセレクタ回路１１ａとエンコーダ回路１１ｂ
とで構成し、このエンコーダ回路１１ｂにはＬの値を入
力する。すると、１０ＴＯ１セレクタからは、図４およ
び図５に示すように、Ｌの値に対応して出力データが出
力される。
【００２２】たとえば、１ビット／画素フォーマットの
２値画像データを３ビット／画素フォーマットの多値デ
ータに変換しようとするとき、Ｌ＝３である。したがっ
て、２値画像を構成する原画素列を図６（ａ）とする
と、図４および図５に示したように、間引き・補間部１
１より出力される第２の画素列は図６（ｂ）のようにな
る。この第２の画素列は、そのまま後処理部１２の入
力、つまりマルチプレクサにおけるセレクト信号Ｓ（０
０：６３）となる。
２値画像データを３ビット／画素フォーマットの多値デ
ータに変換しようとするとき、Ｌ＝３である。したがっ
て、２値画像を構成する原画素列を図６（ａ）とする
と、図４および図５に示したように、間引き・補間部１
１より出力される第２の画素列は図６（ｂ）のようにな
る。この第２の画素列は、そのまま後処理部１２の入
力、つまりマルチプレクサにおけるセレクト信号Ｓ（０
０：６３）となる。
【００２３】今、原画素の値が「０」のときの対応する
変換画素の値を「００１（ＬＳＢファースト）」、原画
素の値が「１」のときの対応する変換画素の値を「１１
０（ＬＳＢファースト）」とすると、図７（ａ）および
（ｂ）に示すように、入力データＡとして３ビット周期
で「００１」を繰り返した値「・・・００１００１００
１」と、入力データＢとして３ビット周期で「１１０」
を繰り返した値「・・・１１０１１０１１０」とがそれ
ぞれ設定される。これにより、後処理部１２において、
上記第２の画素列にしたがって、入力データＡおよび入
力データＢのいずれか一方がビットごとに選択される結
果、図７（ｃ）に示すような変換画素列Ｚ（００：６
３）が得られる。
変換画素の値を「００１（ＬＳＢファースト）」、原画
素の値が「１」のときの対応する変換画素の値を「１１
０（ＬＳＢファースト）」とすると、図７（ａ）および
（ｂ）に示すように、入力データＡとして３ビット周期
で「００１」を繰り返した値「・・・００１００１００
１」と、入力データＢとして３ビット周期で「１１０」
を繰り返した値「・・・１１０１１０１１０」とがそれ
ぞれ設定される。これにより、後処理部１２において、
上記第２の画素列にしたがって、入力データＡおよび入
力データＢのいずれか一方がビットごとに選択される結
果、図７（ｃ）に示すような変換画素列Ｚ（００：６
３）が得られる。
【００２４】上記したように、ｍ倍の拡大変換が施され
る、原画素列中の１ビットのデータ「０」および「１」
に対して、それぞれ入力データＡ，Ｂにおける１周期分
のｍビットのデータを割り当てることができるようにし
ている。
る、原画素列中の１ビットのデータ「０」および「１」
に対して、それぞれ入力データＡ，Ｂにおける１周期分
のｍビットのデータを割り当てることができるようにし
ている。
【００２５】すなわち、原画素列に対してｍ倍の拡大変
換を行って得られる第２の画素列をセレクト信号とし
て、別に用意した、ｍビットの周期を持つ入力データＡ
および入力データＢのいずれか一方をビットごとに選択
して出力するようにしている。これにより、ｍビット／
画素のフォマットへの拡張が可能となる。したがって、
画像の拡大縮小回路を用いての、２値画像から多値画像
への変換機能が実現できるものである。
換を行って得られる第２の画素列をセレクト信号とし
て、別に用意した、ｍビットの周期を持つ入力データＡ
および入力データＢのいずれか一方をビットごとに選択
して出力するようにしている。これにより、ｍビット／
画素のフォマットへの拡張が可能となる。したがって、
画像の拡大縮小回路を用いての、２値画像から多値画像
への変換機能が実現できるものである。
【００２６】なお、この発明は上記実施例に限定される
ものではなく、発明の要旨を変えない範囲において、種
々変形実施可能なことは勿論である。
ものではなく、発明の要旨を変えない範囲において、種
々変形実施可能なことは勿論である。
【００２７】
【発明の効果】以上、詳述したようにこの発明によれ
ば、２値画像から多値画像への変換が可能な、画素のフ
ォーマット拡張機能を備える画像拡大縮小装置を提供で
きる。
ば、２値画像から多値画像への変換が可能な、画素のフ
ォーマット拡張機能を備える画像拡大縮小装置を提供で
きる。
【図１】この発明の一実施例にかかる画像の拡大縮小回
路の構成を示すブロック図。
路の構成を示すブロック図。
【図２】同じく、間引き・補間部の構成を示すブロック
図。
図。
【図３】同じく、後処理部の構成を示すブロック図。
【図４】同じく、１０ＴＯ１セレクタの出力データの一
覧の前半部分を示す図。
覧の前半部分を示す図。
【図５】同じく、１０ＴＯ１セレクタの出力データの一
覧の後半部分を示す図。
覧の後半部分を示す図。
【図６】同じく、１ビット／画素フォーマットの２値画
像データを３ビット／画素フォーマットの多値データに
変換する場合を例に、間引き・補間部の動作を説明する
ために示す図。
像データを３ビット／画素フォーマットの多値データに
変換する場合を例に、間引き・補間部の動作を説明する
ために示す図。
【図７】同じく、１ビット／画素フォーマットの２値画
像データを３ビット／画素フォーマットの多値データに
変換する場合を例に、後処理部の動作を説明するために
示す図。
像データを３ビット／画素フォーマットの多値データに
変換する場合を例に、後処理部の動作を説明するために
示す図。
１１…間引き・補間部、１１ａ…セレクタ回路、１１ｂ
…エンコーダ回路、１２…後処理部、１２ａ〜１２ｎ…
１ビット２ＴＯ１セレクタ。
…エンコーダ回路、１２…後処理部、１２ａ〜１２ｎ…
１ビット２ＴＯ１セレクタ。
Claims (1)
- 【特許請求の範囲】 【請求項１】 画像の拡大倍率または縮小倍率に応じて
原画素列に間引き・補間処理を施す間引き・補間部と、
この間引き・補間部で間引き・補間処理の施された出力
画素列に対して後処理を行って変換画素列を出力する後
処理部とを有する画像拡大縮小装置において、 前記後処理部に、前記出力画素列にしたがって、前記各
画素列とは異なる第１，第２のデータのうちの一方をビ
ットごとに選択する選択手段を設けたことを特徴とする
画像拡大縮小装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213190A JPH0537773A (ja) | 1991-07-31 | 1991-07-31 | 画像拡大縮小装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213190A JPH0537773A (ja) | 1991-07-31 | 1991-07-31 | 画像拡大縮小装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537773A true JPH0537773A (ja) | 1993-02-12 |
Family
ID=16635032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213190A Pending JPH0537773A (ja) | 1991-07-31 | 1991-07-31 | 画像拡大縮小装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997025705A1 (fr) * | 1996-01-11 | 1997-07-17 | Fourie, Inc. | Dispositif d'affichage |
-
1991
- 1991-07-31 JP JP3213190A patent/JPH0537773A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997025705A1 (fr) * | 1996-01-11 | 1997-07-17 | Fourie, Inc. | Dispositif d'affichage |
| US6297787B1 (en) | 1996-01-11 | 2001-10-02 | Fourie, Inc. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0969951A (ja) | 符号化方法及び復号化方法 | |
| JPH0326947B2 (ja) | ||
| JPH05210730A (ja) | 画像処理方法及び装置 | |
| JP2702408B2 (ja) | 画像変換システム | |
| JPH0495463A (ja) | 画像処理方法及びその装置 | |
| JPH0537773A (ja) | 画像拡大縮小装置 | |
| US5612714A (en) | Process and system of image processing | |
| JPH07273664A (ja) | 符号化復号化装置，符号化装置，および復号化装置 | |
| US7151861B2 (en) | Raster image transformation circuit using micro-code and method | |
| JPH0564000A (ja) | 画像データの圧縮と伸長方法 | |
| JPH0247911B2 (ja) | ||
| JPH0413882Y2 (ja) | ||
| JPS63102467A (ja) | 画像デ−タ解像度変換装置 | |
| JPH0752619Y2 (ja) | 波形表示装置 | |
| JP4219079B2 (ja) | 画像処理装置 | |
| JP3949642B2 (ja) | 画像処理装置 | |
| JPS58182366A (ja) | 画像の拡大，または縮小回路 | |
| JP4137491B2 (ja) | 複数ビット幅画素対応の画像変倍装置 | |
| JP3876067B2 (ja) | データの信号路接続方法および信号路接続器 | |
| JPH0846796A (ja) | ラスタ／ブロック変換用メモリアドレス発生器 | |
| JPH0812691B2 (ja) | 圧縮されたイメージを圧縮解除されたグレイ・レベルの縮小イメージに変換する方法 | |
| JP2556746B2 (ja) | 画像記憶装置 | |
| JPH04205674A (ja) | 画素密度変換方式 | |
| JPH05265442A (ja) | 画像処理装置 | |
| KR19990039542A (ko) | 화상 표시 데이타 압축 방법 및 장치 |