JPH0536882A - 半導体用フレーム - Google Patents
半導体用フレームInfo
- Publication number
- JPH0536882A JPH0536882A JP19156191A JP19156191A JPH0536882A JP H0536882 A JPH0536882 A JP H0536882A JP 19156191 A JP19156191 A JP 19156191A JP 19156191 A JP19156191 A JP 19156191A JP H0536882 A JPH0536882 A JP H0536882A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- die pad
- semiconductor
- semiconductor chip
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 パッケージの反りを防止できる半導体用フレ
ームを得る。 【構成】 ダイパッド３に縁枠３ａを設ける。
ームを得る。 【構成】 ダイパッド３に縁枠３ａを設ける。
Description
【０００１】
【産業上の利用分野】この発明は半導体用フレームに関
し、特に樹脂封止後の反り防止に関するものである。
し、特に樹脂封止後の反り防止に関するものである。
【０００２】
【従来の技術】図４は従来の半導体用フレームを示す平
面図、図５は図４の線V-Vに沿った断面図である。図に
おいて、１は平板でなり半導体チップ（図示せず）が固
定されるダイパッド、２はダイパッド１の周辺に配置さ
れた半導体チップの電極（図示せず）と細線（図示せ
ず）で接続されるリードフレームである。
面図、図５は図４の線V-Vに沿った断面図である。図に
おいて、１は平板でなり半導体チップ（図示せず）が固
定されるダイパッド、２はダイパッド１の周辺に配置さ
れた半導体チップの電極（図示せず）と細線（図示せ
ず）で接続されるリードフレームである。
【０００３】上記で構成される半導体用フレームはダイ
ボンド、ワイヤボンディング後さらにリードフレームの
アウタリード部を除き樹脂で封止するパッケージ本体
（図示せず）によって成形されたものである。
ボンド、ワイヤボンディング後さらにリードフレームの
アウタリード部を除き樹脂で封止するパッケージ本体
（図示せず）によって成形されたものである。
【０００４】
【発明が解決しようとする課題】従来の半導体用フレー
ムは以上のように構成されているので、ダイパッド自体
の強度が弱くダイボンド、ワイヤボンディング、樹脂封
止後においてパッケージが反るなどの問題点があった。
ムは以上のように構成されているので、ダイパッド自体
の強度が弱くダイボンド、ワイヤボンディング、樹脂封
止後においてパッケージが反るなどの問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、パッケージの反りを防止できる
半導体用フレームを得ることを目的とする。
ためになされたもので、パッケージの反りを防止できる
半導体用フレームを得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体用
フレームは、半導体チップを固定するダイパッドの周縁
部に肉厚の縁枠を形成させるものである。
フレームは、半導体チップを固定するダイパッドの周縁
部に肉厚の縁枠を形成させるものである。
【０００７】
【作用】この発明の半導体用フレームにおけるダイパッ
ドの縁枠は、ダイパッドの強度を向上させ、パッケージ
の反りを防止する。
ドの縁枠は、ダイパッドの強度を向上させ、パッケージ
の反りを防止する。
【０００８】
【実施例】実施例１．以下、この発明の実施例１を図に
ついて説明する。図１はこの発明における半導体用フレ
ームを示す平面図、図２は図１における線II-IIに沿っ
た断面図、図３は図１におけるダイパッドを示す斜視図
である。図において、３は周縁部が縁枠３ａで形成され
半導体チップ（図示せず）が固定されるダイパッド、４
はダイパッド３の周辺に配置され半導体チップの電極
（図示せず）と細線（図示せず）で接続されるリードフ
レームである。
ついて説明する。図１はこの発明における半導体用フレ
ームを示す平面図、図２は図１における線II-IIに沿っ
た断面図、図３は図１におけるダイパッドを示す斜視図
である。図において、３は周縁部が縁枠３ａで形成され
半導体チップ（図示せず）が固定されるダイパッド、４
はダイパッド３の周辺に配置され半導体チップの電極
（図示せず）と細線（図示せず）で接続されるリードフ
レームである。
【０００９】上記で構成される半導体用フレームは、ダ
イボンド、ワイヤボンディング後さらにリードフレーム
のアウタリード部を除き樹脂で封止するパッケージ本体
（図示せず）によって成形されたものである。この場
合、縁枠３ａによってダイパッド３の強度が向上してい
るので、パッケージの反りを防止することができる。
イボンド、ワイヤボンディング後さらにリードフレーム
のアウタリード部を除き樹脂で封止するパッケージ本体
（図示せず）によって成形されたものである。この場
合、縁枠３ａによってダイパッド３の強度が向上してい
るので、パッケージの反りを防止することができる。
【００１０】実施例２．なお、実施例１ではダイパッド
３に設ける縁枠３ａを半導体チップ固定面より上側にし
たが、これを下面側に設けても同様の効果が得られる。
３に設ける縁枠３ａを半導体チップ固定面より上側にし
たが、これを下面側に設けても同様の効果が得られる。
【００１１】
【発明の効果】以上のように、この発明によれば半導体
チップを固定するダイパッドの周縁部に肉厚の縁枠を形
成させるように構成したので、パッケージの反りが防止
でき寸法精度の高い半導体用フレームが得られる効果が
ある。
チップを固定するダイパッドの周縁部に肉厚の縁枠を形
成させるように構成したので、パッケージの反りが防止
でき寸法精度の高い半導体用フレームが得られる効果が
ある。
【図１】この発明における実施例１の半導体用フレーム
を示す平面図である。
を示す平面図である。
【図２】図１における線II-IIに沿った断面図である。
【図３】図１におけるダイパッドを示す斜視図である。
【図４】従来の半導体用フレームを示す平面図である。
【図５】図４における線 V-Vに沿った断面図である。
３ ダイパッド ３ａ 縁枠 ４ リードフレーム
Claims (1)
- 【特許請求の範囲】 【請求項１】 ダイパッドに半導体チップが固定され、
上記ダイパッドの周辺部にリードフレームが配置されて
なる半導体用フレームにおいて、上記ダイパッドの周縁
部に肉厚の縁枠を形成させたことを特徴とする半導体用
フレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19156191A JPH0536882A (ja) | 1991-07-31 | 1991-07-31 | 半導体用フレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19156191A JPH0536882A (ja) | 1991-07-31 | 1991-07-31 | 半導体用フレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536882A true JPH0536882A (ja) | 1993-02-12 |
Family
ID=16276722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19156191A Pending JPH0536882A (ja) | 1991-07-31 | 1991-07-31 | 半導体用フレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536882A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069400A1 (en) * | 2001-02-27 | 2002-09-06 | Chippac, Inc. | Plastic semiconductor package |
-
1991
- 1991-07-31 JP JP19156191A patent/JPH0536882A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069400A1 (en) * | 2001-02-27 | 2002-09-06 | Chippac, Inc. | Plastic semiconductor package |
| US6661083B2 (en) | 2001-02-27 | 2003-12-09 | Chippac, Inc | Plastic semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2971834B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JP2001015668A (ja) | 樹脂封止型半導体パッケージ | |
| JPH0536882A (ja) | 半導体用フレーム | |
| JPS6086851A (ja) | 樹脂封止型半導体装置 | |
| JPH02133942A (ja) | セラミックチップキャリア型半導体装置 | |
| JPH0685133A (ja) | 半導体集積回路装置 | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| KR200295664Y1 (ko) | 적층형반도체패키지 | |
| JPH0233961A (ja) | リードフレーム | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPS60137048A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH1012802A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
| JPH05291345A (ja) | 半導体装置 | |
| JPH11186447A (ja) | 樹脂封止半導体装置、その製造方法及びその製造装置 | |
| KR940008336B1 (ko) | 반도체 패키지 | |
| KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
| JPS6384143A (ja) | 半導体装置 | |
| JPH0498861A (ja) | 樹脂封止型半導体装置 | |
| JPH0778922A (ja) | 樹脂封止型半導体装置 | |
| JPH08227903A (ja) | 半導体装置 | |
| JPH0513646A (ja) | Ｚｉｐ型半導体装置 | |
| JPH07193179A (ja) | リードフレーム | |
| JPS6123347A (ja) | 半導体装置 |