JPH0535526A - ターゲツトプログラムデバツグ方式 - Google Patents
ターゲツトプログラムデバツグ方式Info
- Publication number
- JPH0535526A JPH0535526A JP3207154A JP20715491A JPH0535526A JP H0535526 A JPH0535526 A JP H0535526A JP 3207154 A JP3207154 A JP 3207154A JP 20715491 A JP20715491 A JP 20715491A JP H0535526 A JPH0535526 A JP H0535526A
- Authority
- JP
- Japan
- Prior art keywords
- debug
- program
- instruction
- bit
- debugged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 被デバッグプログラムの再作成あるいは、S
Wによるデバッグ効率を上げるための方式。 【構成】 被デバッグプログラム10の実行命令オペラ
ンドにデバッグ割込み発生ビットを設け、デバッグ制御
処理40にて当該ビットをオン/オフすることにより、
効率よくターゲットプログラムのデバッグを実現する方
式。 【効果】 被デバッグプログラムの再作成や、デバッグ
制御処理による命令の肩がわり再実行の必要がない。
Wによるデバッグ効率を上げるための方式。 【構成】 被デバッグプログラム10の実行命令オペラ
ンドにデバッグ割込み発生ビットを設け、デバッグ制御
処理40にて当該ビットをオン/オフすることにより、
効率よくターゲットプログラムのデバッグを実現する方
式。 【効果】 被デバッグプログラムの再作成や、デバッグ
制御処理による命令の肩がわり再実行の必要がない。
Description
【0001】
【産業上の利用分野】本発明は、ターゲットプログラム
をデバッグする際の制御方式に関し、被デバッグプログ
ラムをデバッグ用に作成することなく、ホストコンピュ
ータ上でデバッグを実行するターゲットプログラムデバ
ッグ方式に関する。
をデバッグする際の制御方式に関し、被デバッグプログ
ラムをデバッグ用に作成することなく、ホストコンピュ
ータ上でデバッグを実行するターゲットプログラムデバ
ッグ方式に関する。
【0002】
【従来の技術】従来のホストコンピュータによるデバッ
グ方式では、被デバッグプログラムに対し実行プログラ
ム作成時にデバッグ指定を行うためデバッグ完了後の実
行プログラムを再作成していた。または、被デバッグプ
ログラムの目的アドレスに対し、該当命令を不定命令コ
ードに置き換えて故意に例外を発生させ、その後デバッ
グ制御プログラムにて本来の命令を肩代わり実行してい
る。
グ方式では、被デバッグプログラムに対し実行プログラ
ム作成時にデバッグ指定を行うためデバッグ完了後の実
行プログラムを再作成していた。または、被デバッグプ
ログラムの目的アドレスに対し、該当命令を不定命令コ
ードに置き換えて故意に例外を発生させ、その後デバッ
グ制御プログラムにて本来の命令を肩代わり実行してい
る。
【0003】
【発明が解決しようとする課題】上述した従来のデバッ
グ方式では、デバッグ対象のターゲットプログラムに対
し、実行形式プログラム作成時(コンパイル時)にデバ
ッグ指定を必要とし、デバッグ完了後には再度実行プロ
グラムを作成しなおすといった手間を必要とする。ある
いは、実行命令を不定命令で置き換えデバッグ制御プロ
グラムで命令実行の肩代わりを行うため、デバッグ時の
効率が悪いといった課題があった。
グ方式では、デバッグ対象のターゲットプログラムに対
し、実行形式プログラム作成時(コンパイル時)にデバ
ッグ指定を必要とし、デバッグ完了後には再度実行プロ
グラムを作成しなおすといった手間を必要とする。ある
いは、実行命令を不定命令で置き換えデバッグ制御プロ
グラムで命令実行の肩代わりを行うため、デバッグ時の
効率が悪いといった課題があった。
【0004】本発明の目的は上述の課題を解決する被デ
バッグプログラムを再作成することなく不定命令に書き
換えたことによる命令実行の肩代わりを必要としないタ
ーゲットプログラムデバッグ方式を提供することであ
る。
バッグプログラムを再作成することなく不定命令に書き
換えたことによる命令実行の肩代わりを必要としないタ
ーゲットプログラムデバッグ方式を提供することであ
る。
【0005】
【課題を解決するための手段】本発明によるデバッグ方
式は、ターゲットプログラムのデバッグ機能を有するホ
ストコンピュータにおいて、被デバッグプログラムをデ
バッグする際、プログラムを実行する各命令のオペラン
ドにデバッグのための割り込みを発生させるデバッグビ
ットを設ける機構を有し、デバッグ制御プログラムで
は、被デバッグプログラムの目的の命令または、目的の
アドレスにてデバッグ情報を取得する際、該当の命令に
対しオペランドのデバッグビットを必要に応じて、オン
/オフを設定できる手段と、上記オン/オフを設定でき
る手段にてデバッグビットをオンとした命令を実行する
際、当該命令実行後にデバッグ割り込み発生をデバッグ
制御プログラムに通知する手段を有することで、ターゲ
ットプログラムを作り直すことなく、また効率よくデバ
ッグを制御することを特徴としている。
式は、ターゲットプログラムのデバッグ機能を有するホ
ストコンピュータにおいて、被デバッグプログラムをデ
バッグする際、プログラムを実行する各命令のオペラン
ドにデバッグのための割り込みを発生させるデバッグビ
ットを設ける機構を有し、デバッグ制御プログラムで
は、被デバッグプログラムの目的の命令または、目的の
アドレスにてデバッグ情報を取得する際、該当の命令に
対しオペランドのデバッグビットを必要に応じて、オン
/オフを設定できる手段と、上記オン/オフを設定でき
る手段にてデバッグビットをオンとした命令を実行する
際、当該命令実行後にデバッグ割り込み発生をデバッグ
制御プログラムに通知する手段を有することで、ターゲ
ットプログラムを作り直すことなく、また効率よくデバ
ッグを制御することを特徴としている。
【0006】
【作用】本発明のターゲットプログラムデバッグ方式に
おけるデバッグビットのオン/オフを設定できる手段
は、デバッグ情報を取得する際に該当の命令に対しオペ
ランドのデバッグビットをオン/オフ設定して、デバッ
グ割り込み発生をデバッグ制御プログラムに通知する手
段が命令実行終了を通知復元するので被デバッグプログ
ラムを再作成することなくデバッグ制御ができる。
おけるデバッグビットのオン/オフを設定できる手段
は、デバッグ情報を取得する際に該当の命令に対しオペ
ランドのデバッグビットをオン/オフ設定して、デバッ
グ割り込み発生をデバッグ制御プログラムに通知する手
段が命令実行終了を通知復元するので被デバッグプログ
ラムを再作成することなくデバッグ制御ができる。
【0007】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0008】図1は本発明の一実施例を示すターゲット
プログラムデバッグ方式の全体の構成図である。
プログラムデバッグ方式の全体の構成図である。
【0009】図2は本発明の被デバッグプログラム命令
形式例を示す図である。
形式例を示す図である。
【0010】図3は、本発明のデバッグ情報設定処理の
処理の流れ図である。
処理の流れ図である。
【0011】図4は、本発明のデバッグ情報検索処理の
処理の流れ図である。
処理の流れ図である。
【0012】図5は、本発明のデバッグ情報復元処理の
処理の流れ図である。
処理の流れ図である。
【0013】図1において、ホストコンピュータ1は命
令実行制御機構20と、デバッグ割り込み発生機構30
を含み、メインメモリ上に被デバッグプログラム10と
デバッグ制御処理40から構成されている。また、被デ
バッグプログラム10の各命令は図2に示すように、命
令コード(OPコード)とオペランドから構成され、オ
ペランドの一部にデバッグ割り込み発生ビットを保持し
ている。
令実行制御機構20と、デバッグ割り込み発生機構30
を含み、メインメモリ上に被デバッグプログラム10と
デバッグ制御処理40から構成されている。また、被デ
バッグプログラム10の各命令は図2に示すように、命
令コード(OPコード)とオペランドから構成され、オ
ペランドの一部にデバッグ割り込み発生ビットを保持し
ている。
【0014】以下、被デバッグプログラム10のデバッ
グ方式について図3、図4、図5に従って順に実施例の
動作を説明する。 (1)デバッグ情報設定について図3を参照して説明す
る。
グ方式について図3、図4、図5に従って順に実施例の
動作を説明する。 (1)デバッグ情報設定について図3を参照して説明す
る。
【0015】デバッグ制御処理40のデバッグ情報設定
処理では、被デバッグプログラム10に必要なデバッグ
情報を収集するため、目的の命令(または、アドレス)
に対しデバッグのための割り込み表示を設定するため目
的のアドレス情報群を予め獲得する(ステップST5
0)。(例えば、デバッグ制御処理40のパラメータと
して)デバッグ情報設定処理では、獲得した目的アドレ
スに従って対応命令のオペランドのデバッグ割り込み発
生ビットをオンとする(ステップST51)。
処理では、被デバッグプログラム10に必要なデバッグ
情報を収集するため、目的の命令(または、アドレス)
に対しデバッグのための割り込み表示を設定するため目
的のアドレス情報群を予め獲得する(ステップST5
0)。(例えば、デバッグ制御処理40のパラメータと
して)デバッグ情報設定処理では、獲得した目的アドレ
スに従って対応命令のオペランドのデバッグ割り込み発
生ビットをオンとする(ステップST51)。
【0016】これによって、命令実行時デバッグ情報収
集が可能となる。 (2)デバッグ情報検索処理について図4を参照する
と、デバッグ情報設定後、被デバッグプログラム10の
実行を開始する。命令実行制御機構20ではメインメモ
リに展開された命令を読みだし、当該命令を実行する
(ステップST60)。
集が可能となる。 (2)デバッグ情報検索処理について図4を参照する
と、デバッグ情報設定後、被デバッグプログラム10の
実行を開始する。命令実行制御機構20ではメインメモ
リに展開された命令を読みだし、当該命令を実行する
(ステップST60)。
【0017】命令実行後、当該命令のオペランドにデバ
ッグ割り込み発生ビットが設定(オン)されている場合
(ステップST61)、デバッグ割り込み発生機構30
をとおしてデバッグ制御処理40のデバッグ情報検索処
理に制御が渡される(ステップST62)。デバッグ情
報検索処理では、割り込み発生時点のレジスタ情報、メ
モリ情報等をデバッグ制御処理40が保持する被デバッ
グプログラム10のデバッグパラメータに従って、検
索、表示、内容変更を実施する(ステップST63)。
ッグ割り込み発生ビットが設定(オン)されている場合
(ステップST61)、デバッグ割り込み発生機構30
をとおしてデバッグ制御処理40のデバッグ情報検索処
理に制御が渡される(ステップST62)。デバッグ情
報検索処理では、割り込み発生時点のレジスタ情報、メ
モリ情報等をデバッグ制御処理40が保持する被デバッ
グプログラム10のデバッグパラメータに従って、検
索、表示、内容変更を実施する(ステップST63)。
【0018】その後、被デバッグプログラムの割り込み
発生時点に復帰することで被デバッグプログラムの実行
を再開する。 (3)デバッグ情報復元処理について図5を参照する
と、被デバッグプログラム10の実行を終了する際(ス
テップST70)、デバッグ制御処理40が保持してい
る目的のアドレス情報群から、被デバッグプログラム1
0のデバッグ割り込み発生表示がオンとなっている命令
に接近し、当該命令のデバッグ割り込み発生ビットをオ
フにする(ステップST71)。
発生時点に復帰することで被デバッグプログラムの実行
を再開する。 (3)デバッグ情報復元処理について図5を参照する
と、被デバッグプログラム10の実行を終了する際(ス
テップST70)、デバッグ制御処理40が保持してい
る目的のアドレス情報群から、被デバッグプログラム1
0のデバッグ割り込み発生表示がオンとなっている命令
に接近し、当該命令のデバッグ割り込み発生ビットをオ
フにする(ステップST71)。
【0019】これによりデバッグ情報設定処理にて設定
したデバッグ割り込み発生表示がオフ状態に復元され、
以降被デバッグプログラムの実行に際し、デバッグ割り
込みは発生しない。
したデバッグ割り込み発生表示がオフ状態に復元され、
以降被デバッグプログラムの実行に際し、デバッグ割り
込みは発生しない。
【0020】
【発明の効果】以上説明したように本発明は、実行命令
自体にデバッグ割り込み発生表示を設け、これをオン/
オフすることで被デバッグプログラムを再作成すること
なく、またデバッグ制御処理にて不定命令に書き換えた
ことによる命令実行の肩代わりを行うことが不要となる
ため、効率のよいデバッグが可能となる効果がある。
自体にデバッグ割り込み発生表示を設け、これをオン/
オフすることで被デバッグプログラムを再作成すること
なく、またデバッグ制御処理にて不定命令に書き換えた
ことによる命令実行の肩代わりを行うことが不要となる
ため、効率のよいデバッグが可能となる効果がある。
【図1】本発明の一実施例を示すターゲットプログラム
デバッグ方式の全体構成図である。
デバッグ方式の全体構成図である。
【図2】本発明の被デバッグプログラムの命令形式例を
示す図である。
示す図である。
【図3】本発明のデバッグ情報設定処理の処理の流れ図
である。
である。
【図4】本発明のデバッグ情報検索処理の処理の流れ図
である。
である。
【図5】本発明のデバッグ情報復元処理の処理の流れ図
である。
である。
1 ホストコンピュータ 10 被デバッグプログラム 20 命令実行制御機構 30 デバッグ割り込み発生機構 40 デバッグ制御処理。
Claims (1)
- 【請求項1】 ターゲットプログラムのデバッグ機能を
有するホストコンピュータにおいて、被デバッグプログ
ラムをデバッグする際、プログラムを実行する各命令の
オペランドにデバッグのための割り込みを発生させるデ
バッグビットを設ける機構を有し、 デバッグ制御プログラムでは、被デバッグプログラムの
目的の命令または、目的のアドレスにてデバッグ情報を
取得する際、該当の命令に対しオペランドのデバッグビ
ットを必要に応じて、オン/オフを設定できる手段と、 上記オン/オフを設定できる手段にてデバッグビットを
オンとした命令を実行する際、当該命令実行後にデバッ
グ割り込み発生をデバッグ制御プログラムに通知する手
段を有し、ターゲットプログラムのデバッグを制御する
ことを特徴としたターゲットプログラムデバッグ方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3207154A JPH0535526A (ja) | 1991-07-25 | 1991-07-25 | ターゲツトプログラムデバツグ方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3207154A JPH0535526A (ja) | 1991-07-25 | 1991-07-25 | ターゲツトプログラムデバツグ方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0535526A true JPH0535526A (ja) | 1993-02-12 |
Family
ID=16535121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3207154A Pending JPH0535526A (ja) | 1991-07-25 | 1991-07-25 | ターゲツトプログラムデバツグ方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0535526A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8839206B2 (en) | 2002-08-26 | 2014-09-16 | International Business Machines Corporation | Time-based breakpoints in debuggers |
-
1991
- 1991-07-25 JP JP3207154A patent/JPH0535526A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8839206B2 (en) | 2002-08-26 | 2014-09-16 | International Business Machines Corporation | Time-based breakpoints in debuggers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6364144A (ja) | 記憶装置間デ−タ転送方式 | |
JPH0535526A (ja) | ターゲツトプログラムデバツグ方式 | |
JP3381253B2 (ja) | シミュレーション装置 | |
JP2715988B2 (ja) | プログラムシミュレータ装置及びプログラムデバッグ方法 | |
JP2663895B2 (ja) | Cpuシミュレータ | |
JP3114686B2 (ja) | プログラム・ディバグ方法 | |
JP2697230B2 (ja) | デバッグ支援装置 | |
JPH0262639A (ja) | 言語デバッガの中断方式 | |
JP3111372B2 (ja) | プログラマブルコントローラ | |
JP2001166966A (ja) | デバッガにおける被テストプログラムの実行環境管理方法 | |
JPH06103107A (ja) | プログラムトレース方法 | |
JPH07319730A (ja) | テスト・デバッグ方法 | |
JPS63226741A (ja) | シンボリツクデバツグ方式 | |
JPS61241843A (ja) | 情報処理装置 | |
JPS5927355A (ja) | 情報処理システム | |
JPH04133135A (ja) | 計算機のデバッグ装置 | |
JPH05127945A (ja) | プログラム実行状況解析方式 | |
JPH03172958A (ja) | 同期処理方法および並列処理システムおよび並列処理方法および並列化プログラム生成装置 | |
JPH09101899A (ja) | 手続きのプロセス化方式 | |
JPS59180755A (ja) | トレ−ス方式 | |
JPH05204710A (ja) | イベントトレース装置 | |
Cowling et al. | MICROSIM as a teaching aid | |
JPH1165886A (ja) | 計算機のプログラムデバック方式 | |
JPH05250208A (ja) | プログラム再実行処理方式 | |
JPH04324525A (ja) | プログラム移植支援装置 |