JPH05344115A - 受信同期回路 - Google Patents
受信同期回路Info
- Publication number
- JPH05344115A JPH05344115A JP4149086A JP14908692A JPH05344115A JP H05344115 A JPH05344115 A JP H05344115A JP 4149086 A JP4149086 A JP 4149086A JP 14908692 A JP14908692 A JP 14908692A JP H05344115 A JPH05344115 A JP H05344115A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unique word
- circuit
- reception
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】移動体通信システム用の受信同期回路におい
て、同期補正の必要なしにスロット同期の確立をするこ
とと、上記スロット同期の確立と同時にデータ受信入力
を可能とする。 【構成】通信スロットデータレジスタ７が通信スロット
データＤＳのユニークデータＵと同一のビット位置およ
びビット配列と同一ビット長のユニークワードの候補デ
ータＤＵを出力する候補データ出力回路７１を備える。
て、同期補正の必要なしにスロット同期の確立をするこ
とと、上記スロット同期の確立と同時にデータ受信入力
を可能とする。 【構成】通信スロットデータレジスタ７が通信スロット
データＤＳのユニークデータＵと同一のビット位置およ
びビット配列と同一ビット長のユニークワードの候補デ
ータＤＵを出力する候補データ出力回路７１を備える。
Description
【０００１】
【産業上の利用分野】本発明は、受信同期回路に関し、
特にディジタル方式の移動体通信システム用受信機のス
ロット同期用の受信同期回路に関する。
特にディジタル方式の移動体通信システム用受信機のス
ロット同期用の受信同期回路に関する。
【０００２】
【従来の技術】ディジタル方式の移動体通信は、信号の
送受信の基本周期となるタイムフレームを定め、このタ
イムフレーム内で割当てられた一定の時間幅（タイムス
ロット）を用いて、ディジタルデータ信号を送受して通
信を行っている。
送受信の基本周期となるタイムフレームを定め、このタ
イムフレーム内で割当てられた一定の時間幅（タイムス
ロット）を用いて、ディジタルデータ信号を送受して通
信を行っている。
【０００３】従って、上記タイムスロットにより同一キ
ャリアに複数のチャネルを多重化することができるた
め、上記移動体通信を行う複数のシステム間では、各チ
ャネルの送信信号が重なりあい相互に干渉を与えないよ
う各通信システムのタイミングを調整する必要がある。
このため上記各通信システムが、次のような方法で確立
される共通の時間基準を持つ。すなわち、受信信号の中
から特定のビットパターンを有する信号であるユニーク
ワード（同期語）を検出したタイミングで、相手と同期
を取るスロットカウンタに、ユニークワードＵを検出し
た時点でのタイムスロットが取るべき時間情報を示すカ
ウント値を同期用初期値としてセットすることにより相
手方と同期が合わせられ、同期が確立する。
ャリアに複数のチャネルを多重化することができるた
め、上記移動体通信を行う複数のシステム間では、各チ
ャネルの送信信号が重なりあい相互に干渉を与えないよ
う各通信システムのタイミングを調整する必要がある。
このため上記各通信システムが、次のような方法で確立
される共通の時間基準を持つ。すなわち、受信信号の中
から特定のビットパターンを有する信号であるユニーク
ワード（同期語）を検出したタイミングで、相手と同期
を取るスロットカウンタに、ユニークワードＵを検出し
た時点でのタイムスロットが取るべき時間情報を示すカ
ウント値を同期用初期値としてセットすることにより相
手方と同期が合わせられ、同期が確立する。
【０００４】従来の移動体通信システム用の受信同期回
路は、図３に示すように、受信データＤＲの入力の制御
を行う入力制御回路１と、受信データＤＲを取り込むた
めの受信データシフトレジスタ２と、これと独立して入
力される受信データＤＲの中からユニークワードＵを検
出するユニークワード検出回路３と、このユニークワー
ド検出回路３からの検出信号Ｕでスロット同期を確立す
るためのスロットカウンタ回路４と、受信全体のタイミ
ングを取るためのタイミング制御回路４とから構成され
ていた。
路は、図３に示すように、受信データＤＲの入力の制御
を行う入力制御回路１と、受信データＤＲを取り込むた
めの受信データシフトレジスタ２と、これと独立して入
力される受信データＤＲの中からユニークワードＵを検
出するユニークワード検出回路３と、このユニークワー
ド検出回路３からの検出信号Ｕでスロット同期を確立す
るためのスロットカウンタ回路４と、受信全体のタイミ
ングを取るためのタイミング制御回路４とから構成され
ていた。
【０００５】次に、動作について説明する。
【０００６】この種の受信同期回路は、受信データシフ
トレジスタ２とは独立したユニークワード検出回路３
に、受信データシフトレジスタ２への入力と並行してデ
ータをシリアル入力し、ユニークワードＵを検出してい
た。
トレジスタ２とは独立したユニークワード検出回路３
に、受信データシフトレジスタ２への入力と並行してデ
ータをシリアル入力し、ユニークワードＵを検出してい
た。
【０００７】この方式では、まず初めに自システムの同
期を取るスロットカウンタ４に、受信信号の中からユニ
ークワードＵを検出したタイミングで、スロットカウン
タ４に、ユニークワードＵを検出した時点でのタイムス
ロットが取るべき時間情報を示すカウント値を同期用初
期値としてセットすることにより同期の確立を行ってい
る。
期を取るスロットカウンタ４に、受信信号の中からユニ
ークワードＵを検出したタイミングで、スロットカウン
タ４に、ユニークワードＵを検出した時点でのタイムス
ロットが取るべき時間情報を示すカウント値を同期用初
期値としてセットすることにより同期の確立を行ってい
る。
【０００８】次に、改めて同期の取れたスロットカウン
タ４が示すスロットの頭のタイミングで受信データ信号
を受信データシフトレジスタ２に入力許可する事でデー
タを取り込み、初めて同期の確立したデータ受信が可能
となるというものであった。
タ４が示すスロットの頭のタイミングで受信データ信号
を受信データシフトレジスタ２に入力許可する事でデー
タを取り込み、初めて同期の確立したデータ受信が可能
となるというものであった。
【０００９】
【発明が解決しようとする課題】上述した従来の受信同
期回路は、受信データシフトレジスタとは独立した回路
によりユニークワードを検出しているために、まず最初
にスロットの同期を取ることが必要となるが、上記ユニ
ークワードの検出タイミングでラッチし上記受信データ
シフトレジスタに保持されている受信データは、上記ユ
ニークワードの検出タイミングの位置と上記受信データ
シフトレジスタにおける上記受信データのビット位置と
の相互位置関係は確立していないため正規のタイミング
位置からずれており、上記受信データの正規化のための
ビット位置補正を必要としたり、甚だしたいときは上記
受信データを破棄する必要があるという欠点があった。
期回路は、受信データシフトレジスタとは独立した回路
によりユニークワードを検出しているために、まず最初
にスロットの同期を取ることが必要となるが、上記ユニ
ークワードの検出タイミングでラッチし上記受信データ
シフトレジスタに保持されている受信データは、上記ユ
ニークワードの検出タイミングの位置と上記受信データ
シフトレジスタにおける上記受信データのビット位置と
の相互位置関係は確立していないため正規のタイミング
位置からずれており、上記受信データの正規化のための
ビット位置補正を必要としたり、甚だしたいときは上記
受信データを破棄する必要があるという欠点があった。
【００１０】また、同期が取れたスロットタイミングが
示すスロットの先頭から再度データを上記受信データシ
フトレジスタに入力するので、データ受信完了までの時
間が長いという欠点があった。
示すスロットの先頭から再度データを上記受信データシ
フトレジスタに入力するので、データ受信完了までの時
間が長いという欠点があった。
【００１１】
【課題を解決するための手段】本発明の受信同期回路
は、通信スロットデータを入力保持する通信スロットデ
ータ記憶回路と、前記スロットデータに含まれている予
め定めたビット位置の予め定めたビット配列から成る同
期信号であるユニークワードを検出しユニークワード検
出信号を出力するユニークワード検出回路と、前記ユニ
ークワード検出信号により初期設定され前記通信スロッ
トデータの同期を取るスロットカウンタとを有する受信
同期回路において、前記通信スロットデータ記憶回路が
前記通信スロットデータの前記ビット位置における前記
ビット配列と同一ビット長のユニークワード候補データ
を出力するユニークワード候補データ出力回路を備えて
構成されている。
は、通信スロットデータを入力保持する通信スロットデ
ータ記憶回路と、前記スロットデータに含まれている予
め定めたビット位置の予め定めたビット配列から成る同
期信号であるユニークワードを検出しユニークワード検
出信号を出力するユニークワード検出回路と、前記ユニ
ークワード検出信号により初期設定され前記通信スロッ
トデータの同期を取るスロットカウンタとを有する受信
同期回路において、前記通信スロットデータ記憶回路が
前記通信スロットデータの前記ビット位置における前記
ビット配列と同一ビット長のユニークワード候補データ
を出力するユニークワード候補データ出力回路を備えて
構成されている。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は本発明の受信同期回路の一実施例を
示すブロック図である。
示すブロック図である。
【００１４】本実施例の受信同期回路は、図１に示すよ
うに、受信データＤＲの入力の制御を行なう入力制御回
路１と、通信スロットデータＤＳ上のｋビットのユニー
クワードと等しいビット位置のユニークワードの候補デ
ータ出力回路７１を有する長さｍビットの受信データシ
フトレジスタ７と、候補データ出力回路７１からの候補
データから上記ユニークワードを検出し一致信号Ｃを出
力するユニークワード検出回路８と、ユニークワード検
出回路８からの一致信号Ｃにより初期値が設定されスロ
ット同期を取るためのスロット計数を行なうスロットカ
ウンタ回路４と、受信同期回路全体のタイミング制御を
行なうタイミング制御回路５とを備えて構成されてい
る。ユニークワード検出回路８は、一致信号Ｃにより受
信入力完了を示す受信入力信号ＯＥを出力する受信入力
完了回路８１を有している。
うに、受信データＤＲの入力の制御を行なう入力制御回
路１と、通信スロットデータＤＳ上のｋビットのユニー
クワードと等しいビット位置のユニークワードの候補デ
ータ出力回路７１を有する長さｍビットの受信データシ
フトレジスタ７と、候補データ出力回路７１からの候補
データから上記ユニークワードを検出し一致信号Ｃを出
力するユニークワード検出回路８と、ユニークワード検
出回路８からの一致信号Ｃにより初期値が設定されスロ
ット同期を取るためのスロット計数を行なうスロットカ
ウンタ回路４と、受信同期回路全体のタイミング制御を
行なうタイミング制御回路５とを備えて構成されてい
る。ユニークワード検出回路８は、一致信号Ｃにより受
信入力完了を示す受信入力信号ＯＥを出力する受信入力
完了回路８１を有している。
【００１５】次に、本実施例の動作について説明する。
【００１６】図２は、通信スロットデータＤＳの構成の
一例を示す図である。図２に示すように、通常スロット
データＤＳは、ｍビットで構成され、ｋビットのユニー
クワードＵはｎビットからｎ−ｋ＋１ビットまでのｋビ
ットに割付けられている。
一例を示す図である。図２に示すように、通常スロット
データＤＳは、ｍビットで構成され、ｋビットのユニー
クワードＵはｎビットからｎ−ｋ＋１ビットまでのｋビ
ットに割付けられている。
【００１７】まず、通信スロットデータＤＳを受信デー
タシフトレジスタ７に入力していくと、ｍビットの通信
スロットデータＤＳのｎビットからｎ−ｋ＋１ビットま
でのｋビットの候補データＤＵがパラレルでリアルタイ
ムにユニークワードデータ出力回路７１から出力され、
ユニークワード検出回路８に入力される。この候補デー
タＤＵがユニークワードＵと検出されれば、一致信号Ｃ
が出力される。この一致信号Ｃの出力タイミングで、ス
ロットカウンタ回路４にユニークワード検出時点でのタ
イムスロットが取るべき時間情報を示すカウント値を同
期用初期値としてプリセットし、計数することによりス
ロット同期を確立する。
タシフトレジスタ７に入力していくと、ｍビットの通信
スロットデータＤＳのｎビットからｎ−ｋ＋１ビットま
でのｋビットの候補データＤＵがパラレルでリアルタイ
ムにユニークワードデータ出力回路７１から出力され、
ユニークワード検出回路８に入力される。この候補デー
タＤＵがユニークワードＵと検出されれば、一致信号Ｃ
が出力される。この一致信号Ｃの出力タイミングで、ス
ロットカウンタ回路４にユニークワード検出時点でのタ
イムスロットが取るべき時間情報を示すカウント値を同
期用初期値としてプリセットし、計数することによりス
ロット同期を確立する。
【００１８】これと同時に、入力制御回路１で受信デー
タシフトレジスタ７に保持されている受信データ、すな
わち通信スロットデータＤＳをラッチすると、この通信
スロットデータＤＳは受信データシフトレジスタ７に正
しく保持されていることになる。したがって、一致信号
Ｃから生成した受信入力完了信号ＯＥをＣＰＵ等に通知
することにより通信データＤＲの入力が可能となる。
タシフトレジスタ７に保持されている受信データ、すな
わち通信スロットデータＤＳをラッチすると、この通信
スロットデータＤＳは受信データシフトレジスタ７に正
しく保持されていることになる。したがって、一致信号
Ｃから生成した受信入力完了信号ＯＥをＣＰＵ等に通知
することにより通信データＤＲの入力が可能となる。
【００１９】
【発明の効果】以上説明したように、本発明の受信同期
回路は、通信スロットデータ記憶回路が通信スロットデ
ータのユニークデータと同一のビット位置およびビット
配列と同一ビット長のユニークワードの候補データを出
力する候補データ出力回路を備えることにより、ユニー
クワード検出信号によりラッチされたデータは、常に正
しいビット位置に保持されているので、ビット位置補正
等が不要となり、データ受信完了までの時間を大幅に短
縮できるという効果がある。
回路は、通信スロットデータ記憶回路が通信スロットデ
ータのユニークデータと同一のビット位置およびビット
配列と同一ビット長のユニークワードの候補データを出
力する候補データ出力回路を備えることにより、ユニー
クワード検出信号によりラッチされたデータは、常に正
しいビット位置に保持されているので、ビット位置補正
等が不要となり、データ受信完了までの時間を大幅に短
縮できるという効果がある。
【図１】本発明の受信同期回路の一実施例を示すブロッ
ク図である。
ク図である。
【図２】通信スロットデータの構成の一例を示す図であ
る。
る。
【図３】従来の受信同期回路の一例を示すブロック図で
ある。
ある。
１ 入力制御回路 ２，７ 受信データシフトレジスタ ３，８ ユニークワード検出回路 ４ スロットカウンタ回路 ５ タイミング制御回路 ７１ 候補データ出力回路 ８１ 受信入力完了回路
Claims (3)
- 【請求項１】 通信スロットデータを入力保持する通信
スロットデータ記憶回路と、前記スロットデータに含ま
れている予め定めたビット位置の予め定めたビット配列
から成る同期信号であるユニークワードを検出しユニー
クワード検出信号を出力するユニークワード検出回路
と、前記ユニークワード検出信号により初期設定され前
記通信スロットデータの同期を取るスロットカウンタと
を有する受信同期回路において、 前記通信スロットデータ記憶回路が前記通信スロットデ
ータの前記ビット位置における前記ビット配列と同一ビ
ット長のユニークワード候補データを出力するユニーク
ワード候補データ出力回路を備えることを特徴とする受
信同期回路。 - 【請求項２】 前記通信スロットデータ記憶回路が前記
通信スロットデータと同一ビット長のシフトレジスタか
ら成り、前記ユニークワード候補データ出力回路が前記
シフトレジスタの前記ビット位置における前記ビット配
列に対応するビットデータの出力端子から成ることを特
徴とする請求項１記載の受信同期回路。 - 【請求項３】 前記ユニークワード検出信号が前記スロ
ットカウンタの初期設定と同時に受信データの受信処理
が可能となることを示す受信入力完了信号を生成するこ
とを特徴とする請求項１記載の受信同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4149086A JP2967649B2 (ja) | 1992-06-09 | 1992-06-09 | 受信同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4149086A JP2967649B2 (ja) | 1992-06-09 | 1992-06-09 | 受信同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05344115A true JPH05344115A (ja) | 1993-12-24 |
| JP2967649B2 JP2967649B2 (ja) | 1999-10-25 |
Family
ID=15467399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4149086A Expired - Fee Related JP2967649B2 (ja) | 1992-06-09 | 1992-06-09 | 受信同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2967649B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0782276A3 (en) * | 1995-12-28 | 1997-10-08 | Nec Corp | Method and apparatus for synchronizing data received in time intervals |
| JP2007165971A (ja) * | 2005-12-09 | 2007-06-28 | Sony Corp | シリアル受信回路、シリアルデータ送受信回路並びに半導体記憶装置 |
| US8462886B2 (en) | 2010-11-05 | 2013-06-11 | Kabushiki Kaisha Toshiba | Mobile wireless terminal device and base station search method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494416A (ja) * | 1972-04-22 | 1974-01-16 | ||
| JPS63142742A (ja) * | 1986-11-28 | 1988-06-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 遂次ビツト・ストリーム内の予定のビツト・パターンを検出するための方法及び装置 |
-
1992
- 1992-06-09 JP JP4149086A patent/JP2967649B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494416A (ja) * | 1972-04-22 | 1974-01-16 | ||
| JPS63142742A (ja) * | 1986-11-28 | 1988-06-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 遂次ビツト・ストリーム内の予定のビツト・パターンを検出するための方法及び装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0782276A3 (en) * | 1995-12-28 | 1997-10-08 | Nec Corp | Method and apparatus for synchronizing data received in time intervals |
| US6317441B1 (en) | 1995-12-28 | 2001-11-13 | Nec Corporation | Method and apparatus for synchronizing slot receiving data |
| JP2007165971A (ja) * | 2005-12-09 | 2007-06-28 | Sony Corp | シリアル受信回路、シリアルデータ送受信回路並びに半導体記憶装置 |
| JP4736770B2 (ja) * | 2005-12-09 | 2011-07-27 | ソニー株式会社 | シリアル受信回路、シリアルデータ送受信回路並びに半導体記憶装置 |
| US8462886B2 (en) | 2010-11-05 | 2013-06-11 | Kabushiki Kaisha Toshiba | Mobile wireless terminal device and base station search method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2967649B2 (ja) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2100944A (en) | Synchronisation circuits | |
| JP2666679B2 (ja) | スロット受信同期回路 | |
| JP2940454B2 (ja) | スロット受信同期回路 | |
| JP3067832B2 (ja) | 信号位相装置 | |
| JPH05344115A (ja) | 受信同期回路 | |
| JP2005303385A (ja) | Ｄｓｒｃ通信回路及び通信方法 | |
| JP2806151B2 (ja) | フレーム相関装置 | |
| SU1732350A1 (ru) | Устройство дл сопр жени ЭВМ с линией св зи | |
| JP3267581B2 (ja) | フレーム同期方法及び装置 | |
| JP3290331B2 (ja) | ブロック同期処理回路 | |
| KR880001023B1 (ko) | 셀프콜록킹 데이타 전송시스템 | |
| SU1509913A1 (ru) | Устройство дл сопр жени абонента с ЭВМ | |
| JPH04145566A (ja) | シリアル転送回路 | |
| JP2616622B2 (ja) | フレーム相関装置 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JP2735760B2 (ja) | パターン検出回路 | |
| JPH04137936A (ja) | フレーム同期方式 | |
| JPH07118708B2 (ja) | バースト信号位相制御回路 | |
| JPH05227251A (ja) | 調歩同期確立方式 | |
| JPS6342242A (ja) | デジタル画像伝送におけるフレ−ム同期検出方式 | |
| JPS62147831A (ja) | 同期保護回路 | |
| JPS60242747A (ja) | デ−タモニタ−装置 | |
| JPH0456545A (ja) | 時刻同期制御方式 | |
| JPH05225128A (ja) | シリアル転送回路 | |
| JP2001127744A (ja) | 調歩同期式データ通信装置、及び調歩同期式データ通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990721 |
|
| LAPS | Cancellation because of no payment of annual fees |