JP2806151B2 - フレーム相関装置 - Google Patents
フレーム相関装置Info
- Publication number
- JP2806151B2 JP2806151B2 JP4156363A JP15636392A JP2806151B2 JP 2806151 B2 JP2806151 B2 JP 2806151B2 JP 4156363 A JP4156363 A JP 4156363A JP 15636392 A JP15636392 A JP 15636392A JP 2806151 B2 JP2806151 B2 JP 2806151B2
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- frame
- signal
- time
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル通信装置の
受信信号処理に利用するフレーム相関装置に関する。
受信信号処理に利用するフレーム相関装置に関する。
【０００２】
【従来の技術】近年、通信分野、特に陸上移動通信にお
いては、時分割多重ディジタル通信方式が採用され、受
信信号から時分割された信号群であるスロットの検出
を、いわゆる被相関信号が「１」である場合のフレーム
相関を求めるフレーム相関装置によって行う場合があ
る。
いては、時分割多重ディジタル通信方式が採用され、受
信信号から時分割された信号群であるスロットの検出
を、いわゆる被相関信号が「１」である場合のフレーム
相関を求めるフレーム相関装置によって行う場合があ
る。
【０００３】次に、このフレーム相関装置の一例につい
て説明する。図２は従来のフレーム相関装置の構成を示
している。図２において、１０１は入力される被相関信
号と、他方の入力である相関信号との相関を取って相関
出力信号を生成する相関部であり論理積回路で構成され
ている。また、１０２は相関部１０１からの相関出力信
号及び被相関信号に同期したクロック信号により、相関
部１０１の他方の入力とする相関信号を生成するシフト
レジスタであり、１フレーム分のデータが格納できる段
数（例えば、Ｎ段）を有する。
て説明する。図２は従来のフレーム相関装置の構成を示
している。図２において、１０１は入力される被相関信
号と、他方の入力である相関信号との相関を取って相関
出力信号を生成する相関部であり論理積回路で構成され
ている。また、１０２は相関部１０１からの相関出力信
号及び被相関信号に同期したクロック信号により、相関
部１０１の他方の入力とする相関信号を生成するシフト
レジスタであり、１フレーム分のデータが格納できる段
数（例えば、Ｎ段）を有する。
【０００４】次に、この従来例の構成の動作について説
明する。先ず、シフトレジスタ１０２は初期化され、格
納のレジスタ（図示せず）には、全てデータ「１」が格
納される。１フレームの被相関信号Ａとシフトレジスタ
１０２の出力、すなわち全て「１」の相関信号Ｂとの論
理積がとられ、被相関信号と同一の相関出力信号Ｙがシ
フトレジスタ１０２に入力される。次のフレームで被相
関信号Ａが入力されると、１フレーム前の相関信号Ｂ
（＝Ａ）との相関がとられ、相関出力信号Ｙ（Ｂ・Ａ）
が得られる。すなわち、Ａ＝１、Ｂ＝１の場合に相関部
１０１の出力Ｙが「１」となり、相関がとれたことにな
る。
明する。先ず、シフトレジスタ１０２は初期化され、格
納のレジスタ（図示せず）には、全てデータ「１」が格
納される。１フレームの被相関信号Ａとシフトレジスタ
１０２の出力、すなわち全て「１」の相関信号Ｂとの論
理積がとられ、被相関信号と同一の相関出力信号Ｙがシ
フトレジスタ１０２に入力される。次のフレームで被相
関信号Ａが入力されると、１フレーム前の相関信号Ｂ
（＝Ａ）との相関がとられ、相関出力信号Ｙ（Ｂ・Ａ）
が得られる。すなわち、Ａ＝１、Ｂ＝１の場合に相関部
１０１の出力Ｙが「１」となり、相関がとれたことにな
る。
【０００５】このように、常に１フレーム前にとられた
相関出力信号との相関がとられることになる。シフトレ
ジスタ１０２は、被相関信号に同期したクロックである
シフトクロックによってシフトされ、かつ、シフトレジ
スタ１０２の出力すなわち相関信号と被相関信号とは、
フレーム内の相対的位置が等しくなるので、フレーム相
関を求めることができる。
相関出力信号との相関がとられることになる。シフトレ
ジスタ１０２は、被相関信号に同期したクロックである
シフトクロックによってシフトされ、かつ、シフトレジ
スタ１０２の出力すなわち相関信号と被相関信号とは、
フレーム内の相対的位置が等しくなるので、フレーム相
関を求めることができる。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
例のフレーム相関装置においては、必ず１フレーム分の
相関信号をシフトレジスタに記憶しておく必要があり、
１フレーム時間長が長い場合又は１フレームのデータ数
が覆い場合に装置規模が増大してしまうという問題があ
った。
例のフレーム相関装置においては、必ず１フレーム分の
相関信号をシフトレジスタに記憶しておく必要があり、
１フレーム時間長が長い場合又は１フレームのデータ数
が覆い場合に装置規模が増大してしまうという問題があ
った。
【０００７】特に被相関信号のオーバーサンプリングを
行う場合には、シフトレジスタの装置規模が極端に増大
して、ＬＳＩ化が困難になり、さらに、消費電力も大き
くなり実用的ではないという問題があった。
行う場合には、シフトレジスタの装置規模が極端に増大
して、ＬＳＩ化が困難になり、さらに、消費電力も大き
くなり実用的ではないという問題があった。
【０００８】本発明は、このような従来の技術における
問題を解決するものであり、１フレーム時間長が長い場
合においても装置規模を縮小できる優れたフレーム相関
装置の提供を目的とする。
問題を解決するものであり、１フレーム時間長が長い場
合においても装置規模を縮小できる優れたフレーム相関
装置の提供を目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明のフレーム相関装置は、１フレームを信号形
式の単位とする被相関信号のフレーム相関をとる相関手
段と、相関手段を制御する相関制御手段と、１フレーム
内の相対時間を記憶する記憶手段と、記憶手段を制御す
る記憶部制御手段と、１フレームの時間を計測する時間
計測手段とを備え、相関出力信号を直接記憶せずに相関
がある１フレーム内の相対時間を記憶する構成である。
に、本発明のフレーム相関装置は、１フレームを信号形
式の単位とする被相関信号のフレーム相関をとる相関手
段と、相関手段を制御する相関制御手段と、１フレーム
内の相対時間を記憶する記憶手段と、記憶手段を制御す
る記憶部制御手段と、１フレームの時間を計測する時間
計測手段とを備え、相関出力信号を直接記憶せずに相関
がある１フレーム内の相対時間を記憶する構成である。
【００１０】そして、記憶手段の記憶データ数は、被相
関信号において１フレームあたりの誤り相関があるデー
タの発生確率と、１フレームあたりの正しい相関のある
データ数との和で決定する構成であり、また、記憶手段
の記憶データ数を調節することにより、真のフレーム相
関出力を得るのに必要な時間とフレーム相関を得るのに
必要な規模を調整して構成される。
関信号において１フレームあたりの誤り相関があるデー
タの発生確率と、１フレームあたりの正しい相関のある
データ数との和で決定する構成であり、また、記憶手段
の記憶データ数を調節することにより、真のフレーム相
関出力を得るのに必要な時間とフレーム相関を得るのに
必要な規模を調整して構成される。
【００１１】
【作用】このような本発明のフレーム相関装置は、１フ
レーム分の相関信号を直接記憶せずに相関があった場合
のみの発生時刻（１フレーム内での相対的時刻）を記憶
し、次のフレーム時間では、記憶されている相関発生時
刻のみに基づいて相関をとり、１フレーム時間の全ての
相関出力信号データを記憶しないようにし、相関出力信
号を記憶する記憶装置における装置規模が縮小される。
レーム分の相関信号を直接記憶せずに相関があった場合
のみの発生時刻（１フレーム内での相対的時刻）を記憶
し、次のフレーム時間では、記憶されている相関発生時
刻のみに基づいて相関をとり、１フレーム時間の全ての
相関出力信号データを記憶しないようにし、相関出力信
号を記憶する記憶装置における装置規模が縮小される。
【００１２】
【実施例】以下、本発明のフレーム相関装置の実施例を
図面に基づいて詳細に説明する。
図面に基づいて詳細に説明する。
【００１３】図１は実施例の構成を示している。図１に
おいて、１は入力される被相関信号Ａ（論理値「０」又
は論理値「１」）と、他方から入力される相関信号Ｚと
の相関をとる相関部（請求項における相関手段に対応す
る）である。２は相関部１からの相関出力信号に基づい
てメモリへのデータ書き込みを制御するメモリ制御部
（請求項における記憶部制御手段に対応する）である。
３はクロック信号に同期して１フレーム時間長をカウン
トし、カウント値Ｄを出力するカウンタ（請求項におけ
る時間計測手段に対応する）である。４はメモリ制御部
２からの制御信号にしたがって、カウンタのカウント値
Ｄ（１フレーム内の相対的時刻）を記憶し、必要に応じ
て記憶内容を出力するメモリ（請求項における記憶手段
に対応する）である。また、５はカウンタ３のカウント
値Ｄとメモリ４の記憶内容を比較し、比較結果を相関部
１に出力する相関制御部（請求項における相関制御手段
に対応する）である。
おいて、１は入力される被相関信号Ａ（論理値「０」又
は論理値「１」）と、他方から入力される相関信号Ｚと
の相関をとる相関部（請求項における相関手段に対応す
る）である。２は相関部１からの相関出力信号に基づい
てメモリへのデータ書き込みを制御するメモリ制御部
（請求項における記憶部制御手段に対応する）である。
３はクロック信号に同期して１フレーム時間長をカウン
トし、カウント値Ｄを出力するカウンタ（請求項におけ
る時間計測手段に対応する）である。４はメモリ制御部
２からの制御信号にしたがって、カウンタのカウント値
Ｄ（１フレーム内の相対的時刻）を記憶し、必要に応じ
て記憶内容を出力するメモリ（請求項における記憶手段
に対応する）である。また、５はカウンタ３のカウント
値Ｄとメモリ４の記憶内容を比較し、比較結果を相関部
１に出力する相関制御部（請求項における相関制御手段
に対応する）である。
【００１４】次に、この実施例の構成における動作につ
いて説明する。まず、カウンタ３は被相関信号Ａのデー
タ速度（周波数）と等しいクロック信号Ｂを常にカウン
トし、１フレーム時間長を生成（カウンタ３のカウント
値Ｄは、フレーム内の相対時間を示す）する。メモリ４
は初期化し、一つもデータを記憶していない状態とす
る。
いて説明する。まず、カウンタ３は被相関信号Ａのデー
タ速度（周波数）と等しいクロック信号Ｂを常にカウン
トし、１フレーム時間長を生成（カウンタ３のカウント
値Ｄは、フレーム内の相対時間を示す）する。メモリ４
は初期化し、一つもデータを記憶していない状態とす
る。
【００１５】相関制御部５は、メモリ４にデータが記憶
されいない場合、相関制御信号Ｂを「１」にし、メモリ
４にデータが記憶されている場合は、その記憶されてい
る記憶データＥとカウンタ３のカウント値Ｄを比較し、
また、一致したときは相関制御信号Ｂを「１」に、一致
しない場合は、「０」にする。
されいない場合、相関制御信号Ｂを「１」にし、メモリ
４にデータが記憶されている場合は、その記憶されてい
る記憶データＥとカウンタ３のカウント値Ｄを比較し、
また、一致したときは相関制御信号Ｂを「１」に、一致
しない場合は、「０」にする。
【００１６】被相関信号Ａは、相関部１において、相関
制御部５の出力相関制御信号Ｃと相関がとられ、相関信
号Ｚとしてメモリ制御部２に入力される。
制御部５の出力相関制御信号Ｃと相関がとられ、相関信
号Ｚとしてメモリ制御部２に入力される。
【００１７】メモリ制御部２は、相関信号Ｚが「１」の
場合は、その時点のカウンタ３のカウンタ値Ｄと同じ値
がメモリ４に記憶されていなければ、その時点のカウン
タ３のカウンタ値Ｄをメモリ４に記憶させる。逆に相関
信号Ｚが「０」の場合は、その時点のカウンタ３のカウ
ンタ値Ｄと同じ値がメモリ４に記憶されていれば、その
メモリ４からその同じ値を削除する。
場合は、その時点のカウンタ３のカウンタ値Ｄと同じ値
がメモリ４に記憶されていなければ、その時点のカウン
タ３のカウンタ値Ｄをメモリ４に記憶させる。逆に相関
信号Ｚが「０」の場合は、その時点のカウンタ３のカウ
ンタ値Ｄと同じ値がメモリ４に記憶されていれば、その
メモリ４からその同じ値を削除する。
【００１８】この動作を数フレーム時間繰り返すことに
よって、被相関信号Ａにおいて毎フレーム同じ相対的時
刻に「１」になる時刻のみにおいて、相関出力Ｚが
「１」になり、フレーム相関をとることができる。
よって、被相関信号Ａにおいて毎フレーム同じ相対的時
刻に「１」になる時刻のみにおいて、相関出力Ｚが
「１」になり、フレーム相関をとることができる。
【００１９】メモリ４の記憶できるデータ数の最大数
は、被相関信号Ａにおいて１フレーム時間中に誤って
「１」が出力される確率によって決めることができる。
は、被相関信号Ａにおいて１フレーム時間中に誤って
「１」が出力される確率によって決めることができる。
【００２０】例えば、上記確率がｍの場合、メモリ４の
記憶できるデータ数の最大数ｎは次式（１）で表され
る。
記憶できるデータ数の最大数ｎは次式（１）で表され
る。
【００２１】ｎ＝ｋ×ｍ＋ｈ …（１） ｋ：被相関信号Ａに含まれる１フレームデータ数、ｈ：
被相関信号Ａにおいて１フレーム時間中に「１」が出力
されるべきデータ数 メモリ４の記憶できるデータ数をこのｎより、小さくす
ると単に真の相関出力Ｚを得るのにより多くの被相関信
号Ａのデータ数が必要とされるのみである。すなわち、
フレーム相関をとる時間が長く必要とされる。
被相関信号Ａにおいて１フレーム時間中に「１」が出力
されるべきデータ数 メモリ４の記憶できるデータ数をこのｎより、小さくす
ると単に真の相関出力Ｚを得るのにより多くの被相関信
号Ａのデータ数が必要とされるのみである。すなわち、
フレーム相関をとる時間が長く必要とされる。
【００２２】このように上記実施例では、メモリ４の記
憶できるデータ数を被相関信号Ａに含まれる１フレーム
データ数より、小さくことにより、ハードウェア（装
置）規模を縮小することができる。
憶できるデータ数を被相関信号Ａに含まれる１フレーム
データ数より、小さくことにより、ハードウェア（装
置）規模を縮小することができる。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
のフレーム相関装置は、１フレーム分の相関信号を直接
記憶せずに相関があった場合のみの発生時刻（１フレー
ム内での相対的時刻）を記憶し、次のフレーム時間で
は、記憶されている相関発生時刻のみに基づいて相関を
とるようにしているため、１フレーム時間の全ての相関
出力信号データを記憶しないようにでき、相関出力信号
を記憶する記憶装置における装置規模が縮小できるとい
う効果を有する。
のフレーム相関装置は、１フレーム分の相関信号を直接
記憶せずに相関があった場合のみの発生時刻（１フレー
ム内での相対的時刻）を記憶し、次のフレーム時間で
は、記憶されている相関発生時刻のみに基づいて相関を
とるようにしているため、１フレーム時間の全ての相関
出力信号データを記憶しないようにでき、相関出力信号
を記憶する記憶装置における装置規模が縮小できるとい
う効果を有する。
【図１】本発明のフレーム相関装置の実施例における構
成を示すブロック図
成を示すブロック図
【図２】従来のフレーム相関装置における構成を示すブ
ロック図
ロック図
１ 相関部 ２ メモリ制御部 ３ カウンタ ４ メモリ ５ 相関制御部 Ａ 被相関信号 Ｂ 相関制御信号 Ｃ 出力相関制御信号 Ｄ カウント値 Ｅ 記憶データ Ｚ 相関信号
Claims (3)
- 【請求項１】 １フレームを信号形式の単位とする被相
関信号のフレーム相関をとる相関手段と、上記相関手段
を制御する相関制御手段と、上記１フレーム内の相対時
間を記憶する記憶手段と、上記記憶手段を制御する記憶
部制御手段と、上記１フレームの時間を計測する時間計
測手段とを備え、相関出力信号を直接記憶せずに相関が
ある上記１フレーム内の相対時間を記憶することを特徴
とするフレーム相関装置。 - 【請求項２】 記憶手段の記憶データ数は被相関信号に
おいて、１フレームあたりの誤り相関があるデータの発
生確率と、１フレームあたりの正しい相関のあるデータ
数との和で決定することを特徴とする請求項１記載のフ
レーム相関装置。 - 【請求項３】 記憶手段の記憶データ数を調節すること
により、真のフレーム相関出力を得るのに必要な時間と
フレーム相関を得るのに必要な規模を調整して構成され
ることを特徴とする請求項１記載のフレーム相関装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156363A JP2806151B2 (ja) | 1992-06-16 | 1992-06-16 | フレーム相関装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156363A JP2806151B2 (ja) | 1992-06-16 | 1992-06-16 | フレーム相関装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05347615A JPH05347615A (ja) | 1993-12-27 |
| JP2806151B2 true JP2806151B2 (ja) | 1998-09-30 |
Family
ID=15626120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4156363A Expired - Fee Related JP2806151B2 (ja) | 1992-06-16 | 1992-06-16 | フレーム相関装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806151B2 (ja) |
-
1992
- 1992-06-16 JP JP4156363A patent/JP2806151B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05347615A (ja) | 1993-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2723691B2 (ja) | 可変タイミング信号発生回路 | |
| JPH02272925A (ja) | ポインタ変換によるフレーム位相同期方法およびその回路 | |
| US5202904A (en) | Pulse stuffing apparatus and method | |
| US4320511A (en) | Method and device for conversion between a cyclic and a general code sequence by the use of dummy zero bit series | |
| US5321727A (en) | Signal phasing arrangement in a system for doubling the digital channel | |
| US5594743A (en) | Fifo buffer system having an error detection and correction device | |
| EP1353457B1 (en) | Control device for radio communication apparatus | |
| JP2940454B2 (ja) | スロット受信同期回路 | |
| JPH04142649A (ja) | メモリ装置 | |
| JPS612435A (ja) | 受信位置予測装置 | |
| JP2806151B2 (ja) | フレーム相関装置 | |
| JP2967649B2 (ja) | 受信同期回路 | |
| JPH08163394A (ja) | 背景雑音発生装置 | |
| JPS6253530A (ja) | Ｔｄｍａ通信装置の制御用情報発生回路 | |
| JP2000124854A (ja) | 無線基地局受信同期保護設定方式 | |
| JP2616622B2 (ja) | フレーム相関装置 | |
| SU869074A1 (ru) | Устройство тактовой синхронизации | |
| JP2697629B2 (ja) | 速度変換装置 | |
| JPH03174837A (ja) | タイミング整合回路 | |
| JPH0646023A (ja) | フレーム位相同期回路 | |
| JPH1013432A (ja) | ２次元配列メモリを用いたセル遅延揺らぎ吸収装置 | |
| JPH11261410A (ja) | タイミング補正装置及びタイミング補正方法 | |
| JPH05244049A (ja) | 積算回路 | |
| JPS61242432A (ja) | フレ−ムアライナ | |
| JPH0525208B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |