JPH05341736A - 表示パネルの駆動法 - Google Patents

表示パネルの駆動法

Info

Publication number
JPH05341736A
JPH05341736A JP4153216A JP15321692A JPH05341736A JP H05341736 A JPH05341736 A JP H05341736A JP 4153216 A JP4153216 A JP 4153216A JP 15321692 A JP15321692 A JP 15321692A JP H05341736 A JPH05341736 A JP H05341736A
Authority
JP
Japan
Prior art keywords
voltage
period
state
pulse
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4153216A
Other languages
English (en)
Inventor
Shozo Fujiwara
正三 藤原
Yoshinori Furubayashi
好則 古林
Hisahide Wakita
尚英 脇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4153216A priority Critical patent/JPH05341736A/ja
Publication of JPH05341736A publication Critical patent/JPH05341736A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】 【目的】 表示デ−タ消去の際、走査ライン上の全画素
を明状態に遷移させず、暗状態にしてフリッカを解消
し、電圧補正期間で、デ−タ消去時の直流成分を0と
し、1フィ−ルド内での印加電圧の交流化を行う。 【構成】 マトリクス形表示パネルにおいて、1フィ−
ルドが走査期間とn回の電圧補正期間からなり、走査期
間では、各走査ラインは順次選択され、消去期間におい
て選択された走査ラインの全画素に、第1または第2の
安定状態の一方に揃える消去パルスを印加し、書き込み
期間において選択された走査ライン上の各画素に、表示
デ−タに応じた時間積分値が0となる電圧パルスを印加
し、電圧補正期間では、表示パネルの表示状態が変化し
ない補正電圧パルスを表示パネルの全画素に同時に印加
し、消去パルスの直流成分を補正して0とし、1フィ−
ルド内で、印加電圧の時間積分値を0とし、消去期間に
おいて表示状態が暗になるようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は映像や情報の表示に用い
る表示パネルの駆動法に関するものである。
【0002】
【従来の技術】(図10)は強誘電性液晶パネルの構成
を示す図である。X1〜X200は信号電極であり、Y
1〜Y200は走査電極であり、信号電極と走査電極が
交差する部分が画素である。黒の部分が暗状態であり、
白の部分が明状態である。
【0003】(図11)は従来の強誘電性液晶パネルの
駆動法の波形図を示すものである。この駆動法は4スロ
ット法で選択期間が消去期間と書き込み期間からなるタ
イプの駆動法である。(1)は走査電極Y1に印加され
る電圧パルスの波形、(2)信号電極X1に印加される
電圧パルスの波形、(3)信号電極X2に印加される電
圧パルスの波形、(4)は画素X1Y1に印加される電
圧パルスの波形、(5)は画素X2Y1に印加される電
圧パルスの波形、THは走査電極Y1の選択期間、Te
は走査電極Y1の消去期間、Twは書き込み期間、Ta
は消去期間前半、Tbは消去期間後半、Tcは書き込み
期間前半、Tdは書き込み期間後半である。(図11)
の場合、液晶駆動電圧のバイアス比を1/4としてい
る。
【0004】強誘電性液晶の分子配向状態は、同一極性
パルスの印加電圧の時間積分(印加電圧が+から−へ変
化してから、−から+に変化するまで、または−から+
に変化してから、+から−に変化するまでの電圧の時間
積分)に応答するという特徴がある。(図11)におい
て画素印加電圧の最小パルス幅をtとする。このとき分
子配向状態の変化する電圧の時間積分値をVth・tと
する。すなわち、各画素の印加電圧の時間積分値がVt
h・tよりも大きいときは明状態になり、Vth・tよ
りも小さいときは以前の状態を保持し、−Vth・tよ
りも小さいときは暗状態となる。ここではVthは
【0005】
【数1】
【0006】を満足するものとする。Y1が選択された
場合、選択された走査ライン上の全画素に消去期間Te
の前半Taにおいて+の極性で波高値V0の電圧が印加
される。
【0007】
【数2】
【0008】なのでY1上の全画素は『明』状態にな
る。続いてTeの後半Tbに前半とは逆相の電圧パルス
を印加する。
【0009】
【数3】
【0010】なのでY1上の全画素は『暗』状態にな
る。全画素を『暗』状態にし、表示デ−タが『明』にな
る画素には書き込み期間前半Tcに−V0・tの電圧パ
ルスを印加し、後半TdにV0・tの電圧パルスを印加
して、画素の表示状態を『明』にする。表示デ−タが
『暗』になる画素には書き込み期間前半に−V0/2・
tの電圧パルスを印加し、後半にV0/4・tの電圧パ
ルスを印加する。
【0011】
【数4】
【0012】なので、画素は『暗』状態を保持する。こ
の動作を走査ラインを選択しながら、線順次方式で表示
を行う。
【0013】(図12)は画素の輝度変化の例を示した
図である。(1)は画素X1Y1に印加される電圧波形
と画素の輝度変化を示し、(2)は画素X2Y1に印加
される電圧波形と画素の輝度変化を示している。表示状
態を明状態にする場合も暗状態にする場合も消去期間の
前半Taにおいて、一旦、明状態に変化した後、消去期
間の後半Tbで暗状態に変化していることがわかる。
【0014】
【発明が解決しようとする課題】しかしながら前記のよ
うな従来の駆動法では、消去期間前半で一旦選択された
走査ライン上の全画素が明状態になってしまい、しかも
順次各走査ラインを走査していくためにフリッカが発生
するという欠点があった。
【0015】本発明はかかる点に鑑み、上記フリッカを
解消する駆動法を提供することを目的とする。
【0016】
【課題を解決するための手段】本発明の表示パネルの駆
動方法は、光学特性が印加電界に対して第1の安定状態
と第2の安定状態を示すマトリクス形の表示パネルにお
いて、1フィ−ルドが走査期間とn回(n:自然数)の
電圧補正期間からなり、上記走査期間では、各走査ライ
ンは順次選択され、選択期間内の消去期間において選択
された走査ラインの全画素に、表示状態を第1の安定状
態、または第2の安定状態のどちらか一方に揃える直流
成分が残る消去パルスを印加して表示デ−タを消去し、
その後、選択期間内の書き込み期間において上記選択さ
れた走査ライン上の各画素に、表示データに応じて、表
示状態が上記消去期間で揃えた安定状態に留まる時間積
分値が0となる電圧パルスか、または上記消去期間で揃
えた安定状態とは異なる安定状態に変化する時間積分値
が0となる電圧パルスを印加し、上記電圧補正期間で
は、表示パネルの表示状態が変化しない補正電圧パルス
を表示パネルの全画素に同時に印加し、上記1フィール
ド内に上記電圧補正期間をn回挿入し、上記消去パルス
の直流成分を補正して0とすることにより、上記1フィ
−ルド内で、印加電圧の時間積分値を0とすることを特
徴とするものである。
【0017】
【作用】本発明は前記した構成により、消去期間におい
て暗状態にする場合に表示状態が暗状態になるような電
圧パルスのみを印加すればよく、従来例のように交流化
のために一旦明状態になるような電圧パルスを印加する
必要がないので、フリッカが解消される。
【0018】
【実施例】(図1)は本発明の第1の実施例における強
誘電性液晶パネルの駆動法の電圧パルスの波形図であ
る。本駆動法は画素に書き込みを行う際には選択期間中
の消去期間において画素を暗状態にし、書き込み期間に
おいて表示デ−タに応じて明状態に状態が反転する電圧
パルスか、暗状態に留まる電圧パルスを印加することに
より表示を行う。(図1)において(1)は選択された
走査電極に印加される電圧波形、(2)は非選択の走査
電極に印加される電圧波形、(3)は電圧補正期間に全
走査電極に印加される電圧波形、(4)は選択された走
査電極上の画素を明状態にするときに信号電極に印加さ
れる電圧波形(明信号)、(5)は選択された走査電極
上の画素を明状態にするときに信号電極に印加される電
圧波形(暗信号)、(6)は電圧補正期間に全信号電極
に印加される電圧波形、(7)、(8)、(9)、(1
0)、(11)の波形は画素に印加されている電圧パル
スの波形である。なお、1、2は消去パルス、3は電圧
補正パルスであり、tは印加される電圧の最小パルス幅
であり、V0は液晶駆動電圧であり、aはバイアス比で
ある。Vthはしきい値電圧であり、パルス幅tで波高
値Vの電圧が
【0019】
【数5】
【0020】であれば、画素は明状態に安定状態が変化
し、
【0021】
【数6】
【0022】であれば、画素は暗状態に安定状態が変化
する。ここでVthは、
【0023】
【数7】
【0024】を満たすものとする。(7)は表示状態が
明状態になる選択された走査電極上の画素に印加される
電圧パルスの波形である。消去期間Teに−極性で波高
値V0の電圧が印加される。これらは
【0025】
【数8】
【0026】を満たすので、暗状態となり、消去期間終
了時には画素は暗状態となる。この消去期間に印加され
る消去パルス1により、画素の表示デ−タを消去する。
続く書き込み期間において、書き込み期間前半に−極性
で−V0の電圧パルスが印加される。
【0027】
【数9】
【0028】であるが、この電圧パルスは−極性であ
り、消去期間においてすでに画素は暗状態となっている
ので表示状態は暗状態のままである。書き込み期間後半
に+極性で、V0の電圧が印加され、
【0029】
【数10】
【0030】なので、安定状態は暗の状態から、明の状
態へと変化する。この結果、表示状態は明となる。
【0031】(8)は表示状態が暗状態になる選択され
た走査電極上の画素に印加される電圧パルスの波形であ
る。消去期間Teに消去パルスとして−極性で波高値V
0の電圧が印加される。これらは
【0032】
【数11】
【0033】を満たすので、暗状態となり、消去期間終
了時には画素は暗状態となる。続く書き込み期間におい
て、書き込み期間前半に−極性で−(1−2a)・V0
の電圧パルスが印加される。
【0034】
【数12】
【0035】であるが、この電圧パルスは−極性であ
り、消去期間においてすでに画素は暗状態となっている
ので表示状態は暗状態のままである。書き込み期間後半
に+極性で、V0/2の電圧が印加され、
【0036】
【数13】
【0037】なので、安定状態は暗の状態のまま維持さ
れる。この結果、表示状態は暗となる。
【0038】(9)は非選択の走査電極上にあり、明信
号が信号電極上の画素に印加される電圧パルスの波形で
ある。消去期間には0Vの電圧が印加されているので、
安定状態に変化はない。書き込み期間前半には−極性
で、波高値a・V0の電圧パルスが印加され、後半には
+極性で、波高値a・V0の電圧パルスが印加される。
これらのパルスは、
【0039】
【数14】
【0040】であるから、安定状態に変化はない。(1
0)は非選択の走査電極上にあり、暗信号が信号電極上
の画素に印加される電圧パルスの波形である。消去期間
には0Vの電圧が印加されているので、安定状態に変化
はない。書き込み期間前半には+極性で、波高値a・V
0の電圧パルスが印加され、後半には−極性で、波高値
a・V0の電圧パルスが印加される。これらのパルス
は、
【0041】
【数15】
【0042】であるから、安定状態に変化はない。(1
1)は電圧補正期間に全画素に印加される電圧パルスの
波形である。(11)で示した電圧パルス群は3tから
なり、この電圧パルスで補正できる電圧パルスの時間積
分値はa・V0・tである。すなわち、(図1)で示し
た3のパルスが電圧補正分の電圧パルスとなる。この3
tからなる電圧パルス群を単位補正電圧パルスとし、単
位補正電圧パルスが印加される期間を単位補正期間とす
る。消去期間において印加された消去パルス分の電圧は
この単位補正電圧パルスを1フィ−ルド内に必要分だけ
挿入して交流化を行う。(図1)の場合、1フィ−ルド
内で各画素は−V0・tの消去パルスを印加されるの
で、これを補正するためには、
【0043】
【数16】
【0044】を満たすN回(N:自然数)の単位補正期
間を1フィ−ルド内に挿入し、補正電圧を印加して電圧
を補正する。
【0045】(図2)は1フィ−ルドで印加される電圧
波形の例を示した図である。(図10)の表示状態を得
るための駆動波形であり、(1)は走査電極Y1に印加
される電圧波形、(2)は走査電極Y50に印加される
電圧波形、(3)は信号電極X1に印加される電圧波
形、(4)は信号電極X2に印加される電圧波形、
(5)は画素X1Y1に印加される電圧波形、(6)は
画素X2Y1に印加される電圧波形、(7)は画素X1
Y50に印加される電圧波形、(8)は画素X2Y50
に印加される電圧波形、Tfは1フィ−ルドの期間、T
s1〜Ts4は走査期間、Tc1〜Tc4は電圧補正期
間、Thは1選択期間、Teは消去期間、Twは書き込
み期間、201は消去パルス、202〜205は単位補
正電圧パルスを示している。この場合、消去パルス20
1の時間積分値は−V0・tであり、バイアス比をa=
1/4としているので、1フィ−ルド内に単位補正期間
を4回挿入している。これにより、1フィ−ルド内で交
流化が行われることになる。
【0046】(図3)は画素の輝度変化の例を示した図
である。(1)は画素X1Y50に印加される電圧波形
と画素の輝度変化を示し、(2)は画素X2Y50に印
加される電圧波形と画素の輝度変化を示している。従来
の駆動法とは異なり、消去期間において明状態にならな
いことがわかる。
【0047】(図4)は本発明の第2の実施例における
強誘電性液晶パネルの駆動法の電圧パルスの波形図であ
る。本駆動法は画素に書き込みを行う際には選択期間中
の消去期間において画素を暗状態にし、書き込み期間に
おいて表示デ−タに応じて明状態に状態が反転する電圧
パルスか、暗状態に留まる電圧パルスを印加することに
より表示を行う。
【0048】(図4)において(1)は選択された走査
電極に印加される電圧波形、(2)は非選択の走査電極
に印加される電圧波形、(3)は電圧補正期間に全走査
電極に印加される電圧波形、(4)は選択された走査電
極上の画素を明状態にするときに信号電極に印加される
電圧波形(明信号)、(5)は選択された走査電極上の
画素を明状態にするときに信号電極に印加される電圧波
形(暗信号)、(6)は電圧補正期間に全信号電極に印
加される電圧波形、(7)、(8)、(9)、(1
0)、(11)の波形は画素に印加されている電圧パル
スの波形である。301、302は消去パルスであり、
303は電圧補正パルスであり、tは印加される電圧の
最小パルス幅であり、V0は液晶駆動電圧であり、aは
バイアス比である。
【0049】(7)は表示状態が明状態になる選択され
た走査電極上の画素に印加される電圧パルスの波形であ
る。消去期間Teの前半は0Vが印加され、後半に−極
性で波高値V0の消去パルスが印加される。
【0050】
【数17】
【0051】を満たすので、暗状態となり、消去期間終
了時には画素は暗状態となる。続く書き込み期間におい
て、書き込み期間前半に−極性で−V0の電圧パルスが
印加される。
【0052】
【数18】
【0053】であるが、この電圧パルスは−極性であ
り、消去期間においてすでに画素は暗状態となっている
ので表示状態は暗状態のままである。書き込み期間後半
に+極性で、V0の電圧が印加され、
【0054】
【数19】
【0055】なので、安定状態は暗の状態から、明の状
態へと変化する。この結果、表示状態は明となる。
【0056】(8)は表示状態が暗状態になる選択され
た走査電極上の画素に印加される電圧パルスの波形であ
る。消去期間Teの前半に0Vが後半に−極性で波高値
V0の消去パルスが印加される。
【0057】
【数20】
【0058】を満たすので、暗状態となり、消去期間終
了時には画素は暗状態となる。続く書き込み期間におい
て、書き込み期間前半に−極性で−(1−2a)・V0
の電圧パルスが印加される。
【0059】
【数21】
【0060】であるが、この電圧パルスは−極性であ
り、消去期間においてすでに画素は暗状態となっている
ので表示状態は暗状態のままである。書き込み期間後半
に+極性で、(1−2a)・V0の電圧が印加され、
【0061】
【数22】
【0062】なので、安定状態は暗の状態のまま維持さ
れる。この結果、表示状態は暗となる。
【0063】(9)は非選択の走査電極上にあり、明信
号が信号電極上の画素に印加される電圧パルスの波形で
ある。消去期間には0Vの電圧が印加されているので、
安定状態に変化はない。書き込み期間前半には−極性
で、波高値a・V0の電圧パルスが印加され、後半には
+極性で、波高値a・V0の電圧パルスが印加される。
これらのパルスは、
【0064】
【数23】
【0065】であるから、安定状態に変化はない。(1
0)は非選択の走査電極上にあり、暗信号が信号電極上
の画素に印加される電圧パルスの波形である。消去期間
には0Vの電圧が印加されているので、安定状態に変化
はない。書き込み期間前半には+極性で、波高値a・V
0の電圧パルスが印加され、後半には−極性で、波高値
a・V0の電圧パルスが印加される。これらのパルス
は、
【0066】
【数24】
【0067】であるから、安定状態に変化はない。(1
1)は電圧補正期間に全画素に印加される電圧パルスの
波形である。(11)で示した電圧パルス群は4tから
なり、この電圧パルスで補正できる電圧パルスの時間積
分値はa・V0・tである。303のパルスが電圧補正
分のパルスである。この4tからなる電圧パルス群を単
位補正電圧パルスとし、単位補正電圧パルスが印加され
る期間を単位補正期間とする。消去期間において印加さ
れた消去パルス分の電圧はこの単位補正電圧パルスを1
フィ−ルド内に必要分だけ挿入して交流化を行う。この
場合も第1も実施例同様の補正を行う。
【0068】この駆動法では選択期間においては先頭の
tの期間、印加電圧が0Vとなり、非選択期間において
は先頭の2tの期間、印加電圧が0Vとなる。0Vとな
る期間を置くことにより、書き込みパルスや消去パルス
に対して、非選択期間の電圧パルスの影響が軽減される
効果がある。また、この駆動法の場合、信号電極に印加
される明信号と電圧補正期間に印加される信号電圧は同
じ波形であるので、実際にこの駆動波形を実現するため
の駆動回路の構成は簡単になるという利点もある。
【0069】(図5)は1フィ−ルドで印加される電圧
波形の例を示した図である。(図10)の表示状態を得
るための駆動波形であり、(1)は走査電極Y1に印加
される電圧波形、(2)は走査電極Y50に印加される
電圧波形、(3)は信号電極X1に印加される電圧波
形、(4)は信号電極X2に印加される電圧波形、
(5)は画素X1Y1に印加される電圧波形、(6)は
画素X2Y1に印加される電圧波形、(7)は画素X1
Y50に印加される電圧波形、(8)は画素X2Y50
に印加される電圧波形、Tfは1フィ−ルドの期間、T
s1〜Ts4は走査期間、Tc1〜Tc4は電圧補正期
間、Thは1選択期間、Teは消去期間、Twは書き込
み期間、501は消去パルス、502〜505は単位補
正電圧パルスを示している。この場合、消去パルス20
1の時間積分値は−V0・tであり、バイアス比をa=
1/4としているので、1フィ−ルド内に単位補正期間
を4回挿入している。これにより、1フィ−ルド内で交
流化が行われることになる。
【0070】(図6)は画素の輝度変化の例を示した図
である。(1)は画素X1Y50に印加される電圧波形
と輝度変化を示し、(2)は画素X2Y50に印加され
る電圧波形と輝度変化を示している。従来の駆動法とは
異なり、消去期間において明状態にならないことがわか
る。
【0071】(図7)は本発明の第3の実施例における
強誘電性液晶パネルの駆動法の電圧パルスの波形図であ
る。Tfは1フィ−ルドの期間、Ts1〜Ts4は走査
期間、Tc1〜Tc4は電圧補正期間、Trは休止位相
期間、Thは1選択期間、Teは消去期間、Twは書き
込み期間、701は消去パルス、702〜705は単位
補正電圧パルスを示している。この駆動法では電圧補正
期間の前後に印加電圧が0Vとなる休止位相期間を設け
ている。
【0072】(図2)の(8)において走査電極Y50
を選択した直後に電圧補正期間が挿入されている。この
ため、画素X2Y50には画素の表示状態が暗状態に留
まるOFF信号パルスが印加された直後に同極性の補正
電圧パルスが印加されるため、時間積分値が他の走査電
極上の暗画素よりも大きくなり、他の走査電極上の画素
と動作マ−ジンが異なることが考えられる。(図7)の
ように休止位相期間を設けることにより、電圧補正パル
スの影響を解消することができる。
【0073】(図8)は本発明の第4の実施例における
強誘電性液晶パネルの駆動法のシ−ケンス図である。
(図8)で示すようにこの駆動法ではフィ−ルド毎に電
圧補正期間を挿入するタイミングを変えている。このよ
うにすれば、電圧補正期間がある特定の走査電極を選択
した後に挿入されることを避けることができる。
【0074】(図8)では200本の走査電極をもつ表
示パネルを表示する際に電圧補正期間を1フィ−ルドに
4回挿入した場合の例であるが、フィ−ルド毎に電圧補
正期間の挿入タイミングが変化し、50フィ−ルドで1
周している。このようにすれば、各走査電極は選択期間
の直後に電圧補正期間が挿入されるのが50フィ−ルド
に1度となり、見かけ上、走査電極間の動作マ−ジンの
差はなくなる。
【0075】(図8)では挿入のタイミングを1ライン
毎に変化させているが、変化のさせかたはどのような方
法をとってもよく、電圧補正期間の挿入のタイミングが
特定の走査電極の直後に偏らないようにすればよい。
【0076】(図9)は本発明の第5の実施例における
強誘電性液晶パネルの駆動法のシ−ケンス図である。
(図9)は200本の走査電極をもつ表示パネルを表示
する際に電圧補正期間を1フィ−ルドに4回挿入した場
合の例であるが、電圧補正期間の直前のTNの期間にお
いて全走査電極が非選択とする。このようにすれば、走
査電極Y1〜Y200は電圧補正期間直前に選択される
ことがなく、必ず非選択期間を介しているので、電圧補
正期間直前に選択された走査ライン上の画素の動作マ−
ジンが他の走査ライン上の画素の動作マ−ジンと異なる
という現象を避けることができる。
【0077】以上のようにこの実施例によれば、電圧補
正を行うことにより、消去期間において暗状態にする場
合に表示状態が暗状態になるような電圧パルスのみを印
加すればよく、従来例のように交流化のために一旦明状
態になるような電圧パルスを印加する必要がないので、
フリッカが解消され、1フィ−ルド内で交流化が行われ
ている。また、補正電圧パルスを連続して印加すると、
液晶分子の安定状態は変化しないが、液晶分子が電圧印
加時に動き、ちらつきの原因となるので、1フィ−ルド
内に分割して挿入することでちらつきを抑え、品位の高
い表示が得られる。
【0078】なお、実施例において示した駆動波形は一
例にすぎず、消去期間において暗状態になる電圧パルス
のみを印加し、1フィ−ルド内で交流化が行われていれ
ばよい。また、実施例においては、バイアス比を1/
4、デュ−ティ比1/200の液晶パネルの駆動例を示
したがこれに限るものでないことはいうまでもない。
【0079】
【発明の効果】以上説明したように、本発明によれば、
消去期間において画素を暗状態にする場合に表示状態が
暗状態になるような電圧パルスのみを印加すればよく、
従来例のように交流化のために一旦明状態になるような
電圧パルスを印加する必要がないので、消去期間におい
て明状態になるために発生していたフリッカが解消さ
れ、しかも1フィ−ルド内で交流化が行われおり、その
実用的効果は大きい。
【図面の簡単な説明】
【図1】本発明の第1の実施例における強誘電性液晶パ
ネルの駆動法の電圧パルスの波形図
【図2】1フィ−ルドで印加される電圧波形の例を示し
た図
【図3】画素の輝度変化の例を示した図
【図4】本発明の第2の実施例における強誘電性液晶パ
ネルの駆動法の電圧パルスの波形図
【図5】1フィ−ルドで印加される電圧波形の例を示し
た図
【図6】画素の輝度変化の例を示した図
【図7】本発明の第3の実施例における強誘電性液晶パ
ネルの駆動法の電圧パルスの波形図
【図8】本発明の第4の実施例における強誘電性液晶パ
ネルの駆動法のシ−ケンス図
【図9】本発明の第5の実施例における強誘電性液晶パ
ネルの駆動法のシ−ケンス図
【図10】強誘電性液晶パネルの構成を示す図
【図11】従来の強誘電性液晶パネルの駆動法の波形図
【図12】画素の輝度変化の例を示した図
【符号の説明】
1、2 消去パルス 3 電圧補正パルス

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】光学特性が印加電界に対して第1の安定状
    態と第2の安定状態を示すマトリクス形の表示パネルに
    おいて、1フィ−ルドが走査期間とn回(nは自然数)
    の電圧補正期間からなり、上記走査期間では、各走査ラ
    インは順次選択され、選択期間内の消去期間において選
    択された走査ラインの全画素に、表示状態を第1の安定
    状態、または第2の安定状態のどちらか一方に揃える直
    流成分が残る消去パルスを印加して表示デ−タを消去
    し、その後、選択期間内の書き込み期間において上記選
    択された走査ライン上の各画素に、表示データに応じ
    て、表示状態が上記消去期間で揃えた安定状態に留まる
    時間積分値が0となる電圧パルスか、または上記消去期
    間で揃えた安定状態とは異なる安定状態に変化する時間
    積分値が0となる電圧パルスを印加し、上記電圧補正期
    間では、表示パネルの表示状態が変化しない補正電圧パ
    ルスを表示パネルの全画素に同時に印加し、上記1フィ
    ールド内に上記電圧補正期間をn回挿入し、上記消去パ
    ルスの直流成分を補正して0とすることにより、上記1
    フィ−ルド内で、印加電圧の時間積分値を0とすること
    を特徴とする表示パネルの駆動法。
  2. 【請求項2】消去パルスは選択された走査ライン上の全
    画素の表示状態を第1の状態または第2の状態のどちら
    か一方に揃える単極性の電圧パルスであることを特徴と
    する請求項1記載の表示パネルの駆動法。
  3. 【請求項3】補正電圧パルスの時間積分値は消去パルス
    の時間積分値の1/nの値であることを特徴とする請求
    項1または2記載の表示パネルの駆動法。
  4. 【請求項4】電圧補正期間が挿入されるタイミングは1
    フィ−ルドの1/nの時間毎であることを特徴とする請
    求項1、2または3記載の表示パネルの駆動法。
  5. 【請求項5】電圧補正期間はその前後に印加電圧の値が
    0Vであるような休止位相期間を伴うことを特徴とする
    請求項1、2、3または4記載の表示パネルの駆動法。
  6. 【請求項6】電圧補正期間が挿入される直前に全走査電
    極を非選択にすることを特徴とする請求項1、2、3、
    4、または5記載の表示パネルの駆動法。
  7. 【請求項7】電圧補正期間は1フィ−ルド内で挿入され
    るタイミングがフィ−ルド毎に変化することを特徴とす
    る請求項1、2、3、4、5、または6記載の表示パネ
    ルの駆動法。
  8. 【請求項8】表示パネルは強誘電性液晶パネルであるこ
    とを特徴とする請求項1、2、3、4、5、6または7
    記載の表示パネルの駆動法。
JP4153216A 1992-06-12 1992-06-12 表示パネルの駆動法 Pending JPH05341736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4153216A JPH05341736A (ja) 1992-06-12 1992-06-12 表示パネルの駆動法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4153216A JPH05341736A (ja) 1992-06-12 1992-06-12 表示パネルの駆動法

Publications (1)

Publication Number Publication Date
JPH05341736A true JPH05341736A (ja) 1993-12-24

Family

ID=15557591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4153216A Pending JPH05341736A (ja) 1992-06-12 1992-06-12 表示パネルの駆動法

Country Status (1)

Country Link
JP (1) JPH05341736A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000020039A (ja) * 1998-07-01 2000-01-21 Samsung Display Devices Co Ltd 液晶表示装置の駆動方法および駆動回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000020039A (ja) * 1998-07-01 2000-01-21 Samsung Display Devices Co Ltd 液晶表示装置の駆動方法および駆動回路

Similar Documents

Publication Publication Date Title
US7193601B2 (en) Active matrix liquid crystal display
JP3486599B2 (ja) 液晶素子の駆動方法
KR100233794B1 (ko) 디스플레이 구동 방법 및 장치
JPH0534653B2 (ja)
US20060055661A1 (en) Display control circuit, display control method, and liquid crystal display device
US7221344B2 (en) Liquid crystal display device and driving control method thereof
CN1328615C (zh) 液晶显示设备及驱动lcd板的方法
JP2005017528A (ja) 表示装置及びその駆動方法
CN109360536B (zh) 显示驱动方法和显示装置
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
US6271817B1 (en) Method of driving liquid crystal display device that reduces afterimages
KR20040016029A (ko) 액정표시장치의 구동방법 및 구동장치
EP0607860B1 (en) Method of driving liquid crystal display device
JPH05341736A (ja) 表示パネルの駆動法
US20120013586A1 (en) Method and device for driving bistable liquid crystal display panel
JPH0659642A (ja) 表示パネルの駆動法
JP2506796B2 (ja) 液晶表示装置
JPH05150750A (ja) 表示装置の駆動方式
JP3270085B2 (ja) 液晶表示装置
JP5108680B2 (ja) 液晶表示装置
JP3247410B2 (ja) 表示装置の駆動方式
JPH0619428A (ja) マトリクス表示装置の駆動方式
JPH06348234A (ja) 表示パネルの駆動法
JPS5978394A (ja) 液晶表示装置
KR920007127B1 (ko) 매트릭스형 액정 광학 장치의 구동 방법