JP5108680B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5108680B2
JP5108680B2 JP2008212446A JP2008212446A JP5108680B2 JP 5108680 B2 JP5108680 B2 JP 5108680B2 JP 2008212446 A JP2008212446 A JP 2008212446A JP 2008212446 A JP2008212446 A JP 2008212446A JP 5108680 B2 JP5108680 B2 JP 5108680B2
Authority
JP
Japan
Prior art keywords
line
voltage
gate
liquid crystal
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008212446A
Other languages
English (en)
Other versions
JP2010048989A (ja
Inventor
哲男 秋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008212446A priority Critical patent/JP5108680B2/ja
Publication of JP2010048989A publication Critical patent/JP2010048989A/ja
Application granted granted Critical
Publication of JP5108680B2 publication Critical patent/JP5108680B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、液晶表示装置に関し、より詳細には、ソースブロック反転駆動を行うことが可能なアクティブマトリクス型の液晶表示装置に関する。
アクティブマトリクス型の液晶表示装置は、マトリクス状に複数の絵素電極が配設され、複数の絵素電極の各ライン毎にゲート線(走査線)が、各コラム毎にデータ線(ソース線)が配設されている。また、複数の絵素電極に対向して、共通の電圧を印加するための対向電極が配設されると共に、各ゲート線と各データ線との間にはスイッチ素子が配設されている。そして、液晶が対向電極と各絵素電極との間に狭持されている。
このような液晶表示装置における液晶の駆動方法について簡単に説明する。対向電極には共通電圧Vcomが印加され、データ線には表示データに応じた階調電圧Vsが印加され、ゲート線にはスイッチ素子を開状態(ON)にするためのゲート電圧Vgが印加される。あるゲート線のゲート電圧Vgを高電位(High)にすることで、対応するスイッチ素子がONになり、そのゲート線でゲート電圧Vgを低電位(Low)にすることで、対応するスイッチ素子が閉状態(OFF)になる。そして、ゲート電圧Vgの立ち下がり時、つまりスイッチ素子がON後にOFFとなる時に、データ線に印加されている階調電圧Vsと対向電極に印加されている共通電圧Vcomとの差Vs−Vcomにより、対応する絵素電極とその絵素電極に対して補助的に設けられた補助電極とが充電される。また、絵素電極及び補助電極に充電された電荷は、次にそのスイッチ素子がONになるまで(次のフレームの駆動時まで)保持され、その間、絵素電極と対向電極との間に充填されている液晶を駆動する。
液晶は直流電圧が印加されると特性が劣化してしまうという性質を持っているため、上述した駆動において、一般に、液晶に印加する電圧の極性を交互に反転するような駆動(これを「液晶の交流駆動」と呼ぶ)が採用されている。液晶の交流駆動の1つの方式としては、液晶に印加される電圧の極性を、ライン(ゲート線)毎に且つフレーム毎に反転させるライン反転方式(行反転方式)が広く採用されている。また、フレーム毎且つライン毎の極性反転にコラム(列)毎の極性反転をも加えた画素反転方式(ドット反転方式)が採用されることもある。
近年、液晶表示装置は表示画面の大型化が進んでおり、それに伴って、従来の交流駆動方式ではクロック速度的に間に合わなかったり、液晶の表示品位を向上させる必要性が生じてきたりしている。そのため、大型の液晶表示装置の多くは、その液晶駆動方式としてソースブロック反転(SBR)駆動を採用している。
SBR駆動とは、液晶に印加される電圧の極性、すなわちデータ線に印加する階調電圧Vsと対向電極に印加する共通電圧Vcomとの差Vs−Vcomの極性を、「データ書き込み順序に従った複数ラインでなる」ラインブロック毎に反転させる駆動を指す。このようなSBR駆動は、飛び越し走査を適用したものとして特許文献1−3に開示されている。このうち、特許文献2,3には、あるフレームで複数の奇数ラインでなるブロックから複数の偶数ラインでなるブロックという順序で飛び越し走査を行う場合には、その次のフレームで複数の偶数ラインでなるブロックから複数の奇数ラインでなるブロックという反対の順序で飛び越し走査を行う技術が開示されている。
SBR駆動に飛び越し走査を適用した場合の駆動方法について、図9を参照しながら説明する。ここでは、48水平走査期間(48H)周期で極性反転を行い、96ラインブロックで飛び越し走査(インターレース書き込み)を行うSBR駆動を例に挙げて、説明する。
まず、第2ゲート線G0002、第4ゲート線G0004、・・・、第48ゲート線G0048の順に、偶数ラインのゲート線に対してゲート電圧Vgが印加され、順番に対応するスイッチ素子がON/OFFされる。一方で、データ線には、それぞれのタイミングに合わせて、第2ライン、第4ライン、・・・、第48ラインの映像データに対応した階調電圧VsであってVs−Vcomが+極性となるような階調電圧Vsが入力される。なお、第0絵素はダミーデータである。
そして、+極性から−極性への反転時、第48ゲート線に対してゲート電圧Vgに2Hのブランキング期間が挿入され、その間、次のライン(第1ライン)の映像データに対応した階調電圧VsであってVs−Vcomが−極性となるような階調電圧Vsが入力される。なお、ブランキング期間に入力された映像データ(この場合には第1ラインの映像データ)は映像出力されないことになる。このブランキング期間は、極性反転時に階調電圧Vsが緩慢に変化するために発生するスジを除去するために挿入されるものであり、この2Hのブランキング期間後には、階調電圧Vsの緩慢な変化に拘わらず充電電圧Vs−Vcomが十分に確保できているものとする。
このブランキング期間後、第1ゲート線G0001、第3ゲート線G0003、・・・、第95ゲート線G0095の順に、奇数ラインのゲート線に対してゲート電圧Vgが印加され、順番に対応するスイッチ素子がON/OFFされる。一方で、データ線には、それぞれのタイミングに合わせて、第1ライン、第3ライン、・・・、第95ラインの映像データに対応した階調電圧VsであってVs−Vcomが−極性となるような階調電圧Vsが入力される。
そして、−極性から+極性への反転時、同様のスジ対策として、第95ゲート線に対してゲート電圧Vgに2Hのブランキング期間が挿入され、その間、次のライン(第50ライン)の映像データに対応した階調電圧VsであってVs−Vcomが+極性となるような階調電圧Vsが入力される。このブランキング期間後、第50ゲート線G0050、第52ゲート線G0052、・・・、第96ゲート線G0096の順に、偶数ラインのゲート線に対してゲート電圧Vgが印加され、順番に対応するスイッチ素子がON/OFFされる。一方で、データ線には、それぞれのタイミングに合わせて、第50ライン、第52ライン、・・・、第96ラインの映像データに対応した階調電圧VsであってVs−Vcomが+極性となるような階調電圧Vsが入力される。
また、図9の例では、第36、第83ゲート線に対してゲート電圧Vgに2Hのブランキング期間を挿入し、その間、次のライン(それぞれ第38、第85ライン)の映像データに対応した階調電圧Vsが入力される。このブランキング期間は、上述した極性反転時にスジ対策として挿入される2Hのブランキング期間に合わせ、補助電極の保持容量(蓄積容量)Csの波形を調整するために挿入される。ここでのブランキング期間は、第36ライン、第83ラインの映像データの入力後に挿入されているが、挿入位置はこれに限ったものではない。
このようにして、途中にブランキング期間を挟み、48H周期で極性反転を行いながら96ラインブロックで飛び越し走査が完了し、この駆動が96ライン周期で繰り返される。図9の例では、96ラインブロックに対して4回のブランキング期間、つまり平均24H毎のブランキング期間が必要となる。なお、飛び越し走査を適用した場合について説明したが、SBR駆動では、飛び越し走査を適用するしないに拘わらずブランキング期間を挿入する必要がある。
このようなブランキング期間による問題について、図10を参照しながら説明する。図10では、簡略化のために対象となるゲート線は問わずゲート電圧Vgを印加するタイミングであるゲートクロック(GCK)の波形を示し、そのタイミングに対して印加される階調電圧Vsの波形及び共通電圧Vcomの波形を示している。
図10の例では、ゲート電圧Vgを高電位にしたまま2H経過後まで低電位にしないことで、2Hのブランキング期間が挿入されている。このとき、データ線から入力される階調電圧Vsは、−極性から+極性への極性反転時に、ゲート電圧Vgとのタイミング調整のために2Hだけ前から+極性で印加され、図10に示すように合計3Hの期間だけそのラインの各絵素について電圧値が維持される。この3Hの期間は、図9において第50ライン用の階調電圧Vsとして例示したものであり、第1ライン用の階調電圧Vsについても+極性から−極性への反転時になるだけで、同様の議論ができる。
この3Hの期間により、図10の[i]で示すように、共通電圧Vcomが本来の電位に収束し、階調電圧Vsとの差によって液晶に充電される充電電圧も本来の電位に収束する。このように、非書き込み期間直後の書き込み時には、共通電圧Vcomが変化した後に経過した期間が3Hと長く、共通電圧Vcomの電位が本来の電位へ収束するため、正しい充電電圧Vs−Vcomで充電できる。
一方、SBR駆動においてブランキング期間の直後以外の期間では、1H毎に、電圧印加対象のゲート線を変更しながらゲート電圧Vgを高電位から低電位にすることで液晶が駆動される。このとき、データ線から入力される階調電圧Vsは、1Hの期間だけそのラインの各絵素について電圧値が維持される。図10では、3H期間後の階調電圧Vsが、低電位、高電位を繰り返す(例えば、それぞれ黒を表現する階調レベル0、白を表現する階調レベル255を繰り返す)ように、激しく変化するデータを想定している。
このような激しくデータが変化する期間では、図10の[iii]で示すように、共通電圧Vcomが本来の電位に収束せず、充電電圧Vs−Vcomも本来の電位に収束しない。このような未収束は、液晶パネル内の対向電極のインピーダンスが高い場合に生じる。このように、非書き込み期間直後を除く書き込み時には、共通電圧Vcomが変化した後に経過した期間が1Hと短く、共通電圧Vcomの電位が本来の電位へ収束しないため、誤った充電電圧Vs−Vcomで充電される。
このようなブランキング期間直後とそれ以外での充電電圧の違い、すなわち共通電圧Vcomの0[V]からの変位の違いは、ブランキング期間が挿入される度に生じる。そのうち、図9の第48ゲート線や第95ゲート線で例示した極性反転を伴うブランキング期間の前後については、図10で例示したような激しくデータが変化するある特定パターンの映像を表示させる際に、ライン毎のデータ総和(ライン毎の階調電圧Vsの総和)がライン間で極性まで異なってしまうこと、つまり交流駆動の+−の駆動パターンに大きな偏差が生じることがあり、そのとき画質が劣化してしまう。
特開平11−352938号公報 特開2000−250486号公報 特開2000−250496号公報
上述のように、SBR駆動では、対向電極に印加される共通電圧Vcomの0[V]からの変位がブランキング期間の挿入時毎に変化するといった問題がある。そして、共通電圧Vcomは液晶パネルの表示上の基準となる値であるため、このような変化は画質劣化の要因となり得る。特に特定パターンの映像を表示させる際には、このような変化が画質劣化を招くことになる。
本発明は、上述のような実状に鑑みてなされたものであり、ソースブロック反転(SBR)駆動において、共通電圧の0[V]からの変位がブランキング期間の挿入時毎に変化してしまい、特定パターンの映像を表示させる際の極性反転するライン間などで画質が劣化してしまうことを防止することが可能な液晶表示装置を提供することを、その目的とする。
上述の課題を解決するために、本発明の第1の技術手段は、マトリクス状に配設された複数の絵素電極と、該複数の絵素電極に対向して配設された対向電極と、前記複数の絵素電極毎に該対向電極との間に狭持された液晶と、前記複数の絵素電極の各ライン毎に配設されたゲート線と、前記複数の絵素電極の各コラム毎に配設されたデータ線と、各ゲート線と各データ線との間に接続されたスイッチ素子と、各ゲート線に電圧を印加するゲート駆動回路と、各データ線に表示データに応じた階調電圧を印加するデータ駆動回路と、前記対向電極に共通電圧を印加する対向電極駆動回路とを備えた液晶表示装置であって、前記データ駆動回路及び前記対向電極駆動回路により、データ書き込み順序に従った複数ラインでなるラインブロック毎に、前記液晶に印加される電圧の極性が反転するように電圧を印加し、前記ゲート駆動回路は、前記複数の絵素電極を複数コラム毎に分割したブロックとして定義されるコラムブロックのうち、隣接する2つのコラムブロック間で、同時に電圧を印加する対象とするゲート線を異ならせて、電圧印加を行い、前記ゲート駆動回路は、前記コラムブロック毎に各ゲート線に電圧を印加するブロック別ゲート駆動回路を有し、且つ、各ブロック別ゲート駆動回路の駆動ゲート線を制御する制御回路を有することを特徴としたものである。
第2の技術手段は、第1の技術手段において、前記コラムブロックは、前記マトリクス状に配設された複数の絵素電極を、複数コラム毎に4分割又は2分割したブロックとすることを特徴としたものである。
第3の技術手段は、第1の技術手段において、前記コラムブロックは、前記複数の絵素電極を複数コラム毎に4分割したブロックとし、前記ゲート駆動回路は、第1のコラムブロックにおける電圧印加対象のゲート線に対し、(1)該第1のコラムブロックに隣接する第2のコラムブロックにおける電圧印加対象を1ラインずらしたゲート線とし、(2)該第2のコラムブロックに隣接する第3のコラムブロックにおける電圧印加対象を2ラインずらしたゲート線とし、(3)該第3のコラムブロックに隣接する第4のコラムブロックにおける電圧印加対象を3ラインずらしたゲート線として、各ゲート線に同時に電圧印加を行うことを特徴としたものである。
第4の技術手段は、第1の技術手段において、前記コラムブロックは、前記複数の絵素電極を複数コラム毎に4分割したブロックとし、前記ゲート駆動回路は、第1のコラムブロックにおける電圧印加対象のゲート線に対して、(1)該第1のコラムブロックに隣接する第2のコラムブロックにおける電圧印加対象を2ラインずらしたゲート線とし、(2)該第2のコラムブロックに隣接する第3のコラムブロックにおける電圧印加対象を同じラインのゲート線とし、(3)該第3のコラムブロックに隣接する第4のコラムブロックにおける電圧印加対象を2ラインずらしたゲート線として、各ゲート線に同時に電圧印加を行うことを特徴としたものである。
第5の技術手段は、第1の技術手段において、前記コラムブロックは、前記複数の絵素電極を複数コラム毎に2分割したブロックとし、前記ゲート駆動回路は、第1のコラムブロックにおける電圧印加対象のゲート線に対し、第2のコラムブロックにおける電圧印加対象を2ラインずらしたゲート線として、各ゲート線に同時に電圧印加を行うことを特徴としたものである。
の技術手段は、第1〜第のいずれかの技術手段において、前記データ駆動回路及び前記対向電極駆動回路により、前記ラインブロック内で液晶毎に極性が反転するように且つ隣り合うラインブロック間で最初の液晶の極性を異ならせるように電圧を印加するか、或いは、前記ラインブロック内で同一極性となるように且つ隣り合うラインブロック間で極性を異ならせるように電圧を印加することを特徴としたものである。
本発明の液晶表示装置によれば、ソースブロック反転(SBR)駆動時に、共通電圧の0[V]からの変位がブランキング期間の挿入時毎に変化してしまい、特定パターンの映像を表示させる際の極性反転するライン間などで画質が劣化してしまうことを防止することが可能になる。
図1は、本発明の一実施形態に係る液晶表示装置に搭載される液晶パネルの一構成例を示す図で、図中、1は液晶パネルである。以下の説明では、本実施形態に係る液晶表示装置として、図1の液晶パネル1を備えたものを説明し、他の構成要素について説明を省略するが、通常の液晶パネルと同様に、液晶パネル1の背面から光を照射するバックライトユニットや、映像信号に応じたゲート制御信号及びソース制御信号(データ信号)の生成や極性の付与(及び共通電圧の極性の付与)、またそれらのタイミング制御などを行う回路などが設けられている。
液晶パネル1は、マトリクス状に配設された複数の絵素電極P(i,j)と、複数の絵素電極P(i,j)に対向して配設された対向電極16b,17b,18b,19bと、複数の絵素電極P(i,j)毎に対向電極16b,17b,18b,19bとの間に狭持されたTN(Twisted Nematic)型等の液晶とを有する。
液晶パネル1は、さらに、複数の絵素電極P(i,j)の各ライン(各行)毎に配設されたゲート線(走査線)と、複数の絵素電極P(i,j)の各コラム(各列)毎に配設されたデータ線(信号線)と、各ゲート線と各データ線との間に接続されゲート線からの信号(ゲート電圧)に基づいて絵素電極とこれに対応するデータ線との間を開閉するスイッチ素子T(i,j)とを有する。スイッチ素子としては、通常、TFT(Thin Film Transistor)等のスイッチングトランジスタが用いられる。
液晶パネル1は、さらに、各ゲート線に電圧を印加するゲート駆動回路(第1〜第4ゲートドライバ11〜14で例示)と、各データ線に表示データに応じた階調電圧を印加するデータ駆動回路(ソースドライバ10で例示)と、対向電極16b,17b,18b,19bに共通電圧を印加する対向電極駆動回路(共通電極駆動回路)15とを備える。なお、対向電極16b,17b,18b,19bは、説明のために分けて記載しているが、共通電圧を印加できればよく構成上、1つの対向電極であってよい。
本発明の液晶パネル1は、ソースブロック反転(SBR)駆動を採用しており、ソースドライバ10及び共通電極駆動回路15により、データ書き込み順序に従った複数ラインでなるラインブロック毎に、液晶に印加される電圧の極性が反転するように電圧を印加する。ここで、データの書き込みとは、データに対応する電圧で絵素電極を充電することを意味する。また、実際には、絵素電極P(i,j)とそれらに対して補助的に設けられたキャパシタでなる補助電極とによって、液晶に電圧が印加される。なお、本発明では、各補助電極に対して補助電極用の電圧供給線(保持容量ライン)を別途設け、上述のようなSBR駆動を実行してもよい。
ソースドライバ10及び共通電極駆動回路15の駆動方法の例を挙げる。ソースドライバ10に入力される映像信号が、上記データ書き込み順序に応じてその入力順序(転送順序)が入れ替えられていてもよいし、ソースドライバ10が入力された映像信号の出力順序を入れ替えてもよい。ソースドライバ10側は、各データ線に対し、データ書き込み順序に従った複数ライン毎に(つまり書き込み順で複数のライン毎に)、階調電圧の極性(ソース信号の極性)を反転させて各絵素電極に電圧を印加する。このとき、共通電極駆動回路15側は、この極性反転に合わせて極性を反転させて共通電圧を印加する。つまり、共通電極駆動回路15は、階調電圧の極性と同じ極性をもつ共通電圧を対向電極に印加するコモン反転駆動を採用すればよい。ソースドライバ10及び共通電極駆動回路15によるSBR駆動は、この例に限らず、例えば共通電極駆動回路15は一定の共通電圧を供給するように駆動してもよい。
また、本発明で適用できるSBR駆動としては、ソースドライバ10及び共通電極駆動回路15により、ラインブロック内で液晶毎に極性が反転するように且つ隣り合うラインブロック間で最初の液晶の極性を異ならせるように電圧を印加してもよい。つまり、SBR駆動としては、ラインブロック内の各絵素についてドット反転方式を適用し、隣接するブロック間で対応する絵素同士の極性を反転させ、あるラインブロックが最初の絵素から+、−、+、−、・・・の極性の電圧を印加するものである場合、続くラインブロックでは最初の絵素から−、+、−、+、・・・の極性の電圧を印加するものとするような駆動も可能である。
また、本発明では、ソースドライバ10及び共通電極駆動回路15により、ラインブロック内で同一極性となるように且つ隣り合うラインブロック間で極性を異ならせるように電圧を印加するようなSBR駆動を適用することもできる。つまり、本発明では、あるラインブロックで全て−極性で、続くラインブロックで全て+極性であるようなSBR駆動を適用することもできる。
また、本発明では、いずれのSBR駆動においても、飛び越し走査を採用しデータ書き込み順が飛び越し走査に従った順序であるような駆動を採用してもよいし、通常の上ラインから下ラインへと続く順序をデータ書き込み順とするような駆動を採用してもよい。
このように、液晶パネル1は、個々の絵素電極P(i,j)に対してスイッチ素子T(i,j)が設けられたアクティブマトリクス型の液晶パネルである。ここで、i=1〜m、j=1〜nとする。すなわち、液晶パネル1においては、絵素電極P(i,j)がm行n列のマトリクス状にm×n個で配設されているものとする。なお、図示していないが、液晶パネル1では、対向電極16b,17b,18b,19bがガラス基板上に設けられ、スイッチ素子T(i,j)、絵素電極P(i,j)、ゲート線、及びデータ線が別のガラス基板上に設けられ、それらの基板間に液晶層が狭持されている。また、一般的な液晶パネルと同様に、1つの絵素電極は、R電極、G電極、B電極のいずれかとし、RGBの配置は任意の規則に基づき決めたものでよい。例えば、1つの画素を1行のR,G,Bと次の行のG,B,Rとの2行で構成するなど、RGBがそれぞれ2絵素以上の副絵素に分割される構成を採用してもよい。なお、この構成では、各副絵素電極をそれぞれ個別の保持容量ラインから駆動する際に、同色の絵素(又は1つの画素)の面積階調を調整するように駆動するとよい。
そして、本発明の主たる特徴として、ゲート駆動回路は、複数の絵素電極P(i,j)を複数コラム毎に分割したブロックとして定義されるコラムブロック16〜19のうち、隣接する2つのコラムブロック間で、同時に電圧を印加する対象とするゲート線(ライン)を異ならせて電圧印加を行う。なお、各コラムブロック16〜19は、複数の絵素電極P(i,j)を均等に複数コラム毎に分割したブロックであることが好ましいが、ほぼ均等数のコラム毎に分割したブロックであればよい。
ここで、コラムブロック16は、スイッチ素子T(i,j)及び絵素電極P(i,j)等でなる第1液晶群16aを含み、同様にコラムブロック17、18、19は、それぞれ第2液晶群17a、第3液晶群18a、第4液晶群19aを含む。上述のようなコラムブロック16〜19毎の電圧印加を行うために、液晶パネル1で用いるゲート駆動回路は、第1液晶群16a用の第1ゲートドライバ11、第2液晶群17a用の第2ゲートドライバ12、第3液晶群18a用の第3ゲートドライバ13、及び第4液晶群19a用の第4ゲートドライバ14を有する。各ゲートドライバ11〜14は、図示しない制御回路によりその駆動ラインが制御される。つまり、液晶パネル1におけるゲート駆動回路は、第1〜第4ゲートドライバ11〜14で例示したように、コラムブロック毎に、各ゲート線に電圧を印加するブロック別ゲート駆動回路(それぞれ)を有し、さらに各ブロック別ゲート駆動回路の駆動ゲート線(駆動ライン)を制御する制御回路を有する。
このように、本発明のゲート駆動回路では、表示画面を複数コラム毎に分割し、分割コラムブロック毎に表示パターンの位相を変えるように液晶駆動制御を行う。換言すると、本発明のゲート駆動回路では、ある1ラインを駆動しようとする際、そのまま1ライン全てに対して駆動するのではなく、分割したコラムブロックに対応する映像表示領域毎に駆動するラインを変えるようにする。
これにより、極性が反転する際に挿入されたブランキング期間に起因して駆動パターンの平均が+又は−に偏ることを防ぐことができ、従来技術で説明したような共通電圧Vcomの0[V]からの変位に変化を抑制することができる。そして、本発明は、SBR駆動において共通電圧Vcomの0[V]からの変位の変化が改善されるため、画質が劣化することを防止することができる。特に、特定パターンの映像を表示させる際の極性反転するライン間などで画質が劣化してしまうことを防止でき、より高品位の画質で映像表示を行うことが可能になる、といった効果を奏する。
また、本発明で追加している駆動方法の変更箇所は、分割したコラムブロック毎に駆動ラインをシフトするだけであるので、駆動システムとして大幅な変更を加えることなく対応することができる。なお、図1では、コラムブロック16〜19別にゲートドライバ11〜14を設けた例を示したが、当然、ゲート駆動回路はコラムブロック16〜19に対して1つの共通回路で構成してもよく、その場合、各コラムブロック16〜19に対して位相をずらしたゲート電圧の印加が可能なように、各コラムブロック16〜19に対して別々のゲート線を配線すればよい。代替方法として、1つの共通のゲート駆動回路で構成し、且つ、ソースドライバ10から出力されるデータ信号の階調電圧を、不要なコラムブロックに対応する部分で0[V]としてもよい。ゲート駆動回路についてのこれらの応用例は、以下の説明でも同様に適用できる。
以下、上述した効果を得るための本発明のコラムブロック毎の駆動方法について、具体的な特定パターンを例示して説明する。ここでは、図1及び図2で例示したように、コラムブロックが複数の絵素電極P(i,j)を複数コラム毎に4分割したブロックとした場合のゲート駆動回路の駆動例を挙げる。
図2は、図1の液晶パネルにおける各コラムブロックに対応する各映像表示領域の例を模式的に示す図である。また、図3は、従来のコラムブロックによらないSBR駆動方法を説明するための図で、特定パターンの一例を示す図である。図4〜図6は、それぞれ、図3の特定パターンに対して本発明によるコラムブロック別のSBR駆動方法の例を説明するための図である。また、図7は、本発明のSBR駆動におけるブランキング期間直後の波形の一例を示す図で、図8は、従来のコラムブロックによらないSBR駆動方法を説明するための図で、特定パターンの他の例を示す図である。
ここで、図2では、液晶パネル1の全映像表示領域20のうち、図1のコラムブロック16、17、18、19に対応する映像表示領域をそれぞれ分割領域I、II、III、IVで示している。図3〜図6、図8では、これらの分割領域I〜IVに対応する絵素データを示している。但し、図3及び図8では従来のSBR駆動を行う場合の絵素データを示しており、実際には分割領域I〜IVのそれぞれに相当する各領域の絵素データを示すに過ぎない。なお、全映像表示領域20のアスペクト比は図示するものに限らない。
図2に示すように、各コラムブロック16〜19は、液晶パネル1の全映像表示領域20を分割領域I〜IVに分割したものであり、各分割領域I〜IVはその順に隣接している。
図3で例示する特定パターンの映像は、2水平走査期間毎にRGBが入れ替わる千鳥パターン(つまり2H_RGB千鳥パターン)であり、そのうち第22〜第29ラインの絵素データのみを示している。なお、各ラインは、データ書き込み順で示している。2H_RGB千鳥パターンは、テレビ映像としては少ないがパーソナルコンピュータ(PC)の出力画像などでは容易に再現可能であり十分に発生することが想定でき、勿論、測定器で発生させることができる。そして、図3の2H_RGB千鳥パターンに対して、従来のSBR駆動(ドット反転駆動を含む)を採用して、第25ライン以前のラインブロックで+極性の電圧が液晶に印加され、図示しないブランキング期間(極性反転を伴うブランキング期間)を経た後、第26ライン以降のラインブロックで−極性の電圧が液晶に印加された場合を想定する。図3では、さらにドット反転駆動を適用した例を示しているため、第25ライン以前は+極性で各ラインが始まるラインブロックとなり、第26ライン以降−極性で各ラインが始まるラインブロックとなる。
このような従来のSBR駆動により2H_RGB千鳥パターンを表示させようとすると、ライン毎の絵素データの総和の平均値は、第22及び第23ラインで+64、第24〜第27ラインで−64、第28及び第29ラインで+64となる。ここで、平均値の絶対値が小さい程、共通電圧Vcomの収束度合いが高くなり、平均値が0で完全に収束し、また比較対象の2つの平均値が逆の極性同士の場合にはそれらの平均値の開きが大きいことを意味する。そして、従来のSBR駆動では、第23ラインと第24ラインとの間及び第27ラインと第28ラインとの間で、絵素データ値でいうと128もの開きがあることからも分かるように、各平均値に大きな差が生じる。このことは、共通電圧Vcomの0[V]からの変位がこのブランキング期間毎に大きく変化することを意味する。
以上のように、図3の2H_RGB千鳥パターンでは、各ラインのデータ総和が異なり、液晶パネル内の対向電極のインピーダンスが高い場合には、充電期間に共通電圧Vcom変動を収束できず、本来の電圧で液晶印加電圧を書き込むことができないため、ブランキング期間の直後とそれ以外で共通電圧Vcomの変位の変化(変位量の正負も考慮した変化)が発生する。
これに対し、本発明のゲート駆動回路は、例えばコラムブロック毎に位相を1ラインづつ(1Hづつ)ずらして電圧印加を行う。ここで例示する4分割時には、ラインの変化は0H、1H、2H、3Hとする。より具体的には、このゲート駆動回路は、第1コラムブロック16における電圧印加対象のゲート線に対し(第1コラムブロック16に印加する電圧の位相に対し)、(1)第1コラムブロック16に隣接する第2コラムブロック17における電圧印加対象を1ライン(1水平走査期間)ずらしたゲート線(ラインのゲート線)とし、(2)第2コラムブロック17に隣接する第3コラムブロック18における電圧印加対象を2ラインずらしたゲート線とし、(3)第3コラムブロック18に隣接する第4コラムブロック19における電圧印加対象を3ラインずらしたゲート線として、各ゲート線に同時に電圧印加を行う。ここで、第1〜第4コラムブロック16〜19は、それぞれ第1〜第4ゲートドライバ11〜14により駆動される。
このような電圧印加を図3及び図4を参照して説明する。図3の分割領域Iの第22〜第25ラインに電圧印加を行うときに、分割領域IIではそれぞれ実線で囲んだ第23〜第26ラインに電圧を印加し、分割領域IIIではそれぞれ一点鎖線で囲んだ第24〜第27ラインに電圧を印加し、分割領域IVではそれぞれ二点鎖線で囲んだ第25〜第28ラインに電圧を印加する。このような駆動により、図4で示すように第22〜第25の各ラインで絵素データの総和が等しく(その平均値が0に)なる。なお、図4ではライン番号に対応する絵素データは分割領域Iに対するものとする。
また、別の駆動例として、本発明のゲート駆動回路は、例えばコラムブロック毎に位相を2ラインずらして元に戻すことを繰り返すように電圧印加を行う。ここで例示する4分割時には、ラインの変化は0H、2H、0H、2Hとする。より具体的には、このゲート駆動回路は、第1コラムブロック16における電圧印加対象のゲート線に対して、(1)第2コラムブロック17における電圧印加対象を2ラインずらしたゲート線とし、(2)第3コラムブロック18における電圧印加対象を同じラインのゲート線とし、(3)第4コラムブロック19における電圧印加対象を2ラインずらしたゲート線(つまり第2コラムブロック17と同じラインのゲート線)として、各ゲート線に同時に電圧印加を行う。ここで、第1〜第4コラムブロック16〜19は、それぞれ第1〜第4ゲートドライバ11〜14により駆動される。
このような電圧印加を図3及び図5を参照して説明する。図3の分割領域Iの第22〜第25ラインに電圧印加を行うときに、分割領域IIではそれぞれ一点鎖線で囲んだ第24〜第27ラインに電圧を印加し、分割領域IIIではそのままそれぞれ第22〜第25ラインに電圧を印加し、分割領域IVではそれぞれ一点鎖線で囲んだ第24〜第27ラインに電圧を印加する。このような駆動により、図5で示すように第22〜第25の各ラインで絵素データの総和が等しく(その平均値が0に)なる。なお、図5ではライン番号に対応する絵素データは分割領域I及びIIIに対するものとする。
また、別の駆動例として、本発明のゲート駆動回路は、例えばコラムブロック毎に位相を2ラインずらすように電圧印加を行う。ここで例示する4分割時には、ラインの変化は0H、0H、2H、2Hとする。より具体的には、このゲート駆動回路は、第1コラムブロック16における電圧印加対象のゲート線に対して、(1)第2コラムブロック17における電圧印加対象を同じラインのゲート線とし、(2)第3コラムブロック18における電圧印加対象を2ラインずらしたゲート線とし、(3)第4コラムブロック19における電圧印加対象を2ラインずらしたゲート線(つまり第3コラムブロック18と同じラインのゲート線)として、各ゲート線に同時に電圧印加を行う。ここで、第1〜第4コラムブロック16〜19は、それぞれ第1〜第4ゲートドライバ11〜14により駆動される。なお、このような駆動例は、後述する2分割時に、ライン変化を0H、2Hとすることと同義である。
このような電圧印加を図3及び図6を参照して説明する。図3の分割領域Iの第22〜第25ラインに電圧印加を行うときに、分割領域IIではそのままそれぞれ第22〜第25ラインに電圧を印加し、分割領域IIIではそれぞれ一点鎖線で囲んだ第24〜第27ラインに電圧を印加し、分割領域IVではそれぞれ一点鎖線で囲んだ第24〜第27ラインに電圧を印加する。このような駆動により、図6で示すように第22〜第25の各ラインで絵素データの総和が等しく(その平均値が0に)なる。なお、図6ではライン番号に対応する絵素データは分割領域I及びIIに対するものとする。
図4〜図6で例示したような本発明のSBR駆動におけるブランキング期間直後の波形は、各ラインのデータ総和が等しくなり、その結果、特定ラインでの変化がなくなるため、例えば図7に示すように、[i]で示すブランキング期間直後/[ii]で示すブランキング期間直後以外に拘わらず、共通電圧Vcomが十分に収束するようになり、共通電圧Vcomの変位の変化の発生を抑制することができる。従って、図4〜図6で例示したSBR駆動では、特定パターンでも画質を劣化させることが無くなる。特に、静止画の写真を表示する際やPC画像を表示する際などには、その画質の優劣がより明確に視認できるため、本発明のSBR駆動を採用すると効果的である。また、本発明のSBR駆動によれば、対向電極のインピーダンスを低く構成しなくても、共通電圧Vcomを十分に収束させることが可能であるため、特定パターンに限らず映像の画質を向上させることができる。
また、図3の2H_RGB千鳥パターンを元に本発明のSBR駆動及びその効果について説明したが、図8で例示するように、1ドット刻みの赤(又は緑、青)のパターンにおいても本発明は有益となる。
以上、コラムブロックが、具備される全ての絵素電極P(i,j)を複数コラム毎に4分割したブロックであることを前提に説明したが、本発明の液晶パネルでは、コラムブロックが、具備される全ての絵素電極P(i,j)を複数コラム毎に2分割したブロックであっても適用できる。
コラムブロックが、複数の絵素電極P(i,j)を複数コラム毎に2分割したブロックとする場合には、ゲート駆動回路は、第1コラムブロックにおける電圧印加対象のゲート線に対し、第2コラムブロックにおける電圧印加対象を2ラインずらしたゲート線として、各ゲート線に同時に電圧印加を行うとよい。つまり、ゲート駆動回路は、2分割したコラムブロックに対し、一方のコラムブロック(0Hとする)に対し他方のコラムブロックのラインの変化を2Hとするように電圧印加を行うとよい。
また、2分割や4分割に限らず、2k(kは自然数)分割したコラムブロックにおいて、kを3以上としてもよい。但し、kが大きいと同時に開けるゲートがその分多くなる。勿論、2k+1分割したコラムブロックを採用した場合、2k分割したコラムブロックを採用した場合に比べるとその効果が減るが、共通電極の電圧が0[V]の近くに収束することになるため、一定の効果は得られる。
以上、本発明に係る液晶表示装置について説明したが、上述した駆動方法は必ずしも常に採用する必要はなく、例えば映像信号から上述した駆動が必要なフレームか否かを判定し、必要なフレームに対してだけ上述したコラムブロック毎の駆動を実行してもよい。また、本発明の駆動方式は、データ線に印加する階調電圧の極性をフレーム毎に反転させる駆動と併用することもできる。
本発明の一実施形態に係る液晶表示装置に搭載される液晶パネルの一構成例を示す図である。 図1の液晶パネルにおける各コラムブロックに対応する各映像表示領域の例を模式的に示す図である。 従来のコラムブロックによらないSBR駆動方法を説明するための図で、特定パターンの一例を示す図である。 図3の特定パターンに対して本発明によるコラムブロック別のSBR駆動方法の例を説明するための図である。 図3の特定パターンに対して本発明によるコラムブロック別のSBR駆動方法の他の例を説明するための図である。 図3の特定パターンに対して本発明によるコラムブロック別のSBR駆動方法の他の例を説明するための図である。 本発明のSBR駆動におけるブランキング期間直後の波形の一例を示す図である。 従来のコラムブロックによらないSBR駆動方法を説明するための図で、特定パターンの他の例を示す図である。 従来のSBR駆動の一例を説明するための図である。 従来のSBR駆動におけるブランキング期間直後の波形の一例を示す図である。
符号の説明
1…液晶パネル、10…ソースドライバ、11…第1ゲートドライバ、12…第2ゲートドライバ、13…第3ゲートドライバ、14…第4ゲートドライバ、15…共通電極駆動回路、16…第1コラムブロック、16a…第1液晶群、16b,17b,18b,19b…対向電極、17…第2コラムブロック、17a…第2液晶群、18…第3コラムブロック、18a…第3液晶群、19…第4コラムブロック、19a…第4液晶群、20…全映像表示領域。

Claims (6)

  1. マトリクス状に配設された複数の絵素電極と、該複数の絵素電極に対向して配設された対向電極と、前記複数の絵素電極毎に該対向電極との間に狭持された液晶と、前記複数の絵素電極の各ライン毎に配設されたゲート線と、前記複数の絵素電極の各コラム毎に配設されたデータ線と、各ゲート線と各データ線との間に接続されたスイッチ素子と、各ゲート線に電圧を印加するゲート駆動回路と、各データ線に表示データに応じた階調電圧を印加するデータ駆動回路と、前記対向電極に共通電圧を印加する対向電極駆動回路とを備えた液晶表示装置であって、
    前記データ駆動回路及び前記対向電極駆動回路により、データ書き込み順序に従った複数ラインでなるラインブロック毎に、前記液晶に印加される電圧の極性が反転するように電圧を印加し、
    前記ゲート駆動回路は、前記複数の絵素電極を複数コラム毎に分割したブロックとして定義されるコラムブロックのうち、隣接する2つのコラムブロック間で、同時に電圧を印加する対象とするゲート線を異ならせて、電圧印加を行い、
    前記ゲート駆動回路は、前記コラムブロック毎に各ゲート線に電圧を印加するブロック別ゲート駆動回路を有し、且つ、各ブロック別ゲート駆動回路の駆動ゲート線を制御する制御回路を有することを特徴とする液晶表示装置。
  2. 請求項1に記載の液晶表示装置において、前記コラムブロックは、前記マトリクス状に配設された複数の絵素電極を、複数コラム毎に4分割又は2分割したブロックとすることを特徴とする液晶表示装置。
  3. 請求項1に記載の液晶表示装置において、前記コラムブロックは、前記複数の絵素電極を複数コラム毎に4分割したブロックとし、前記ゲート駆動回路は、第1のコラムブロックにおける電圧印加対象のゲート線に対し、(1)該第1のコラムブロックに隣接する第2のコラムブロックにおける電圧印加対象を1ラインずらしたゲート線とし、(2)該第2のコラムブロックに隣接する第3のコラムブロックにおける電圧印加対象を2ラインずらしたゲート線とし、(3)該第3のコラムブロックに隣接する第4のコラムブロックにおける電圧印加対象を3ラインずらしたゲート線として、各ゲート線に同時に電圧印加を行うことを特徴とする液晶表示装置。
  4. 請求項1に記載の液晶表示装置において、前記コラムブロックは、前記複数の絵素電極を複数コラム毎に4分割したブロックとし、前記ゲート駆動回路は、第1のコラムブロックにおける電圧印加対象のゲート線に対して、(1)該第1のコラムブロックに隣接する第2のコラムブロックにおける電圧印加対象を2ラインずらしたゲート線とし、(2)該第2のコラムブロックに隣接する第3のコラムブロックにおける電圧印加対象を同じラインのゲート線とし、(3)該第3のコラムブロックに隣接する第4のコラムブロックにおける電圧印加対象を2ラインずらしたゲート線として、各ゲート線に同時に電圧印加を行うことを特徴とする液晶表示装置。
  5. 請求項1に記載の液晶表示装置において、前記コラムブロックは、前記複数の絵素電極を複数コラム毎に2分割したブロックとし、前記ゲート駆動回路は、第1のコラムブロックにおける電圧印加対象のゲート線に対し、第2のコラムブロックにおける電圧印加対象を2ラインずらしたゲート線として、各ゲート線に同時に電圧印加を行うことを特徴とする液晶表示装置。
  6. 請求項1〜のいずれか1項に記載の液晶表示装置において、前記データ駆動回路及び前記対向電極駆動回路により、前記ラインブロック内で液晶毎に極性が反転するように且つ隣り合うラインブロック間で最初の液晶の極性を異ならせるように電圧を印加するか、或いは、前記ラインブロック内で同一極性となるように且つ隣り合うラインブロック間で極性を異ならせるように電圧を印加することを特徴とする液晶表示装置。
JP2008212446A 2008-08-21 2008-08-21 液晶表示装置 Expired - Fee Related JP5108680B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008212446A JP5108680B2 (ja) 2008-08-21 2008-08-21 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008212446A JP5108680B2 (ja) 2008-08-21 2008-08-21 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2010048989A JP2010048989A (ja) 2010-03-04
JP5108680B2 true JP5108680B2 (ja) 2012-12-26

Family

ID=42066125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008212446A Expired - Fee Related JP5108680B2 (ja) 2008-08-21 2008-08-21 液晶表示装置

Country Status (1)

Country Link
JP (1) JP5108680B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016035753A1 (ja) * 2014-09-05 2016-03-10 シャープ株式会社 表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891008B2 (ja) * 2002-03-05 2007-03-07 株式会社日立製作所 表示装置及び情報機器
JP4583044B2 (ja) * 2003-08-14 2010-11-17 東芝モバイルディスプレイ株式会社 液晶表示装置
JP4578915B2 (ja) * 2004-09-30 2010-11-10 シャープ株式会社 アクティブマトリクス型液晶表示装置およびそれに用いる液晶表示パネル
JP4923473B2 (ja) * 2005-08-05 2012-04-25 ソニー株式会社 表示装置及びその駆動方法
JP2007298769A (ja) * 2006-04-28 2007-11-15 Sharp Corp 表示装置
KR101266723B1 (ko) * 2006-05-01 2013-05-28 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Also Published As

Publication number Publication date
JP2010048989A (ja) 2010-03-04

Similar Documents

Publication Publication Date Title
US8633884B2 (en) Liquid crystal display having data lines disposed in pairs at both sides of the pixels
KR100748840B1 (ko) 액정표시장치와 그 구동방법
JP4140779B2 (ja) 液晶パネルの駆動装置及びその駆動方法
JP4419369B2 (ja) 液晶表示装置及びその駆動方法
JP4455629B2 (ja) アクティブマトリクス型液晶表示装置の駆動方法
JP4668892B2 (ja) 液晶表示装置及びその駆動方法
JP5419321B2 (ja) 表示装置
US7106284B2 (en) Liquid crystal display device
KR101301394B1 (ko) 액정표시장치와 그 구동방법
US20050253829A1 (en) Display device and display device driving method
US20110249046A1 (en) Liquid crystal display device
JP4859464B2 (ja) 液晶表示装置
CN103558720A (zh) 阵列基板及其驱动方法、液晶显示器
JP2012103664A (ja) 液晶表示装置、および液晶表示装置の駆動方法
JP4010308B2 (ja) 表示装置および表示装置の駆動方法
TWI408648B (zh) 液晶顯示器之驅動方法
US20080158125A1 (en) Liquid crystal display device
JP2011232568A (ja) 電気光学装置及び電子機器
JPH10104576A (ja) 液晶表示装置およびその駆動方法
JP2009020197A (ja) 表示装置ならびにその駆動回路および駆動方法
JP2008216893A (ja) 平面表示装置及びその表示方法
JP2004046236A (ja) 液晶表示装置の駆動方法
KR101030535B1 (ko) 액정표시장치의 구동방법
KR102009441B1 (ko) 액정표시장치
JP5108680B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees