JPH05335911A - Drive circuit - Google Patents
Drive circuitInfo
- Publication number
- JPH05335911A JPH05335911A JP4136557A JP13655792A JPH05335911A JP H05335911 A JPH05335911 A JP H05335911A JP 4136557 A JP4136557 A JP 4136557A JP 13655792 A JP13655792 A JP 13655792A JP H05335911 A JPH05335911 A JP H05335911A
- Authority
- JP
- Japan
- Prior art keywords
- mos
- current
- load
- gate
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＭＯＳトランジスタに
対するドライブ回路に係り、特に、ＭＯＳトランジスタ
の負荷の電流値を０または制御値に高速に切り換えるこ
とのできるドライブ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit for a MOS transistor, and more particularly to a drive circuit capable of quickly switching a load current value of a MOS transistor to 0 or a control value.
【０００２】[0002]
【従来の技術】ドライブ回路に関する従来技術として、
例えば、特願昭５７−１２７５３５号等により提案され
た技術が知られている。2. Description of the Related Art As conventional technology related to drive circuits,
For example, the technique proposed by Japanese Patent Application No. 57-127535 is known.
【０００３】この従来技術は、負荷を駆動するＭＯＳト
ランジスタと、前記負荷の電流を検出しこれを制御する
電流制御回路と、前記負荷の電流を断続するために前記
電流制御回路と前記ＭＯＳトランジスタのゲートとの間
にあるスイッチ回路とにより構成され、前記スイッチ回
路がオンとされたとき、電流制御回路の出力端浮遊容量
がスイッチ回路を介してＭＯＳトランジスタのゲート容
量を充電して前記ＭＯＳトランジスタを駆動するという
ものである。In this prior art, a MOS transistor for driving a load, a current control circuit for detecting and controlling the current of the load, and a current control circuit and the MOS transistor for interrupting the current of the load are provided. When the switch circuit is turned on, the stray capacitance at the output end of the current control circuit charges the gate capacitance of the MOS transistor via the switch circuit to turn on the MOS transistor. It is to drive.
【０００４】[0004]
【発明が解決しようとする課題】前記従来技術は、ＭＯ
Ｓトランジスタのゲート容量に比較して電流制御回路の
出力端浮遊容量が小さいため、ＭＯＳトランジスタのゲ
ート容量の大部分が電流制御回路の出力電流により充電
され、結果的に、ＭＯＳトランジスタが引き込む電流の
立ち上がり時間が長くなる、すなわち、スイッチング時
間が長くなるという問題点を有している。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
Since the output terminal stray capacitance of the current control circuit is smaller than the gate capacitance of the S transistor, most of the gate capacitance of the MOS transistor is charged by the output current of the current control circuit, and as a result, the current drawn by the MOS transistor is reduced. There is a problem that the rise time becomes long, that is, the switching time becomes long.
【０００５】本発明の目的は、前記従来技術の問題点を
解決し、ＭＯＳトランジスタが引き込む電流の立ち上が
り時間を小さくして、ＭＯＳトランジスタに高速なスイ
ッチングを行わせることができるドライブ回路を提供す
ることにある。An object of the present invention is to solve the above-mentioned problems of the prior art and to provide a drive circuit capable of reducing the rise time of the current drawn by the MOS transistor and allowing the MOS transistor to perform high-speed switching. It is in.
【０００６】[0006]
【課題を解決するための手段】本発明によれば前記目的
は、電流制御回路の出力端に容量を設け、スイッチ回路
がオンとなったとき、ＭＯＳトランジスタのゲート容量
を、前記電流制御回路の出力端に設けた容量から充電す
るようにすることにより達成される。According to the present invention, the object is to provide a capacitor at the output terminal of a current control circuit, and when the switch circuit is turned on, change the gate capacity of a MOS transistor to the current control circuit. This is achieved by charging from the capacity provided at the output end.
【０００７】[0007]
【作用】前述の構成によれば、スイッチ回路がオフとな
っているとき、ハイレベルとなっている電流制御回路の
出力により、電流制御回路の出力端に設けられ充電用容
量が充電される。また、スイッチ回路がオンとされる
と、前述の充電用容量は、スイッチ回路を介してＭＯＳ
トランジスタのゲート容量を充電する。According to the above construction, when the switch circuit is off, the output of the current control circuit which is at a high level charges the charging capacitor provided at the output end of the current control circuit. Further, when the switch circuit is turned on, the above-mentioned charging capacitor is connected to the MOS via the switch circuit.
Charges the gate capacitance of the transistor.
【０００８】これによりＭＯＳトランジスタのゲート容
量の充電が充分急速に行われ、ＭＯＳトランジスタは、
高速にスイッチングを行うことができる。As a result, the gate capacitance of the MOS transistor is sufficiently rapidly charged, and the MOS transistor is
High-speed switching can be performed.
【０００９】[0009]
【実施例】以下、本発明によるドライブ回路の一実施例
を図面により詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a drive circuit according to the present invention will be described in detail below with reference to the drawings.
【００１０】図１は本発明の一実施例の構成を示すブロ
ック図、図２は本発明の一実施例をＭＯＳトランジスタ
による集積回路で構成した回路を示す図である。図１，
図２において、１は負荷、２は負荷駆動用ＭＯＳトラン
ジスタ、３はＭＯＳトランジスタ２のゲート容量、４は
充電用容量、５は電流検出用抵抗、６はスイッチ回路、
７は増幅器、８〜１３はＭＯＳトランジスタである。FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention, and FIG. 2 is a diagram showing a circuit constructed by an integrated circuit of MOS transistors according to an embodiment of the present invention. Figure 1,
In FIG. 2, 1 is a load, 2 is a load driving MOS transistor, 3 is a gate capacitance of the MOS transistor 2, 4 is a charging capacitance, 5 is a current detection resistor, 6 is a switch circuit,
Reference numeral 7 is an amplifier, and 8 to 13 are MOS transistors.
【００１１】本発明の一実施例は、図１に示すように、
ゲート容量３を有する負荷駆動用ＭＯＳトランジスタ２
と、スイッチ回路６と、電流検出用抵抗６、増幅器７及
び基準電圧源Ｖrefによる電流制御回路と、増幅器７の
出力端に接続された充電用容量４とにより構成されてい
る。One embodiment of the present invention, as shown in FIG.
Load-driving MOS transistor 2 having gate capacitance 3
A switch circuit 6, a current detection resistor 6, a current control circuit using an amplifier 7 and a reference voltage source V ref , and a charging capacitor 4 connected to the output terminal of the amplifier 7.
【００１２】このように構成される本発明の一実施例に
おいて、スイッチ６がオフ、すなわち、ＭＯＳトランジ
スタ２のゲートが接地電位とされているとき、ＭＯＳト
ランジスタ２はオフ状態とされており、負荷１には電流
が供給されない。このとき、増幅器７の出力はハイレベ
ルとなり、充電用容量４は、このレベルの電位まで充電
され、また、ゲート容量３の電圧は０Ｖになる。In one embodiment of the present invention having such a configuration, when the switch 6 is off, that is, when the gate of the MOS transistor 2 is at the ground potential, the MOS transistor 2 is in the off state and the load. No current is supplied to 1. At this time, the output of the amplifier 7 becomes high level, the charging capacitor 4 is charged to the potential of this level, and the voltage of the gate capacitor 3 becomes 0V.
【００１３】スイッチ６がオンとされると、すなわち、
ＭＯＳトランジスタ２のゲートが増幅器７の出力に接続
されると、充電用容量４は、充電されている電位により
ゲート容量３を急速に充電し、ＭＯＳトランジスタ２を
オンとして、負荷１に電流を流しはじめる。When the switch 6 is turned on, that is,
When the gate of the MOS transistor 2 is connected to the output of the amplifier 7, the charging capacitor 4 rapidly charges the gate capacitor 3 with the charged potential, turns on the MOS transistor 2 and causes a current to flow through the load 1. Get started.
【００１４】この負荷１に流れる電流値は、抵抗５によ
り電圧として検出され、増幅器７は、抵抗５の電圧が予
め設定した電圧Ｖrefになるように前記ＭＯＳトランジ
スタ２をドライブする。The value of the current flowing through the load 1 is detected as a voltage by the resistor 5, and the amplifier 7 drives the MOS transistor 2 so that the voltage of the resistor 5 becomes a preset voltage V ref .
【００１５】充電用容量４の値は、ＭＯＳトランジスタ
２のゲート電位を負荷１に流れる電流が制御値になるま
で充電するので、Ｖｏを増幅器７の最大出力電圧、ＶGS
をＭＯＳトランジスタ２のオン時におけるゲート・ソー
ス間電圧、Ｃｃを充電用容量４の容量値、ＣGをＭＯＳ
トランジスタ２のゲート容量３の容量値であるとする
と、次に示す式（１）が成立し、 ＣｃＶｏ＝Ｃｃ（Ｖref＋ＶGS）＋ＣG・ＶGS （１） この（１）式より、充電用容量４の容量値Ｃｃは、 Ｃｃ＝｛ＶGS／（Ｖｏ−Ｖref−ＶGS）｝・ＣG （２） として求めることができる。Since the value of the charging capacitor 4 charges the gate potential of the MOS transistor 2 until the current flowing through the load 1 reaches the control value, Vo is the maximum output voltage of the amplifier 7, V GS.
Is the gate-source voltage when the MOS transistor 2 is on, Cc is the capacitance value of the charging capacitor 4, and C G is the MOS
Assuming the capacitance value of the gate capacitance 3 of the transistor 2, the following equation (1) is established and CcVo = Cc (V ref + V GS ) + C G · V GS (1) the capacitance value of the use capacity 4 Cc can be calculated as Cc = {V GS / (Vo -V ref -V GS)} · C G (2).
【００１６】前述した本発明の一実施例をＭＯＳトラン
ジスタによる集積回路で構成した場合、図２に示すよう
に、スイッチ６は、ＭＯＳトランジスタ８，９により構
成することができ、制御電圧Ｖｉにより制御される。ま
た、増幅器７は、ＭＯＳトランジスタ１０〜１３により
構成することができる。When the above-described embodiment of the present invention is constructed by an integrated circuit using MOS transistors, the switch 6 can be constructed by MOS transistors 8 and 9 as shown in FIG. 2, and is controlled by the control voltage Vi. To be done. The amplifier 7 can be composed of MOS transistors 10 to 13.
【００１７】前述した本発明の一実施例によれば、負荷
を駆動するＭＯＳトランジスタと、前記負荷の電流を検
出しこれを制御する電流制御回路と、前記負荷の電流を
断続するために前記電流制御回路と前記ＭＯＳトランジ
スタのゲートとの間にスイッチ回路があるドライブ回路
において、前記ＭＯＳトランジスタのゲート容量を充電
するための容量を前記電流制御回路の出力に設けている
ので、従来技術の場合と同様の構成要素を用いながら高
速なスイッチング制御を行うことのできるドライブ回路
を実現することができる。According to the above-described embodiment of the present invention, a MOS transistor for driving a load, a current control circuit for detecting a current of the load and controlling the current, and a current control circuit for interrupting the current of the load. In the drive circuit having the switch circuit between the control circuit and the gate of the MOS transistor, the capacitance for charging the gate capacitance of the MOS transistor is provided at the output of the current control circuit, which is different from the conventional technique. It is possible to realize a drive circuit that can perform high-speed switching control while using similar components.
【００１８】前述した本発明の実施例は、特に、集積回
路により本発明を実施した場合、ＭＯＳトランジスタの
ゲート容量と充電用容量とが温度変化に対して同じ特性
を示すので、適用温度範囲を広げることができ、また、
製造上のばらつきを受けにくくすることができる。In the above-described embodiment of the present invention, particularly when the present invention is implemented by an integrated circuit, the gate capacitance of the MOS transistor and the charging capacitance exhibit the same characteristics with respect to temperature changes, so that the applicable temperature range is Can be unfolded,
It is possible to make it less susceptible to manufacturing variations.
【００１９】[0019]
【発明の効果】以上説明したように本発明によれば、Ｍ
ＯＳトランジスタが引き込む電流の立ち上がり時間を小
さくして、ＭＯＳトランジスタに高速なスイッチングを
行わせることができる。As described above, according to the present invention, M
The rise time of the current drawn by the OS transistor can be shortened to allow the MOS transistor to perform high-speed switching.
【図１】本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of an exemplary embodiment of the present invention.
【図２】本発明の一実施例をＭＯＳトランジスタによる
集積回路で構成した回路を示す図である。FIG. 2 is a diagram showing a circuit formed of an integrated circuit of MOS transistors according to an embodiment of the present invention.
１…負荷、２…負荷駆動用ＭＯＳトランジスタ、３…Ｍ
ＯＳトランジスタ２のゲート容量、４…充電用容量、５
…電流検出用抵抗、６…スイッチ回路、７…増幅器、８
〜１３…ＭＯＳトランジスタ。1 ... Load, 2 ... Load driving MOS transistor, 3 ... M
Gate capacity of the OS transistor 2, 4 ... Charging capacity, 5
... Current detection resistor, 6 ... Switch circuit, 7 ... Amplifier, 8
~ 13 ... MOS transistors.
Claims (1)
記負荷の電流を検出しこれを制御する電流制御回路と、
前記負荷の電流を断続するために前記電流制御回路と前
記ＭＯＳトランジスタのゲートとの間に設けられたスイ
ッチ回路とを備えたドライブ回路において、前記ＭＯＳ
トランジスタのゲート容量を充電するための容量を前記
電流制御回路の出力に備えることを特徴とするドライブ
回路。1. A MOS transistor for driving a load, and a current control circuit for detecting a current of the load and controlling the current.
In a drive circuit comprising the current control circuit and a switch circuit provided between the gate of the MOS transistor for interrupting the current of the load, the MOS
A drive circuit comprising a capacitance for charging a gate capacitance of a transistor at an output of the current control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136557A JPH05335911A (en) | 1992-05-28 | 1992-05-28 | Drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136557A JPH05335911A (en) | 1992-05-28 | 1992-05-28 | Drive circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335911A true JPH05335911A (en) | 1993-12-17 |
Family
ID=15178017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4136557A Pending JPH05335911A (en) | 1992-05-28 | 1992-05-28 | Drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335911A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003524982A (en) * | 2000-02-23 | 2003-08-19 | ポトチェフストローム ユニヴァーシティ フォー クリスティアン ハイアー エデュケーション | Driver circuit and method for MOSFET |
| US7825604B2 (en) | 2005-06-03 | 2010-11-02 | Rohm Co., Ltd. | Drive circuit supplying current to load based on control signal, and portable information terminal including the same |
| DE102017223805B4 (en) | 2017-07-18 | 2020-07-02 | Dialog Semiconductor (Uk) Limited | Two slope improvement circuits for switched, regulated current mirrors and corresponding procedure |
| WO2020261353A1 (en) * | 2019-06-25 | 2020-12-30 | 三菱電機株式会社 | Apparatus for driving switching device |
| IT202000013561A1 (en) * | 2020-06-08 | 2021-12-08 | St Microelectronics Srl | LED MATRIX DRIVE SYSTEM |
-
1992
- 1992-05-28 JP JP4136557A patent/JPH05335911A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003524982A (en) * | 2000-02-23 | 2003-08-19 | ポトチェフストローム ユニヴァーシティ フォー クリスティアン ハイアー エデュケーション | Driver circuit and method for MOSFET |
| US7825604B2 (en) | 2005-06-03 | 2010-11-02 | Rohm Co., Ltd. | Drive circuit supplying current to load based on control signal, and portable information terminal including the same |
| US8253343B2 (en) | 2005-06-03 | 2012-08-28 | Rohm Co., Ltd. | Drive circuit to adjust a luminance of a light emitting element based on a PWM signal, and a portable information terminal including the drive circuit |
| DE102017223805B4 (en) | 2017-07-18 | 2020-07-02 | Dialog Semiconductor (Uk) Limited | Two slope improvement circuits for switched, regulated current mirrors and corresponding procedure |
| WO2020261353A1 (en) * | 2019-06-25 | 2020-12-30 | 三菱電機株式会社 | Apparatus for driving switching device |
| JPWO2020261353A1 (en) * | 2019-06-25 | 2021-11-11 | 三菱電機株式会社 | Driving device for switching devices |
| IT202000013561A1 (en) * | 2020-06-08 | 2021-12-08 | St Microelectronics Srl | LED MATRIX DRIVE SYSTEM |
| EP3923683A1 (en) * | 2020-06-08 | 2021-12-15 | STMicroelectronics S.r.l. | Led array driver system |
| CN113840422A (en) * | 2020-06-08 | 2021-12-24 | 意法半导体股份有限公司 | LED array driver system |
| US11546980B2 (en) | 2020-06-08 | 2023-01-03 | Stmicroelectronics S.R.L. | LED array driver system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7276888B2 (en) | Precharge circuit for DC/DC boost converter startup | |
| JP2000101407A (en) | Active pull-up circuit for open-drain signal | |
| JPH07118635B2 (en) | Integrated circuit with input inverting device with dynamic hysteresis means | |
| KR920010984B1 (en) | Output buffer circuit | |
| JPH05327455A (en) | Intermediate potential generating circuit | |
| JPH05265578A (en) | Switchable voltage generator and operational amplifier | |
| JPH05335911A (en) | Drive circuit | |
| US6891708B2 (en) | Reduced current and power consumption structure of drive circuit | |
| JP4666636B2 (en) | Switching element driving circuit device and electronic apparatus using the same | |
| JP2706721B2 (en) | Voltage regulator | |
| US4818897A (en) | Fast one way amplifier stage | |
| US5604448A (en) | Output buffer circuit having low noise characteristics | |
| US5144514A (en) | Transistor device drive circuit | |
| JPH0677804A (en) | Output circuit | |
| JPH04142468A (en) | Overcurrent detecting circuit for intelligent ic | |
| JP3173486B2 (en) | Digital CMOS circuit | |
| JP2607304B2 (en) | Semiconductor integrated circuit device | |
| JP2635915B2 (en) | Output buffer circuit | |
| JPH0263219A (en) | Charge pump circuit | |
| JPH05313762A (en) | Voltage regulator | |
| JPH06104732A (en) | Ic output circuit | |
| JPS63260220A (en) | Rush current preventing circuit | |
| JPH0151091B2 (en) | ||
| JPH08274606A (en) | Output buffer circuit | |
| JP2890232B2 (en) | Electronic switch circuit |