JPH05334198A

JPH05334198A - メモリ制御装置

Info

Publication number: JPH05334198A
Application number: JP4136578A
Authority: JP
Inventors: Toshiyuki Ochiai; 利之落合; Takashi Koizumi; 隆小泉; Shuichi Takada; 周一高田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-05-28
Filing date: 1992-05-28
Publication date: 1993-12-17

Abstract

(57)【要約】【目的】一定の範囲のアドレスに同じデータを書き込
む場合には、短時間で書き込みを完了するメモリ制御装
置を提供すること。【構成】特定のアドレスをアクセスすると、アドレス
デコード手段１０１が連続アクセス開始信号を１にし、
連続アクセスが開始される。最初のサイクルはアクセス
情報保持手段１０２が出力するロウアドレスが、次のサ
イクルからはカラムアドレス発生手段１０５が出力する
カラムアドレスが、ＭＡに出力される。カラムアドレス
は一定の周期で１づつ加算される。データ出力手段１０
４がアクセス情報保持手段１０２から入力されるデータ
をメモリ装置１１２のデータバス（ＭＤ）に出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はダイナミックＲＡＭ（ラ
ンダム・アクセス・メモリ）などのメモリ装置のリード
およびライトの制御を行なうメモリ制御装置に関するも
のである。

【０００２】

【従来の技術】近年、コンピュータの主記憶容量は増加
しており、システムの起動時に行なわれるメモリ装置の
リードライトテストに要する時間も長くなってきてい
る。

【０００３】以下図面を参照しながら、上記した従来の
モリ制御装置の一例について説明する。

【０００４】図４は従来のメモリ制御装置の構成図を示
すものである。図４において、４０１はバスインタフェ
ース手段で、システムバスとメモリ装置およびメモリ制
御装置内部とのデータの入出力を行なう。４０２はスト
ローブ信号制御手段で、バスインタフェース手段４０１
から入力されるアクセス要求信号、アクセスタイプ信号
に従って、メモリ装置に出力するロウアドレスストロー
ブ（ＲＡＳ）、カラムアドレスストローブ（ＣＡＳ）、
ライトイネーブル（ＷＥ）を制御する。また、同時にア
ドレス選択手段４０３にアドレス選択信号を出力する。
４０３はアドレス選択手段で、バスインタフェース手段
４０１からロウアドレスおよびカラムアドレスを入力
し、アドレス選択信号によって、どちらか一方を選択し
てメモリ装置に出力する。４０４はメモリ制御装置の制
御対象であるメモリ装置（ＤＲＡＭモジュール）であ
る。以上のように構成されたメモリ制御装置について、
以下その動作について図５のタイミングチャートを使っ
て説明する。

【０００５】図５において、サイクル１からサイクル６
がライトサイクルで、サイクル７からサイクル１２まで
がリードサイクルである。

【０００６】まず、ライトサイクル時の動作について説
明する。サイクル１において、システムバスからアドレ
スとアクセスタイプ（ライト）が出力される。バスイン
タフェース手段４０１は、これを受け取って、サイクル
２でアクセス要求を１にする。同時に、アクセスタイプ
としてライトを出力し、アドレス選択手段４０３にロウ
アドレスとカラムアドレスを出力する。そして、アドレ
ス選択手段４０３はロウアドレスを選択してメモリ装置
４０４へ出力する。そして、サイクル３においてＲＡＳ
が０になりメモリ装置４０４にロウアドレスが取り込ま
れる。また、ライトデータがメモリ装置に出力される。
さらにＷＥが０になる。次に、サイクル４においてアド
レス選択手段４０３はアドレスをカラムアドレスに切換
える。そして、サイクル５おいてＣＡＳが０になりメモ
リ装置４０４にロウアドレスが取り込まれると同時にデ
ータのライトが実行される。最後にサイクル６でＲＡ
Ｓ、ＣＡＳを１にしてアクセスを完了する。

【０００７】次に、リードサイクル時の動作について説
明する。サイクル７において、システムバスからアドレ
スとアクセスタイプ（リード）が出力される。バスイン
タフェース手段４０１は、これを受け取って、サイクル
８でアクセス要求を１にする。同時に、アクセスタイプ
としてリードを出力し、アドレス選択手段４０３にロウ
アドレスとカラムアドレスを出力する。そして、アドレ
ス選択手段４０３はロウアドレスを選択してメモリ装置
４０４へ出力する。そして、サイクル９においてＲＡＳ
が０になりメモリ装置４０４にロウアドレスが取り込ま
れる。次に、サイクル１０においてアドレス選択手段４
０３はアドレスをカラムアドレスに切換える。そして、
サイクル１１おいてＣＡＳが０になりメモリ装置４０４
にロウアドレスが取り込まれると同時にメモリ装置４０
４からリードデータが出力される。最後にサイクル１２
でバスインタフェース手段４０１がリードデータをシス
テムバスに出力するとともにＲＡＳ、ＣＡＳを１にして
アクセスを完了する。

【０００８】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、システムの起動時に行なうメモリ装置の
テストなどにおいて、一定の範囲のアドレスに同じデー
タを書き込む場合でも、図５のサイクル１からサイクル
６を繰り返し行なう必要があるので、異なったデータを
異なったアドレスへライトする場合と全く同じ時間を要
するという問題点を有していた。

【０００９】本発明は上記問題点に鑑み、一定の範囲の
アドレスに同じデータを書き込む場合には、短時間で書
き込みを完了するメモリ制御装置を提供することを目的
とする。

【００１０】

【課題を解決するための手段】上記問題点を解決するた
めに本発明のメモリ制御装置は、システムバスが特定の
アドレスをアクセスした時に連続アクセス開始信号を有
効にするアドレスデコード手段と、メモリ装置に書き込
むデータと書き込みの対象となるアドレスをシステムバ
スから入力して内部に保持するアクセス情報保持手段
と、前記連続アクセス開始信号が有効になってから後述
する連続アクセス終了信号が有効になるまで連続アクセ
ス信号を有効にするアクセスモード保持手段と、通常の
アクセス時にはシステムバスから、前記連続アクセス信
号が有効の時には前記アクセス情報保持手段からデータ
をメモリ装置へ出力するデータ出力手段と、内部にカラ
ムアドレスを保持し、前記連続アクセス開始信号が有効
の時に０にクリアし、以後一定の周期で１づつ加算して
アドレス選択手段に出力するカラムアドレス発生手段
と、前記カラムアドレスが最大値になった時に連続アク
セス終了信号を有効にする連続アクセス終了検出手段と
いう構成を備えたものである。

【００１１】

【作用】本発明は上記した構成によってシステムバスか
ら特定のアドレスをアクセスすることによって、前記ア
クセス情報保持手段が保持しているデータをメモリ装置
の前記アクセス情報保持手段によって指定された領域に
繰り返し書き込むことが可能となる。

【００１２】

【実施例】以下本発明の一実施例のメモリ制御装置につ
いて、図面を参照しながら説明する。

【００１３】図１は本発明の実施例におけるメモリ制御
装置の構成図を示すものである。ただし、メモリ制御装
置の構成要素のうち本発明に直接関係のない部分は省略
してある。図１において、１０１はアドレスデコード手
段、１０２はアクセス情報保持手段、１０３はアクセス
モード保持手段、１０４はデータ出力手段、１０５はカ
ラムアドレス発生手段、１０６は連続アクセス終了検出
手段、１０７はストローブ信号制御手段、１０８はアド
レス選択手段、１０９はデータ比較手段、１１０はエラ
ー情報保持手段、１１１はバスインタフェース手段、１
１２はメモリ装置である。

【００１４】アドレスデコード手段１０１は、バスイン
タフェース手段１１１からシステムバス上のアドレスを
入力し、特定のアドレスと一致した場合に連続アクセス
開始信号を有効にする。アクセス情報保持手段１０２
は、連続アクセスの対象となるロウアドレス、リードか
ライトかを示すアクセスタイプ、およびデータをバスイ
ンタフェース手段１１１を通じてシステムバスから入力
して内部に保持する。このときのデータとは、ライト時
はメモリ装置に書き込むデータで、リード時は、リード
したデータと比較するデータである。アクセスモード保
持手段１０３は、連続アクセス開始信号が有効になって
から連続アクセス終了信号が有効になるまで連続アクセ
ス信号を有効にする。データ出力手段１０４は、通常の
アクセス時にはシステムバスからのデータを連続アクセ
ス信号が有効の時にはアクセス情報保持手段１０２から
のデータをデータをメモリ装置へ出力する。カラムアド
レス発生手段１０５は、内部にカラムアドレスを保持
し、連続アクセス開始信号が有効の時に０にクリアし、
以後一定の周期で１づつ加算してアドレス選択手段に出
力する。連続アクセス終了検出手段１０６は、カラムア
ドレス発生手段１０５からカラムアドレスを入力し、カ
ラムアドレスが最大値（例えば１０ビットの時は１６進
数で３ＦＦ）になった時に連続アクセス終了信号を１に
する。ストローブ信号制御手段１０７は、メモリ装置１
１２に出力するロウアドレスストローブ（ＲＡＳ）、カ
ラムアドレスストローブ（ＣＡＳ）、ライトイネーブル
（ＷＥ）を制御する。アドレス選択手段１０８は、通常
のアクセス時にはバスインタフェース手段１１１が出力
するアドレスのロウアドレス部分またはカラムアドレス
部分を、連続アクセス信号を有効で連続アクセスを行な
っている時にはアクセス情報保持手段１０２が出力する
ロウアドレスまたはカラムアドレス発生手段１０５が出
力するカラムアドレスを、メモリ装置１１２のアドレス
バス（ＭＡ）に出力する。ロウアドレスとカラムアドレ
スの切替えはストローブ信号制御手段１０７によって制
御される。データ比較手段１０９は、連続アクセス信号
が１であり、かつリード時にアクセス情報保持手段１０
２が出力するデータとメモリ装置１１２が出力するデー
タを比較し一致しなかった場合にはエラー信号を１にす
る。エラー情報保持手段１１０は、エラー信号が１であ
るときに、メモリ装置１１２が出力するデータとカラム
アドレス発生手段１０５が出力するカラムアドレスを入
力して保持する。バスインタフェース手段１１１は、シ
ステムバスからアドレス、データなどの情報を入力し各
手段に出力する。また、通常リード時にはリードデータ
をメモリ装置１１２から受け取りシステムバスに出力す
る。メモリ装置１１２は、メモリ制御装置の制御対象と
なるもので本実施例ではＤＲＡＭである。

【００１５】以上のように構成されたメモリ制御装置に
ついて、以下その動作を図２、図３のタイミングチャー
トを使って説明する。なお、この実施例ではＭＡのビッ
ト数は１０ビットとする。

【００１６】最初にライトの連続アクセスを実行した場
合の動作を図２のタイミングチャートを使って説明す
る。まず、連続アクセスを開始する前にアドレス情報保
持手段１０２に、アクセスタイプ（ライト）、ライトす
るデータ、ライトの対象となるロウアドレスを設定して
おく。その後に、図２のサイクル１で特定の内部レジス
タに対してライトアクセスを実行する。すると、図２の
ような連続アクセスが実行される。

【００１７】以下そのシーケンスについて説明する。ま
ず、アドレスデコード手段１０１がサイクル２で連続ア
クセス開始信号を１にする。これによって、アクセスモ
ード保持手段１０３はサイクル３で連続アクセス信号を
１にして、連続アクセスが開始される。同時に、アドレ
ス選択手段１０８は、アクセス情報保持手段１０２が出
力するロウアドレスをＭＡに出力する。そして、サイク
ル４で、ストローブ信号制御手段１０７がＲＡＳを０に
してロウアドレスがメモリ装置１１２へ取り込まれる。
これ以降、連続アクセスが終了するまで、ＲＡＳは常に
０となってページモードでアクセスされる。また、ＷＥ
もこのサイクルで０となって連続アクセスが終了するま
で０を維持する。さらに、データ出力手段１０４がアク
セス情報保持手段１０２から入力されるデータをメモリ
装置１１２のデータバス（ＭＤ）に出力する。このＭＤ
に関しても、連続アクセスが終了するまで同じ値を保持
する。

【００１８】次に、サイクル５で、アドレス選択手段１
０８はＭＡをカラムアドレス発生手段１０５が出力する
カラムアドレスに切替える。このとき、カラムアドレス
は連続アクセス開始信号によってクリアされているた
め、１６進数の０００である。そして、サイクル６で、
ストローブ信号制御手段１０７がＣＡＳを０にしてカラ
ムアドレス０００がメモリ装置１１２へ取り込まれると
同時にカラムアドレス０００に対するライトが実行され
る。次に、サイクル７でＣＡＳを１にすると同時に、カ
ラムアドレス発生手段１０５はカラムアドレスを＋１す
る。するとＭＡが００１になる。そして、サイクル８で
ＣＡＳを０にしてカラムアドレス００１がメモリ装置１
１２へ取り込まれると同時にカラムアドレス００１に対
するライトが実行される。

【００１９】以下、同様にしてＭＡとＣＡＳを変化させ
て、同一ロウアドレスの全領域に同じデータをライトす
る。そして、サイクルｎにおいてカラムアドレスが最大
値３ＦＦ（１６進数）になる。すると、連続アクセス終
了検出手段１０６は、サイクルｎ＋１で連続アクセス終
了信号を１にする。これによって、アクセスモード保持
手段１０３は連続アクセス信号を０にして連続アクセス
を終了する。同時に、ＲＡＳ、ＷＥも１にし、ＭＤへの
データ出力も終了する。

【００２０】以上のようにして、指定したロウアドレス
の全領域（カラムアドレス＝０００〜３ＦＦ）に対し
て、指定したデータがライトされる。なお、以上のシー
ケンスにおいてシステムバスを使用しているのは、連続
アクセスの開始を指令するサイクル１からサイクル４の
間だけであり、サイクル５以降は使用していない。

【００２１】次に、リードの連続アクセスを実行した場
合の動作を図３のタイミングチャートを使って説明す
る。まず、連続アクセスを開始する前にアドレス情報保
持手段１０２に、アクセスタイプ（リード）、リードし
たデータと比較するデータ（ここではＡとする）、ライ
トの対象となるロウアドレスを設定しておく。その後
に、図３のサイクル１で特定の内部レジスタにライトア
クセスを実行する。すると、図３のような連続アクセス
が実行される。以下そのシーケンスについて説明する。

【００２２】まず、アドレスデコード手段１０１がサイ
クル２で連続アクセス開始信号を１にする。これによっ
て、アクセスモード保持手段１０３はサイクル３で連続
アクセス信号を１にして、連続アクセスが開始される。
同時に、アドレス選択手段１０８は、アクセス情報保持
手段１０２が出力するロウアドレスをＭＡに出力する。
そして、サイクル４で、ストローブ信号制御手段１０７
がＲＡＳを０にしてロウアドレスがメモリ装置１１２へ
取り込まれる。これ以降、連続アクセスが終了するま
で、ＲＡＳは常に０となってページモードでアクセスさ
れる。また、リードアクセスのためＷＥは常に１であ
る。

【００２３】次に、サイクル５で、アドレス選択手段１
０８はＭＡをカラムアドレス発生手段１０５が出力する
カラムアドレスに切替える。このとき、カラムアドレス
は連続アクセス開始信号によってクリアされているた
め、１６進数の０００である。そして、サイクル６で、
ストローブ信号制御手段１０７がＣＡＳを０にしてカラ
ムアドレス０００がメモリ装置１１２へ取り込まれると
同時にカラムアドレス０００に対するリードが実行さ
れ、メモリ装置１１２はリードデータＡをＭＤに出力す
る。そして、データ比較手段１０９がリードデータとア
クセス情報保持手段１０２が出力するデータを比較す
る。この場合、ともにＡであるためエラー信号は０のま
まである。次に、サイクル７でＣＡＳを１にすると同時
に、カラムアドレス発生手段１０５はカラムアドレスを
＋１する。するとＭＡが００１になる。そして、サイク
ル８でＣＡＳを０にしてカラムアドレス００１がメモリ
装置１１２へ取り込まれると同時にカラムアドレス００
１に対するリードが実行され、メモリ装置１１２はリー
ドデータＡをＭＤに出力する。そして、データ比較手段
１０９がリードデータとアクセス情報保持手段１０２が
出力するデータを比較する。この場合、ともにＡである
ためエラー信号は０のままである。次に、サイクル９で
ＣＡＳを１にすると同時に、カラムアドレス発生手段１
０５はカラムアドレスを＋１する。するとＭＡが００２
になる。そして、サイクル１０でＣＡＳを０にしてカラ
ムアドレス００２がメモリ装置１１２へ取り込まれると
同時にカラムアドレス００２に対するリードが実行さ
れ、メモリ装置１１２はリードデータＢをＭＤに出力す
る。そして、データ比較手段１０９がリードデータとア
クセス情報保持手段１０２が出力するデータを比較す
る。この場合、リードデータがＢであるためサイクル１
１でエラー信号が１になる。これによって、エラー情報
保持手段１１０にリードデータＢとカラムアドレス００
２が保持される。また、連続アクセス終了検出手段１０
６はエラー信号が１に変化したことによって連続アクセ
ス終了信号を１にする。これによって、アクセスモード
保持手段１０３はサイクル１２で連続アクセス信号を０
にして連続アクセスを終了する。同時に、ＲＡＳも１に
する。

【００２４】また、この例ではカラムアドレス００２の
データがＢであったが、すべてのデータがＡであれば、
ライトの連続アクセスの場合と同じようにカラムアドレ
スが３ＦＦになるまでアクセスが続けられる。以上のよ
うにして、指定したロウアドレスの全領域（カラムアド
レス＝０００〜３ＦＦ）に対してリードし、リードした
データが全てＡであることを確認できる。そして、異な
るデータがある場合には、最初に不一致が発生したアド
レスとデータをエラー情報保持手段１１０から読みとる
ことができる。

【００２５】なお、本実施例では、データ出力手段１０
４が出力するデータは、１つの連続アクセス中は変化し
ないが、カラムアドレスと同じ値にしたり、カラムアド
レスが変化する度に一定の値を加算するようにしてもよ
い。

【００２６】また、本実施例では、ロウアドレスを指定
して、指定されたロウアドレスと同一ロウアドレスのデ
ータを連続アクセスするようにしたが、開始ロウアドレ
スと終了ロウアドレスを指定してロウアドレスがその範
囲内のデータを連続アクセスするようにしてもよい。あ
るいは、ロウアドレス、開始カラムアドレス、終了カラ
ムアドレスの３つを指定して、ロウアドレスが指定した
値で、カラムアドレスが２つのアドレスの範囲内である
データを連続アクセスするようにしてもよい。

【００２７】さらに、本実施例では、ページモードを使
って連続アクセスを行なったが、ニブルモード、スタッ
ティックカラムモードなど他のモードを使用しても良
い。

【００２８】

【発明の効果】以上のように本発明はアクセス情報保持
手段、カラムアドレス発生手段、アクセスモード保持手
段を設けることにより、同一データまたは一定の規則で
変化するデータを大きなエリアにライトする場合に短時
間で実行でき、ライト実行中はシステムバスを使用しな
いので、他のデータ転送に使用することができる。

【００２９】また、データ比較手段とエラー情報格納手
段を設けることにより、大きなエリアのデータが全て同
一データであること、または一定の規則で変化するデー
タであることの確認を短時間で実行できる。このリード
の実行中はシステムバスを使用しないので、他のデータ
転送に使用することができる。

【００３０】このため、例えば、システムの立ち上げ時
のメモリテストで全メモリ領域に同一データをライトし
て、その後に全メモリ領域をリードして正しくライトさ
れていることを確認する際に、実行時間が短縮できる。
したがって、特にメモリの容量が大きい時にはシステム
の立ち上げに要する時間が短くなり、その効果は大であ
る。

【図面の簡単な説明】

【図１】本発明の実施例におけるメモリ制御装置の構成
図

【図２】同実施例におけるライト時の動作説明のための
タイミングチャート

【図３】同実施例におけるリード時の動作説明のための
タイミングチャート

【図４】従来のメモリ制御装置の構成図

【図５】従来のメモリ制御装置の動作説明のためのタイ
ミングチャート

【符号の説明】

１０１アドレスデコード手段１０２アクセス情報保持手段１０３アクセスモード保持手段１０４データ出力手段１０５カラムアドレス発生手段１０６連続アクセス終了検出手段１０７ストローブ信号制御手段１０８アドレス選択手段１０９データ比較手段１１０エラー情報保持手段

Claims

【特許請求の範囲】

【請求項１】システムバスが特定のアドレスをアクセス
した時に連続アクセス開始信号を有効にするアドレスデ
コード手段と、メモリ装置に書き込むデータと書き込み
の対象となるアドレスをシステムバスから入力して内部
に保持するアクセス情報保持手段と、前記連続アクセス
開始信号が有効になってから後述する連続アクセス終了
信号が有効になるまで連続アクセス信号を有効にするア
クセスモード保持手段と、通常のアクセス時にはシステ
ムバスから、前記連続アクセス信号が有効の時には前記
アクセス情報保持手段からデータをメモリ装置へ出力す
るデータ出力手段と、内部にカラムアドレスを保持し、
前記連続アクセス開始信号が有効の時に０にクリアし、
以後一定の周期で１づつ加算してアドレス選択手段に出
力するカラムアドレス発生手段と、前記カラムアドレス
が最大値になった時に連続アクセス終了信号を有効にす
る連続アクセス終了検出手段とを備え、システムバスか
ら特定のアドレスをアクセスすることによって、前記ア
クセス情報保持手段が保持しているデータをメモリ装置
の前記アクセス情報保持手段によって指定された領域に
繰り返し書き込むことを特徴とするメモリ制御装置。
【請求項２】アクセス情報保持手段が保持しているデー
タとリード時にメモリ装置が出力するデータを比較し一
致しなかった場合にはエラー信号を有効にするデータ比
較手段と、前記エラー信号が有効であるときに、メモリ
装置が出力するデータとカラムアドレス発生手段が出力
するカラムアドレスを入力して保持するエラー情報保持
手段とを備え、システムバスからリードかライトを示す
アクセスタイプを情報格納手段に保持し、前記アクセス
タイプがライトの時には、システムバスから特定のアド
レスをアクセスすることによって、前記アクセス情報保
持手段が保持しているデータをメモリ装置の前記アクセ
ス情報保持手段によって指定された領域に繰り返し書き
込み、前記アクセスタイプがリードの時には、システム
バスから特定のアドレスをアクセスすることによって、
メモリ装置の前記アクセス情報保持手段によって指定さ
れた領域から繰り返し読み込み、前記アクセス情報保持
手段が保持しているデータと比較し、一致しなかった場
合にはその時のアドレスとデータをエラー情報保持手段
に保持することを特徴とする請求項１記載のメモリ制御
装置。