JPH05333523A - 位相シフトマスクの製造方法 - Google Patents
位相シフトマスクの製造方法Info
- Publication number
- JPH05333523A JPH05333523A JP13669292A JP13669292A JPH05333523A JP H05333523 A JPH05333523 A JP H05333523A JP 13669292 A JP13669292 A JP 13669292A JP 13669292 A JP13669292 A JP 13669292A JP H05333523 A JPH05333523 A JP H05333523A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- resist film
- phase shift
- opaque
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【目的】 自己整合型位相シフトマスクの製造方法に関
し、寸法精度の高い位相シフタを有する位相シフトマス
クを製造する方法を提供することを目的とする。 【構成】 透光性基板1の一部領域に位相シフト膜2と
不透光性膜3とを積層形成した後、不透光性膜3上に選
択的にレジスト膜5を形成し、このレジスト膜5をアッ
シングして不透光性膜3の周辺領域上から除去し、レジ
スト膜5の除去された領域の不透光性膜3をエッチング
除去して、不透光性膜3の形成された領域を除く透光領
域4の周辺に位相シフタ6を形成するように構成する。
し、寸法精度の高い位相シフタを有する位相シフトマス
クを製造する方法を提供することを目的とする。 【構成】 透光性基板1の一部領域に位相シフト膜2と
不透光性膜3とを積層形成した後、不透光性膜3上に選
択的にレジスト膜5を形成し、このレジスト膜5をアッ
シングして不透光性膜3の周辺領域上から除去し、レジ
スト膜5の除去された領域の不透光性膜3をエッチング
除去して、不透光性膜3の形成された領域を除く透光領
域4の周辺に位相シフタ6を形成するように構成する。
Description
【0001】
【産業上の利用分野】本発明は、自己整合型位相シフト
マスクの製造方法に関する。近年、半導体製造において
素子の微細化が急速に進んでおり、ウェーハ上に0.3
〜0.5μmの微小パターンを形成する技術が求められ
ている。
マスクの製造方法に関する。近年、半導体製造において
素子の微細化が急速に進んでおり、ウェーハ上に0.3
〜0.5μmの微小パターンを形成する技術が求められ
ている。
【0002】微小パターンを形成する手段として、位相
シフト法を使用してマスクに形成されているパターンを
ウェーハ上に形成されたレジスト層に転写する時の解像
力を向上させる方法が提案されているが、この方法を実
用化するためには、位相シフトマスクの製造技術を確立
する必要がある。
シフト法を使用してマスクに形成されているパターンを
ウェーハ上に形成されたレジスト層に転写する時の解像
力を向上させる方法が提案されているが、この方法を実
用化するためには、位相シフトマスクの製造技術を確立
する必要がある。
【0003】
【従来の技術】図2・図3に従来の位相シフトマスクの
製造工程を示す。図2(a)に示すように、石英ガラス
等の透光性基板1上にSOG(スピンオングラス)、S
iO2 (二酸化シリコン)等からなる位相シフト膜2を
形成する。次いで、その上にクロム等の不透光性膜3を
形成し、これをパターニングしてマスクの透光領域形成
領域4から除去し、マスクパターンを形成する。
製造工程を示す。図2(a)に示すように、石英ガラス
等の透光性基板1上にSOG(スピンオングラス)、S
iO2 (二酸化シリコン)等からなる位相シフト膜2を
形成する。次いで、その上にクロム等の不透光性膜3を
形成し、これをパターニングしてマスクの透光領域形成
領域4から除去し、マスクパターンを形成する。
【0004】図2(b)に示すように、ドライエッチン
グをなして不透光性膜3に覆われていない透光領域4の
位相シフト膜2を除去する。図2(c)に示すように、
レジスト膜5を形成して背面から露光して現像し、図3
(a)に示すように不透光性膜3上のみにレジスト膜5
を残留する。
グをなして不透光性膜3に覆われていない透光領域4の
位相シフト膜2を除去する。図2(c)に示すように、
レジスト膜5を形成して背面から露光して現像し、図3
(a)に示すように不透光性膜3上のみにレジスト膜5
を残留する。
【0005】ウェットエッチングをなして、図3(b)
に示すように、不透光性膜3をサイドエッチングする。
レジスト膜5を除去し、図3(c)に示すように、不透
光性膜3の除去された領域の位相シフト膜2を位相シフ
タ6とする位相シフトマスクを形成する。
に示すように、不透光性膜3をサイドエッチングする。
レジスト膜5を除去し、図3(c)に示すように、不透
光性膜3の除去された領域の位相シフト膜2を位相シフ
タ6とする位相シフトマスクを形成する。
【0006】
【発明が解決しようとする課題】不透光性膜3の膜質や
表面状態、不透光性膜3とレジスト膜5との密着性等が
不透光性膜3のサイドエッチングの特性に微妙に反映す
るため、サイドエッチングレートの安定化が難しく、さ
らにエッチングの終点検出が非常に困難なことから、位
相シフタを所定の寸法に安定して形成することが難し
い。その結果、位相シフト法の効果が十分に発揮され
ず、ウェーハ上のレジスト層に転写されるパターンの形
状、寸法精度が悪化するといった問題が発生している。
表面状態、不透光性膜3とレジスト膜5との密着性等が
不透光性膜3のサイドエッチングの特性に微妙に反映す
るため、サイドエッチングレートの安定化が難しく、さ
らにエッチングの終点検出が非常に困難なことから、位
相シフタを所定の寸法に安定して形成することが難し
い。その結果、位相シフト法の効果が十分に発揮され
ず、ウェーハ上のレジスト層に転写されるパターンの形
状、寸法精度が悪化するといった問題が発生している。
【0007】本発明の目的は、この欠点を解消すること
にあり、寸法精度の高い位相シフタを有する位相シフト
マスクを製造する方法を提供することにある。
にあり、寸法精度の高い位相シフタを有する位相シフト
マスクを製造する方法を提供することにある。
【0008】
【課題を解決するための手段】上記の目的は、下記いず
れの手段によっても達成される。第1の手段は、透光性
基板(1)の一部領域に位相シフト膜(2)と不透光性
膜(3)とを順次積層形成し、この不透光性膜(3)上
に選択的にレジスト膜(5)を形成し、このレジスト膜
(5)をアッシングして前記の不透光性膜(3)の周辺
領域上から除去し、前記のレジスト膜(5)の除去され
た領域の前記の不透光性膜(3)をエッチング除去し
て、前記の不透光性膜(3)の形成された領域を除く透
光領域(4)の周辺に位相シフタ(6)を形成する位相
シフトマスクの製造方法である。
れの手段によっても達成される。第1の手段は、透光性
基板(1)の一部領域に位相シフト膜(2)と不透光性
膜(3)とを順次積層形成し、この不透光性膜(3)上
に選択的にレジスト膜(5)を形成し、このレジスト膜
(5)をアッシングして前記の不透光性膜(3)の周辺
領域上から除去し、前記のレジスト膜(5)の除去され
た領域の前記の不透光性膜(3)をエッチング除去し
て、前記の不透光性膜(3)の形成された領域を除く透
光領域(4)の周辺に位相シフタ(6)を形成する位相
シフトマスクの製造方法である。
【0009】第2の手段は、透光性基板(1)の一部領
域に凹部(7)を形成し、この凹部(7)を除く領域の
前記の透光性基板(1)上に不透光性膜(3)を形成
し、この不透光性膜(3)上に選択的にレジスト膜
(5)を形成し、このレジスト膜(5)をアッシングし
て前記の不透光性膜(3)の周辺領域上から除去し、前
記のレジスト膜(5)の除去された領域の前記の不透光
性膜(3)をエッチング除去して、前記の不透光性膜
(3)の形成された領域を除く透光領域(4)の周辺に
位相シフタ(6)を形成する位相シフトマスクの製造方
法である。
域に凹部(7)を形成し、この凹部(7)を除く領域の
前記の透光性基板(1)上に不透光性膜(3)を形成
し、この不透光性膜(3)上に選択的にレジスト膜
(5)を形成し、このレジスト膜(5)をアッシングし
て前記の不透光性膜(3)の周辺領域上から除去し、前
記のレジスト膜(5)の除去された領域の前記の不透光
性膜(3)をエッチング除去して、前記の不透光性膜
(3)の形成された領域を除く透光領域(4)の周辺に
位相シフタ(6)を形成する位相シフトマスクの製造方
法である。
【0010】なお、前記のレジスト膜(5)を前記の不
透光性膜(3)の周辺領域からアッシング除去する工程
は、前記のレジスト膜(5)の垂直方向のアッシング量
と水平方向のアッシング量との間に相関々係があるのを
利用して、前記のレジスト膜(5)の厚さをモニタしな
がらアッシングするとよい。
透光性膜(3)の周辺領域からアッシング除去する工程
は、前記のレジスト膜(5)の垂直方向のアッシング量
と水平方向のアッシング量との間に相関々係があるのを
利用して、前記のレジスト膜(5)の厚さをモニタしな
がらアッシングするとよい。
【0011】
【作用】不透光性膜3上に形成したレジスト膜5をアッ
シングして不透光性膜3の周辺領域上より除去してから
露出した不透光性膜3をエッチングして位相シフタ6を
形成するので、レジスト膜5を不透光性膜3の周辺領域
からアッシングにより除去する幅、すなわちレジスト膜
5の後退量を正確に制御できれば位相シフタ6を高い寸
法精度をもって形成することが可能である。
シングして不透光性膜3の周辺領域上より除去してから
露出した不透光性膜3をエッチングして位相シフタ6を
形成するので、レジスト膜5を不透光性膜3の周辺領域
からアッシングにより除去する幅、すなわちレジスト膜
5の後退量を正確に制御できれば位相シフタ6を高い寸
法精度をもって形成することが可能である。
【0012】レジスト膜5のアッシングによる後退量は
以下の方法によって正確に制御することができる。
以下の方法によって正確に制御することができる。
【0013】第1の方法は、レジスト膜5の垂直方向の
アッシング量(縦方向のレジスト減膜量)と水平方向の
アッシング量(後退量)との間に、図5に例示するよう
な相関々係があるのを利用して、レジスト膜5の減膜量
をモニタしながらアッシングすることによってレジスト
膜5の後退量を制御する。
アッシング量(縦方向のレジスト減膜量)と水平方向の
アッシング量(後退量)との間に、図5に例示するよう
な相関々係があるのを利用して、レジスト膜5の減膜量
をモニタしながらアッシングすることによってレジスト
膜5の後退量を制御する。
【0014】第2の方法は、実験により予めアッシング
時間とアッシングによるレジスト膜5の後退量との相関
々係を求めておき、アッシング時間によってレジスト膜
5の後退量を制御する。なお、アッシング時間とレジス
ト膜5の後退量との相関々係は、以下の方法により求め
ることができる。まず、図6のグラフAに例示するよう
にアッシング時間とレジスト減膜量(縦方向)との相関
々係を求め、この相関々係と図5に例示するレジスト減
膜量と後退量との相関々係とから、図6のグラフBに例
示するようにアッシング時間とレジスト後退量との相関
々係を求める。
時間とアッシングによるレジスト膜5の後退量との相関
々係を求めておき、アッシング時間によってレジスト膜
5の後退量を制御する。なお、アッシング時間とレジス
ト膜5の後退量との相関々係は、以下の方法により求め
ることができる。まず、図6のグラフAに例示するよう
にアッシング時間とレジスト減膜量(縦方向)との相関
々係を求め、この相関々係と図5に例示するレジスト減
膜量と後退量との相関々係とから、図6のグラフBに例
示するようにアッシング時間とレジスト後退量との相関
々係を求める。
【0015】第3の方法は、不透光性膜3のエッチング
の前にレジスト膜5の後退量を実測することができるの
で、レジスト膜5の後退量を確認してから不透光性膜3
のエッチングを開始する。
の前にレジスト膜5の後退量を実測することができるの
で、レジスト膜5の後退量を確認してから不透光性膜3
のエッチングを開始する。
【0016】このようにすれば、不透光性膜3の膜質や
レジスト膜5との密着性等、従来技術における不安定要
素の影響を受けることなく寸法精度の高い位相シフトマ
スクを形成することができる。
レジスト膜5との密着性等、従来技術における不安定要
素の影響を受けることなく寸法精度の高い位相シフトマ
スクを形成することができる。
【0017】
【実施例】以下、図面を参照して、本発明の一実施例に
係る位相シフトマスクの製造方法について説明する。
係る位相シフトマスクの製造方法について説明する。
【0018】第1実施例 図2(a)参照 例えば石英ガラスよりなる透光性基板1上にSOGをス
ピンコートするか、SiO2 を蒸着またはスパッタして
位相シフト膜2を形成する。次いで、例えばクロムをス
パッタして不透光性膜3を形成し、これを硝酸第2セリ
ウムアンモニウムを使用してパターニングしてマスクの
透光領域形成領域4から除去してマスクパターンを形成
する。
ピンコートするか、SiO2 を蒸着またはスパッタして
位相シフト膜2を形成する。次いで、例えばクロムをス
パッタして不透光性膜3を形成し、これを硝酸第2セリ
ウムアンモニウムを使用してパターニングしてマスクの
透光領域形成領域4から除去してマスクパターンを形成
する。
【0019】図2(b)参照 四フッ化炭素(CF4 )ガスを使用するドライエッチン
グ法を使用して位相シフト膜2を透光領域4からエッチ
ング除去する。
グ法を使用して位相シフト膜2を透光領域4からエッチ
ング除去する。
【0020】図2(c)参照 レジスト膜5を形成し、背面より照度17mW/cm2
をもって約5秒間露光する。
をもって約5秒間露光する。
【0021】図1(a)参照 2.38%TMAH(テトラメチルアンモニウムヒドロ
キシオキサイド)を使用して約90秒間現像し、マスク
の透光領域4からレジスト膜5を除去する。
キシオキサイド)を使用して約90秒間現像し、マスク
の透光領域4からレジスト膜5を除去する。
【0022】図1(b)・図5参照 酸素プラズマアッシング法を使用し、圧力0.25Torr
の反応室に酸素を100SCCM供給し、800Wの放
電々力を印加してレジスト膜5をアッシングする。アッ
シングは、図5に示すレジスト減膜量と後退量との相関
図を利用し、レジスト膜5の減膜量が0.9μmに達す
るまで実施して、透光領域4の周辺から0.45μm幅
だけレジスト膜5を後退させる。
の反応室に酸素を100SCCM供給し、800Wの放
電々力を印加してレジスト膜5をアッシングする。アッ
シングは、図5に示すレジスト減膜量と後退量との相関
図を利用し、レジスト膜5の減膜量が0.9μmに達す
るまで実施して、透光領域4の周辺から0.45μm幅
だけレジスト膜5を後退させる。
【0023】図1(c)参照 ドライエッチング法を使用し、圧力0.3Torrの反応室
に四塩化炭素(CCl 4 )ガス25SCCMと酸素(O
2 )ガス55SCCMとを供給し、300Wの放電々力
を印加して約300秒間ドライエッチングをなし、レジ
スト膜5に覆われていない領域のクロムよりなる不透光
性膜3を除去して0.5μm幅の位相シフタ6を形成す
る。なお、レジスト膜5の後退量は0.45μmである
が、不透光性膜3はサイドエッチングされるため0.5
μm幅に除去され、0.5μm幅の位相シフタ6が形成
される。
に四塩化炭素(CCl 4 )ガス25SCCMと酸素(O
2 )ガス55SCCMとを供給し、300Wの放電々力
を印加して約300秒間ドライエッチングをなし、レジ
スト膜5に覆われていない領域のクロムよりなる不透光
性膜3を除去して0.5μm幅の位相シフタ6を形成す
る。なお、レジスト膜5の後退量は0.45μmである
が、不透光性膜3はサイドエッチングされるため0.5
μm幅に除去され、0.5μm幅の位相シフタ6が形成
される。
【0024】このときの位相シフタ6の寸法誤差は、マ
スク内、マスク間を含めて±0.03μmの範囲に収ま
った。第2実施例 図1(b)・図6参照 図1(b)に示すレジスト膜5のアッシング工程におけ
るレジスト膜5の後退量を以下の方法によって制御する
ものであり、その他の工程は第1実施例と同一であるの
で省略する。
スク内、マスク間を含めて±0.03μmの範囲に収ま
った。第2実施例 図1(b)・図6参照 図1(b)に示すレジスト膜5のアッシング工程におけ
るレジスト膜5の後退量を以下の方法によって制御する
ものであり、その他の工程は第1実施例と同一であるの
で省略する。
【0025】図6に示すアッシング時間とレジスト膜の
後退量との相関図を利用し、190秒間酸素プラズマア
ッシングを実施して透光領域4の周辺領域から0.45
μm幅だけレジスト膜5を後退させる。
後退量との相関図を利用し、190秒間酸素プラズマア
ッシングを実施して透光領域4の周辺領域から0.45
μm幅だけレジスト膜5を後退させる。
【0026】第3実施例 図4(a)参照 例えば石英ガラスよりなる透光性基板1上に、例えばク
ロムよりなる不透光性膜3を形成する。
ロムよりなる不透光性膜3を形成する。
【0027】図4(b)参照 マスク透光領域形成領域4の不透光性膜3をエッチング
除去し、さらに同じ領域の透光性基板1をエッチングし
て凹部7を形成する。
除去し、さらに同じ領域の透光性基板1をエッチングし
て凹部7を形成する。
【0028】以下、第1実施例または第2実施例と同一
の方法を使用して位相シフトマスクを形成する。
の方法を使用して位相シフトマスクを形成する。
【0029】
【発明の効果】以上説明したとおり、本発明に係る位相
シフトマスクの製造方法においては、不透光性膜上に形
成したレジスト膜をアッシングして不透光性膜の周辺領
域から正確な幅に除去し、次いでレジスト膜の除去され
た領域の不透光性膜を除去して位相シフタを形成するの
で、寸法精度の高い位相シフタを有する位相シフトマス
クを形成することができる。
シフトマスクの製造方法においては、不透光性膜上に形
成したレジスト膜をアッシングして不透光性膜の周辺領
域から正確な幅に除去し、次いでレジスト膜の除去され
た領域の不透光性膜を除去して位相シフタを形成するの
で、寸法精度の高い位相シフタを有する位相シフトマス
クを形成することができる。
【図1】位相シフトマスクの製造工程説明図である(第
1実施例)。
1実施例)。
【図2】位相シフトマスクの製造工程説明図である(第
1実施例)。
1実施例)。
【図3】位相シフトマスクの製造工程説明図である(従
来技術)。
来技術)。
【図4】位相シフトマスクの製造工程説明図である(第
2実施例)。
2実施例)。
【図5】レジスト減膜量(縦方向)とレジストパターン
後退量(片側)との相関図である。
後退量(片側)との相関図である。
【図6】アッシング時間とレジスト減膜量(縦方向)及
びレジスト後退量(片側)との相関図である。
びレジスト後退量(片側)との相関図である。
1 透光性基板 2 位相シフト膜 3 不透光性膜 4 透光領域 5 レジスト膜 6 位相シフタ 7 凹部
Claims (3)
- 【請求項1】 透光性基板(1)の一部領域に位相シフ
ト膜(2)と不透光性膜(3)とを順次積層形成し、 該不透光性膜(3)上に選択的にレジスト膜(5)を形
成し、 該レジスト膜(5)をアッシングして前記不透光性膜
(3)の周辺領域上から除去し、 前記レジスト膜(5)の除去された領域の前記不透光性
膜(3)をエッチング除去して、前記不透光性膜(3)
の形成された領域を除く透光領域(4)の周辺に位相シ
フタ(6)を形成することを特徴とする位相シフトマス
クの製造方法。 - 【請求項2】 透光性基板(1)の一部領域に凹部
(7)を形成し、 該凹部(7)を除く領域の前記透光性基板(1)上に不
透光性膜(3)を形成し、 該不透光性膜(3)上に選択的にレジスト膜(5)を形
成し、 該レジスト膜(5)をアッシングして前記不透光性膜
(3)の周辺領域上から除去し、 前記レジスト膜(5)の除去された領域の前記不透光性
膜(3)をエッチング除去して、前記不透光性膜(3)
の形成された領域を除く透光領域(4)の周辺に位相シ
フタ(6)を形成することを特徴とする位相シフトマス
クの製造方法。 - 【請求項3】 前記レジスト膜(5)を前記不透光性膜
(3)の周辺領域からアッシング除去する工程は、前記
レジスト膜(5)の垂直方向のアッシング量と水平方向
のアッシング量との間に相関々係があるのを利用して、
前記レジスト膜(5)の厚さをモニタしながらアッシン
グすることを特徴とする請求項1または2記載の位相シ
フトマスクの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13669292A JPH05333523A (ja) | 1992-05-28 | 1992-05-28 | 位相シフトマスクの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13669292A JPH05333523A (ja) | 1992-05-28 | 1992-05-28 | 位相シフトマスクの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05333523A true JPH05333523A (ja) | 1993-12-17 |
Family
ID=15181243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13669292A Withdrawn JPH05333523A (ja) | 1992-05-28 | 1992-05-28 | 位相シフトマスクの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05333523A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09179289A (ja) * | 1995-12-27 | 1997-07-11 | Sony Corp | 位相シフト露光マスクの製造方法 |
DE4438616B4 (de) * | 1993-10-29 | 2004-02-05 | Hyundai Display Technology, Inc. | Halbton-Phasenverschiebermaske |
-
1992
- 1992-05-28 JP JP13669292A patent/JPH05333523A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4438616B4 (de) * | 1993-10-29 | 2004-02-05 | Hyundai Display Technology, Inc. | Halbton-Phasenverschiebermaske |
JPH09179289A (ja) * | 1995-12-27 | 1997-07-11 | Sony Corp | 位相シフト露光マスクの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6514672B2 (en) | Dry development process for a bi-layer resist system | |
JPH08123010A (ja) | 位相シフトマスクおよびそれに用いるマスクブランク | |
US6569581B2 (en) | Alternating phase shifting masks | |
US6165651A (en) | Apparatus for tuning an attenuating phase shift mask | |
JPH05333523A (ja) | 位相シフトマスクの製造方法 | |
JP2003121988A (ja) | ハーフトーン型位相シフトマスクの欠陥修正方法 | |
JP3210705B2 (ja) | 位相シフトフォトマスク | |
KR100790564B1 (ko) | 위상반전 마스크 제작방법 | |
US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
JPH10207036A (ja) | 位相差測定用パターンおよび位相シフトマスクの製造方法 | |
JP2660128B2 (ja) | 位相変化マスクの製造方法 | |
JP3449508B2 (ja) | 位相シフトフォトマスクの作製方法 | |
JPH08297358A (ja) | 位相シフトフォトマスクの製造方法 | |
KR950005442B1 (ko) | 위상반전 마스크 형성방법 | |
JPH04291345A (ja) | パターン形成方法 | |
JP3034096B2 (ja) | 位相シフトフォトマスクの修正方法 | |
JPH05206085A (ja) | 微細パターンの形成方法 | |
JPH09146256A (ja) | フォトマスク及び半導体装置の製造方法 | |
JPS5950053B2 (ja) | 写真蝕刻方法 | |
JPH04364726A (ja) | パターン形成方法 | |
KR0185785B1 (ko) | 위상반전 마스크의 제조방법 | |
KR950006980B1 (ko) | 미세 패턴 형성을 위한 삼층 감광막 제조방법 | |
JPH03172844A (ja) | シフターパターン付き半導体マスクの作成方法 | |
JP3286425B2 (ja) | 微細パターンの形成方法 | |
JPH08172044A (ja) | 位相シフトマスク及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |