JPH053318A - Film transistor and its manufacture - Google Patents
Film transistor and its manufactureInfo
- Publication number
- JPH053318A JPH053318A JP3154609A JP15460991A JPH053318A JP H053318 A JPH053318 A JP H053318A JP 3154609 A JP3154609 A JP 3154609A JP 15460991 A JP15460991 A JP 15460991A JP H053318 A JPH053318 A JP H053318A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- source
- channel
- gate
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は液晶ディスプレイ（ＬＣ
Ｄ），エレクトロルミネッセンス（ＥＬ）ディスプレイ
等のアクティブマトリックス回路に好適な薄膜トランジ
スタとその製造方法に関する。The present invention relates to a liquid crystal display (LC
D), a thin film transistor suitable for an active matrix circuit such as an electroluminescence (EL) display, and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】薄膜トランジスタ（ＴＦＴ）として、従
来種々の構成が提案されている。2. Description of the Related Art Conventionally, various structures have been proposed as thin film transistors (TFTs).
【０００３】図７に、トランジスタ上に遮光膜を供え、
基板上に形成した透明電極の上にドレイン電極を重ね、
透明電極上の保護膜は除去した薄膜トランジスタの断面
構造を示す。図７を参照して以下にこのような薄膜トラ
ンジスタとその製造方法を説明する。In FIG. 7, a light-shielding film is provided on the transistor,
Overlay the drain electrode on the transparent electrode formed on the substrate,
The protective film on the transparent electrode shows the cross-sectional structure of the thin film transistor removed. Hereinafter, such a thin film transistor and a method for manufacturing the same will be described with reference to FIG.
【０００４】ガラス基板１上にＭｏ，Ｃｒ，Ｔａ等の金
属によりゲート電極２を形成する。さらに、ゲート電極
２を覆うようにＳｉＮｘ，ＳｉＯｘ，ＴａＯｘ等の材料
でゲト絶縁膜３を堆積する。A gate electrode 2 is formed on a glass substrate 1 with a metal such as Mo, Cr or Ta. Further, a gate insulating film 3 is deposited with a material such as SiNx, SiOx, TaOx so as to cover the gate electrode 2.
【０００５】さらに、その上からａ−（アモルファス）
Ｓｉ、ｐｏｌｙ−（多結晶）Ｓｉ等のｉ型（真性）半導
体膜４とａ−Ｓｉ，ｐｏｌｙ−Ｓｉ等のｎ型半導体膜５
を堆積し、その下のゲート絶縁膜３と共にアイランド状
にパターニングする。Further, from above, a- (amorphous)
An i-type (intrinsic) semiconductor film 4 such as Si or poly- (polycrystalline) Si and an n-type semiconductor film 5 such as a-Si or poly-Si
Are deposited and patterned together with the gate insulating film 3 thereunder into an island shape.
【０００６】次に、ＩＴＯ（インジュウム錫酸化物）な
どの透明電極膜により画素電極６を形成する。この画素
電極６はトランジスタ部分とは離れている。Next, the pixel electrode 6 is formed by a transparent electrode film such as ITO (indium tin oxide). The pixel electrode 6 is separated from the transistor portion.
【０００７】さらに、基板１、半導体アイランド、画素
電極上にＭｏ，Ａｌ等の金属を堆積し、ソース電極７
（ソースラインを含む）とドレイン電極８（画素電極と
の接続部を含む）をパターニングする。ソース電極７
は、基板１上を延在するソースラインと、ソースライン
を半導体層５に接続するソース電極を含む。ドレイン電
極８は、半導体膜５と画素電極６とを接続する。Further, a metal such as Mo or Al is deposited on the substrate 1, the semiconductor island and the pixel electrode, and the source electrode 7 is formed.
The source electrode (including the source line) and the drain electrode 8 (including the connecting portion with the pixel electrode) are patterned. Source electrode 7
Includes a source line extending over the substrate 1 and a source electrode connecting the source line to the semiconductor layer 5. The drain electrode 8 connects the semiconductor film 5 and the pixel electrode 6.
【０００８】薄膜トランジスタのチャンネル部上のｎ型
半導体膜５をソース電極７とドレイン電極８をマスクと
して除去する。そして、薄膜トランジスタのチャンネル
部を保護するパッシベーション膜９を堆積し、画素電極
６上には残らないようにパターニングする。最後に、カ
ラーフィルタ等により遮光膜１０を薄膜トランジスタの
チャンネル部のパッシベーション膜（チャンネル保護
膜）９上に形成する。The n-type semiconductor film 5 on the channel portion of the thin film transistor is removed by using the source electrode 7 and the drain electrode 8 as a mask. Then, a passivation film 9 for protecting the channel portion of the thin film transistor is deposited and patterned so as not to remain on the pixel electrode 6. Finally, a light shielding film 10 is formed on the passivation film (channel protection film) 9 of the channel portion of the thin film transistor by using a color filter or the like.
【０００９】[0009]
【発明が解決しようとする課題】ただし、このような薄
膜トランジスタは以下のような課題を有する。However, such a thin film transistor has the following problems.
【００１０】チャンネル遮光膜を設け、かつ画素電極上
のパッシベーション膜を除去する構造とするためには、
薄膜トランジスタ基板の完成までにはフォトリソグラフ
ィー工程が少なくとも６回必要であり、歩留まり、コス
トなどに問題がある。In order to provide the channel light-shielding film and remove the passivation film on the pixel electrode,
The photolithography process is required at least 6 times to complete the thin film transistor substrate, which causes a problem in yield and cost.
【００１１】遮光膜としてカラーフィルタなどを用いる
と、カラーフィルタ中からイオンなどが画素の液晶中に
流入し、液晶抵抗を下げ、表示品位が低下する問題があ
る。When a color filter or the like is used as the light-shielding film, there is a problem that ions and the like flow from the color filter into the liquid crystal of the pixel, lowering the liquid crystal resistance and lowering the display quality.
【００１２】さらに、ソースラインとゲートラインの交
差部（対向部）は、主にゲート絶縁膜により絶縁されて
いるが、製造工程で発生する静電気などにより絶縁破壊
を起こす場合がある。ゲート絶縁膜に絶縁破壊が生じる
と、このような薄膜トランジスタを使用するアクティブ
マトリックス回路ではライン欠陥を生じる。Further, the intersection (opposing portion) of the source line and the gate line is mainly insulated by the gate insulating film, but dielectric breakdown may occur due to static electricity generated in the manufacturing process. When dielectric breakdown occurs in the gate insulating film, line defects occur in the active matrix circuit using such a thin film transistor.
【００１３】本発明の目的は、従来技術のこのような課
題を解決できる、工程数の少ない、歩留まりの高い薄膜
トランジスタとその製造方法を提供することにある。An object of the present invention is to provide a thin film transistor having a small number of steps and a high yield and a method for manufacturing the same, which can solve the problems of the prior art.
【００１４】本発明のさらに別の目的は、表示品位の高
い信頼性の高い薄膜トランジスタとその製造方法を提供
することにある。Still another object of the present invention is to provide a highly reliable thin film transistor with high display quality and a method for manufacturing the same.
【００１５】本発明のさらに別の目的は、動作速度が早
く安定した動作の薄膜トランジスタとその製造方法を提
供することである。Still another object of the present invention is to provide a thin film transistor having a fast operation speed and stable operation, and a manufacturing method thereof.
【００１６】本発明のまたさらに別の目的は、ソース／
ゲート間の絶縁破壊の少ない薄膜トランジスタとその製
造方法を提供することにある。Yet another object of the present invention is to provide a source / source
It is an object of the present invention to provide a thin film transistor with less dielectric breakdown between gates and a manufacturing method thereof.
【００１７】[0017]
【課題を解決するための手段】画素電極は、ソース電極
とドレイン電極をガラス基板上に形成する際に同時に形
成され、画素電極はドレイン電極と一体に形成される。
さらに、チャンネル遮光膜はソースラインと共通の導電
性材料で形成され、チャンネル部とは離れた位置でゲー
トラインと電気的に接続される。A pixel electrode is formed simultaneously when a source electrode and a drain electrode are formed on a glass substrate, and the pixel electrode is formed integrally with the drain electrode.
Further, the channel light-shielding film is formed of the same conductive material as the source line, and is electrically connected to the gate line at a position apart from the channel portion.
【００１８】[0018]
【作用】ソース電極、画素電極、ドレイン電極を同一工
程で同時に形成するためにフォトリソグラフィー工程が
５回と少なくなる。Since the source electrode, the pixel electrode and the drain electrode are simultaneously formed in the same process, the photolithography process is reduced to 5 times.
【００１９】また、チャンネル遮光膜がソースラインと
同時に導電性材料で形成されると、カラーフィルタのよ
うなイオンによる画素の表示品位の低下が避けられる。Further, when the channel light-shielding film is formed of a conductive material at the same time as the source line, it is possible to avoid deterioration of display quality of the pixel due to ions such as a color filter.
【００２０】さらに、ソースラインとゲートラインとの
間がゲート絶縁膜とチャンネル保護膜（パッシベーショ
ン膜）とによって絶縁されるため、従来のものに比べ絶
縁性が向上する。Further, since the source line and the gate line are insulated from each other by the gate insulating film and the channel protective film (passivation film), the insulating property is improved as compared with the conventional one.
【００２１】さらに、チャンネル遮光膜がゲートライン
と接続されているためダブルゲート型構造となり、動作
速度が速くなりかつ動作が安定する。Furthermore, since the channel light-shielding film is connected to the gate line, it has a double-gate type structure, which increases the operation speed and stabilizes the operation.
【００２２】同時にチャンネル遮光膜はチャンネル部か
離れた位置でゲートラインと接続されるため保護膜のエ
ッチングの際にチャンネル部に損傷を与えることがな
い。At the same time, since the channel light-shielding film is connected to the gate line at a position apart from the channel portion, the channel portion is not damaged when the protective film is etched.
【００２３】[0023]
【実施例】図１〜図６を参照して本発明による薄膜トラ
ンジスタの製造方法の実施例を説明する。EXAMPLE An example of a method of manufacturing a thin film transistor according to the present invention will be described with reference to FIGS.
【００２４】図１は実施例の薄膜トランジスタの初期の
製造工程における断面図であり、図２の平面図のＩＡ−
ＩＡにおける断面である。FIG. 1 is a cross-sectional view in the initial manufacturing process of the thin film transistor of the embodiment, which is IA- in the plan view of FIG.
It is a cross section in IA.
【００２５】なお、図７と同じ参照番号は同等の部分を
示す。以下、図３と図４は実施例の薄膜トランジスタの
中間の製造工程における断面図と平面図、図５と図６は
後半の製造工程における断面図と平面図である。The same reference numerals as in FIG. 7 indicate the same parts. 3 and 4 are cross-sectional views and plan views in the intermediate manufacturing process of the thin film transistor of the embodiment, and FIGS. 5 and 6 are cross-sectional views and plan views in the latter manufacturing process.
【００２６】まず、図１と図２の初期工程から説明す
る。ガラス基板１上に蒸着あるいはスパッタ法等によ
り、Ｍｏ，Ｃｒ，Ｔａ等の金属材料を厚さ１００〜４０
０ｎｍ堆積してゲート電極２をパターニングする。First, the initial steps of FIGS. 1 and 2 will be described. A metal material such as Mo, Cr and Ta having a thickness of 100 to 40 is deposited on the glass substrate 1 by vapor deposition or sputtering.
The gate electrode 2 is patterned by depositing 0 nm.
【００２７】その上に、プラズマＣＶＤ法等によりＳｉ
Ｎｘ，ＳｉＯｘ，ＴａＯｘなどのゲート絶縁膜３を厚さ
３００〜６００ｎｍ、さらに、その上にａ−Ｓｉ，ｐｏ
ｌｙ−Ｓｉ等のｉ型半導体膜４を２０〜２００ｎｍ、そ
して、さらにｎ型ａ−Ｓｉまたはｐｏｌｙ−Ｓｉの半導
体膜５を厚さ２０〜５０ｎｍ順次堆積して、ゲート絶縁
膜３と半導体膜４，５をアイランド状にパターニングす
る。Further, Si is formed by plasma CVD method or the like.
A gate insulating film 3 made of Nx, SiOx, TaOx or the like is formed to a thickness of 300 to 600 nm, and a-Si, po is further formed thereon.
An i-type semiconductor film 4 such as ly-Si is deposited in a thickness of 20 to 200 nm, and an n-type a-Si or poly-Si semiconductor film 5 is further deposited in a thickness of 20 to 50 nm in this order to form a gate insulating film 3 and a semiconductor film 4. , 5 are patterned in an island shape.
【００２８】続いて、蒸着やスパッタ法等によりＩＴＯ
等の透明電極膜を厚さ５０〜３００ｎｍ堆積して、図２
に示すように、画素電極６、画素電極６と一体に連続す
るドレイン電極１８、ソース電極１７をパターニングす
る。Then, ITO is formed by vapor deposition or sputtering.
2 and a transparent electrode film such as
As shown in, the pixel electrode 6, the drain electrode 18 and the source electrode 17 which are continuous with the pixel electrode 6 are patterned.
【００２９】製造条件を選ぶこと等により、ＩＴＯでソ
ース／ドレイン電極を作っても、Ｍｏ等の金属でソース
／ドレイン電極を作ったときと比べ、大差のないＴＦＴ
特性を得ることができる。Even if the source / drain electrodes are made of ITO by selecting the manufacturing conditions, there is no great difference as compared with the case where the source / drain electrodes are made of a metal such as Mo.
The characteristics can be obtained.
【００３０】なお、この透明電極のパターンは、ソース
ライン及びゲートラインの低抵抗化のために、ソースラ
インとゲートラインとの交差部（対向部）を除く、ソー
ス／ゲートライン部上に、図２の破線で示すようにパタ
ーン上に残るようにしてもよい。The transparent electrode pattern is formed on the source / gate line portion except the intersection portion (opposing portion) of the source line and the gate line in order to reduce the resistance of the source line and the gate line. It may be left on the pattern as indicated by the dashed line 2.
【００３１】次に、薄膜トランジスタのチャンネル部２
０上のｎ型半導体膜５をドライエッチング等により除去
する。Next, the channel portion 2 of the thin film transistor
The n-type semiconductor film 5 on 0 is removed by dry etching or the like.
【００３２】次に、図３と図４の中間工程を説明する。
プラズマＣＶＤ法等により、ＳｉＮｘ等の絶縁膜を厚さ
２００〜１０００ｎｍ堆積して図４に示すようなパター
ンでパッシベーション膜（チャンネル保護膜）９をパタ
ーニングする。Next, the intermediate process of FIGS. 3 and 4 will be described.
An insulating film such as SiNx is deposited to a thickness of 200 to 1000 nm by the plasma CVD method or the like, and the passivation film (channel protective film) 9 is patterned in a pattern as shown in FIG.
【００３３】ここで、パッシベーション膜９のパターン
は薄膜トランジスタのチャンネル部２０上とソース／ゲ
ートライン交差部とを覆うようにされる。また、断差が
大きくならないように図３に示すように、ゲート絶縁膜
３や半導体膜４，５の断差部（肩部）２１にはパッシベ
ーション膜９は残さないようにされる。Here, the pattern of the passivation film 9 covers the channel portion 20 of the thin film transistor and the source / gate line intersection. Further, as shown in FIG. 3, the passivation film 9 is not left at the gap (shoulder) 21 of the gate insulating film 3 and the semiconductor films 4 and 5 so that the gap does not become large.
【００３４】次に、図５，図６を参照して実施例の後半
の工程を説明する。蒸着やスパッタ法などにより、Ｍ
ｏ，Ａｌなどの金属材を厚さ３００〜１０００ｎｍ堆積
し、ドレインライン１１，ソースライン１２および遮光
膜１３をパターニングする。Next, the latter half steps of the embodiment will be described with reference to FIGS. M by vapor deposition or sputtering method
A metal material such as o and Al is deposited to a thickness of 300 to 1000 nm, and the drain line 11, the source line 12 and the light shielding film 13 are patterned.
【００３５】ここでドレインライン１１とソースライン
１２とは図５の断面図に示すように、ゲート絶縁膜３や
半導体膜４，５の断差部２１を被い、しかも画素電極６
とソース電極１７にそれぞれ電気的に接続される。As shown in the sectional view of FIG. 5, the drain line 11 and the source line 12 cover the gaps 21 of the gate insulating film 3 and the semiconductor films 4 and 5, and the pixel electrode 6 is used.
And source electrode 17 are electrically connected.
【００３６】さらに、遮光膜１３は図６に示すようにパ
ッシベーション膜９を介して薄膜トランジスタのチャン
ネル部２０をカバーし、さらにゲートライン２の上を覆
ってゲートライン２とコンタクト部３０で電気的に接続
される。遮光膜１３とゲート電極２とはゲートライン２
のコンタクト部３０を介して接続されているため、遮光
膜１３はパッシベーション膜９をゲート絶縁膜として利
用してトップゲート型の薄膜トランジスタのゲート電極
としても働く。Further, as shown in FIG. 6, the light shielding film 13 covers the channel portion 20 of the thin film transistor through the passivation film 9, and further covers the gate line 2 to electrically connect the gate line 2 and the contact portion 30. Connected. The light-shielding film 13 and the gate electrode 2 are the gate line 2
The light-shielding film 13 also functions as a gate electrode of a top-gate thin film transistor by using the passivation film 9 as a gate insulating film because it is connected via the contact portion 30 of FIG.
【００３７】従って、その場合には薄膜トランジスタの
ＯＮ電流が高くなり、実質的な電子移動度が向上し、動
作レスポンスが向上する。Therefore, in that case, the ON current of the thin film transistor is increased, the electron mobility is substantially improved, and the operation response is improved.
【００３８】また、遮光膜１３の電圧はゲート電圧によ
って安定に制御されているので、電気的に浮遊状態の遮
光膜の場合に生じるバックゲート効果等の特性上の劣化
がない。この遮光膜１３の電位の安定化が工程数の増加
をもたらすことなく実現できる。Further, since the voltage of the light-shielding film 13 is stably controlled by the gate voltage, there is no characteristic deterioration such as a back gate effect which occurs in the case of the light-shielding film in an electrically floating state. This stabilization of the potential of the light shielding film 13 can be realized without increasing the number of steps.
【００３９】また、この遮光膜１３とゲートライン２と
のコンタクト部３０はチャンネル部２０から離れた位置
にあるため、パッシベーション膜９のパターニングの際
にエッチングによりチャンネル部２０まで損傷すること
はない。Since the contact portion 30 between the light shielding film 13 and the gate line 2 is located away from the channel portion 20, the channel portion 20 is not damaged by etching when the passivation film 9 is patterned.
【００４０】従って、コンタクト部３０を設けるために
わざわざゲート電極の一部を延ばしたりする必要はない
ので画素６の開口率を低下させることがない。Therefore, it is not necessary to purposely extend a part of the gate electrode in order to provide the contact portion 30, so that the aperture ratio of the pixel 6 is not lowered.
【００４１】ソース電極１７、ドレイン電極１８は透明
導電膜で形成されているため、その抵抗率を充分低くす
ることは難しい。金属のドレインライン１１、ソースラ
イン１２を上から重ねることにより、ドレイン電極１８
とソース電極１７の実質的な抵抗値を低減およびソース
電極１７の断線を救済することができる。この工程は遮
光膜１３の形成と同時に行えるので工程数を増加する必
要がない。Since the source electrode 17 and the drain electrode 18 are formed of a transparent conductive film, it is difficult to make their resistivity sufficiently low. By overlapping the metal drain line 11 and the source line 12 from above, the drain electrode 18
It is possible to reduce the substantial resistance value of the source electrode 17 and relieve the disconnection of the source electrode 17. Since this step can be performed simultaneously with the formation of the light-shielding film 13, it is not necessary to increase the number of steps.
【００４２】また、ゲート電極２上に低抵抗のＡｌ等の
金属からなる遮光膜１３を重ねることができる。特に、
本願では、コンタクト部３０の面積を広くとれるので、
ゲート電極２の実質的な抵抗値の低減およびゲート電極
２作成後に生じたゲート電極の断線の救済ができる。こ
の工程も遮光膜１３の形成と同時に行えるので、工程数
を増加する必要がない。Further, the light shielding film 13 made of a metal such as Al having a low resistance can be stacked on the gate electrode 2. In particular,
In the present application, since the area of the contact portion 30 can be wide,
It is possible to substantially reduce the resistance value of the gate electrode 2 and remedy the disconnection of the gate electrode that occurs after the gate electrode 2 is formed. Since this step can be performed at the same time as the formation of the light shielding film 13, it is not necessary to increase the number of steps.
【００４３】なお、本実施例では、図４に示すようにパ
ッシベーション膜９を薄膜トランジスタのチャンネル部
２０上の部分とソース／ゲートライン交差部の部分とが
連続した形状で形成したが、チャンネル部２０上とソー
ス／ゲートライン交差部上とがそれぞれ分離した形状と
してもかまわない。In this embodiment, as shown in FIG. 4, the passivation film 9 is formed so that the portion on the channel portion 20 of the thin film transistor and the portion of the source / gate line intersection portion are continuous. The top and the source / gate line intersection may be separated from each other.
【００４４】以上、実施例にそって発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
は自明であろう。The invention has been described above with reference to the embodiments.
The present invention is not limited to these. For example, it will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
【００４５】[0045]
【効果】チャンネル遮光膜を設け、画素電極上のパッシ
ベーション膜を除去する構造で、薄膜トランジスタ基板
完成までにフォトリソグラフィ工程は５回で済む。従っ
て、従来のものに比べて、歩留まりが向上し、コストが
低減できる。[Effect] With the structure in which the channel light-shielding film is provided and the passivation film on the pixel electrode is removed, the photolithography process is completed five times until the thin film transistor substrate is completed. Therefore, the yield can be improved and the cost can be reduced as compared with the conventional one.
【００４６】チャンネル遮光膜は導電材により形成され
るため、カラーフィルタなどを用いる従来の場合のよう
にイオンによる表示品位の低下が防止できる。Since the channel light-shielding film is formed of a conductive material, it is possible to prevent the deterioration of display quality due to ions as in the conventional case using a color filter or the like.
【００４７】さらに、チャンネル遮光膜がゲートライン
と接続されているため動作速度が早くなりかつ動作が安
定すると共に、ゲートラインの低抵抗化、救済が救済が
図られるので、信号遅延や断線のために困難であった大
画面化を安定に実施できる。Further, since the channel light-shielding film is connected to the gate line, the operation speed is increased and the operation is stabilized, and the resistance of the gate line is reduced and relief is relieved, so that signal delay or disconnection occurs. It is possible to stably implement a large screen, which was difficult to achieve.
【００４８】また、この遮光膜とゲートラインとのコン
タクト部はチャンネル部から離れた位置にあるため、パ
ッシベーション膜のパターニングの際にエッチングによ
りチャンネル部まで損傷することはない。Since the contact portion between the light-shielding film and the gate line is located away from the channel portion, the channel portion is not damaged by etching when patterning the passivation film.
【００４９】コンタクト部をもうけるためにわざわざゲ
ート電極の一部を延ばしたりする必要はないので画素の
開口率を低下させることがない。Since it is not necessary to purposely extend a part of the gate electrode in order to provide the contact portion, the aperture ratio of the pixel is not lowered.
【００５０】さらに、ソースラインとゲートラインとは
ゲート絶縁膜とパッシベーション膜とにより絶縁されて
いるため、従来のものに比べ、ソース／ゲート間の絶縁
性が向上する。Further, since the source line and the gate line are insulated from each other by the gate insulating film and the passivation film, the insulating property between the source and the gate is improved as compared with the conventional one.
【００５１】また、ソースラインの形成は薄膜トランジ
スタ基板製造の最後に工程に行われるため、薄膜トラン
ジスタの製造工程中に発生する静電気に曝される機会が
減少し、従って、ソース／ゲート間の絶縁破壊の確率は
減少し、ソース／ゲート短絡は減少して信頼性が向上す
る。In addition, since the source line is formed in the final step of manufacturing the thin film transistor substrate, the chance of exposure to static electricity generated during the manufacturing process of the thin film transistor is reduced, and therefore, the dielectric breakdown between the source and the gate is reduced. Probability is reduced, source / gate shorts are reduced and reliability is improved.
【図１】本発明の実施例による薄膜トランジスタの製造
方法の初期工程を説明するための断面図である。FIG. 1 is a sectional view illustrating an initial step of a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
【図２】本発明の実施例による薄膜トランジスタの製造
方法の初期工程を説明するための平面図である。FIG. 2 is a plan view illustrating an initial step of a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
【図３】本発明の実施例による薄膜トランジスタの製造
方法の中間工程を説明するための断面図である。FIG. 3 is a cross-sectional view illustrating an intermediate step of a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
【図４】本発明の実施例による薄膜トランジスタの製造
方法の中間工程を説明するための平面図である。FIG. 4 is a plan view illustrating an intermediate step of a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
【図５】本発明の実施例による薄膜トランジスタの製造
方法の後半工程を説明するための断面図である。FIG. 5 is a cross-sectional view for explaining a latter half process of the method for manufacturing the thin film transistor according to the embodiment of the present invention.
【図６】本発明の実施例による薄膜トランジスタの製造
方法の後半工程を説明するための平面図である。FIG. 6 is a plan view for explaining a latter half process of the method of manufacturing the thin film transistor according to the embodiment of the present invention.
【図７】従来技術による薄膜トランジスタの製造方法を
説明するための断面図である。FIG. 7 is a cross-sectional view illustrating a method of manufacturing a thin film transistor according to a conventional technique.
１・・・・・・透明基板
２・・・・・・ゲート電極
３・・・・・・ゲート絶縁膜
４，５・・・・半導体層
６・・・・・・画素電極
７，１７・・・ソース電極
８，１８・・・ドレイン電極
９・・・・・・パッシベーション膜（チャンネル保護
膜）
１０，１３・・遮光膜
１１・・・・・ドレインライン
１２・・・・・ソースライン
２０・・・・・チャンネル部
２１・・・・・段差部
３０・・・・・コンタクト部1-Transparent substrate 2-Gate electrode 3-Gate insulating films 4, 5-Semiconductor layer 6-Pixel electrodes 7, 17- ..Source electrodes 8 and 18 ... drain electrodes 9 ... passivation film (channel protective film) 10 and 13 ... light-shielding film 11 ... drain line 12 ... source line 20・ ・ ・ ・ ・ Channel 21 ・ ・ ・ ・ ・ Step 30 ・ ・ ・ ・ ・ Contact
Claims (2)
を含む層と、ゲート絶縁膜と、半導体層と、ソース／ド
レイン電極と、チャンネル保護膜と、チャンネル遮光層
とを積層して薄膜トランジスタを製造する方法におい
て、前記半導体層上と前記基板上とに前記ソース／ドレ
イン電極を形成する際に、ドレイン電極と一体の画素電
極を同時に形成する工程を含み、前記チャンネル保護膜
を形成する際に、前記半導体層のチャンネル部上と、前
記ゲートラインと前記ソースラインとの交差部上とを前
記チャンネル保護膜で覆う工程を含み、前記チャンネル
遮光層を形成する際に、前記チャンネル遮光層を導電性
材料で形成し、前記遮光層が前記ゲートラインの前記チ
ャンネル部とは離れた部分で接続するように形成し、同
時にソースラインが同一工程で形成される工程を含む薄
膜トランジスタを製造する方法。1. A thin film transistor is manufactured by stacking a layer including a gate electrode and a gate line, a gate insulating film, a semiconductor layer, a source / drain electrode, a channel protective film, and a channel light shielding layer on a transparent substrate. In the method described above, when forming the source / drain electrodes on the semiconductor layer and the substrate, a step of simultaneously forming a pixel electrode integrated with the drain electrode is included, and when forming the channel protective film, A step of covering the channel portion of the semiconductor layer and the intersection of the gate line and the source line with the channel protective film, the channel light shielding layer being made conductive when forming the channel light shielding layer; It is formed of a material, and the light shielding layer is formed so as to be connected to a portion of the gate line apart from the channel portion. A method of manufacturing a thin film transistor including the step of forming in one step.
を含む層と、ゲート絶縁膜と、半導体層と、ソース／ド
レイン電極と、チャンネル保護膜と、チャンネル遮光層
とを積層した薄膜トランジスタにおいて、前記半導体層
上と前記基板上とに形成された前記ソース／ドレイン電
極は前記基板上に形成された画素電極と共通の材料で形
成されており、前記チャンネル保護膜は、前記半導体層
のチャンネル部上と、前記ゲートラインと前記ソースラ
インとの交差部上とを覆っており、前記チャンネル遮光
層はソース電極に接続されたソースラインと共通な導電
性材料で形成され、前記遮光層が前記ゲートラインの前
記チャンネル部とは離れた部分で接続された薄膜トラン
ジスタ。2. A thin film transistor in which a layer including a gate electrode and a gate line, a gate insulating film, a semiconductor layer, a source / drain electrode, a channel protective film, and a channel light shielding layer are laminated on a transparent substrate, The source / drain electrodes formed on the semiconductor layer and the substrate are formed of the same material as the pixel electrodes formed on the substrate, and the channel protective film is formed on the channel portion of the semiconductor layer. And covering the intersection of the gate line and the source line, the channel light-shielding layer is formed of a conductive material common to the source line connected to the source electrode, and the light-shielding layer is the gate line. Of the thin film transistor connected at a portion apart from the channel portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154609A JPH053318A (en) | 1991-06-26 | 1991-06-26 | Film transistor and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154609A JPH053318A (en) | 1991-06-26 | 1991-06-26 | Film transistor and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053318A true JPH053318A (en) | 1993-01-08 |
Family
ID=15587926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3154609A Withdrawn JPH053318A (en) | 1991-06-26 | 1991-06-26 | Film transistor and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053318A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094064A (en) * | 2000-09-11 | 2002-03-29 | Matsushita Electric Ind Co Ltd | Thin-film transistor, method for manufacturing the same, liquid crystal display device and electroluminescence display device |
| KR100423564B1 (en) * | 1994-07-27 | 2004-10-20 | 가부시끼가이샤 히다치 세이사꾸쇼 | LCD and its manufacturing method |
| JP2007072447A (en) * | 2005-08-12 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device and method for manufacturing the same |
| JP2015046629A (en) * | 2000-04-27 | 2015-03-12 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
1991
- 1991-06-26 JP JP3154609A patent/JPH053318A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100423564B1 (en) * | 1994-07-27 | 2004-10-20 | 가부시끼가이샤 히다치 세이사꾸쇼 | LCD and its manufacturing method |
| JP2015046629A (en) * | 2000-04-27 | 2015-03-12 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9419026B2 (en) | 2000-04-27 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2017049592A (en) * | 2000-04-27 | 2017-03-09 | 株式会社半導体エネルギー研究所 | Display |
| JP2017161911A (en) * | 2000-04-27 | 2017-09-14 | 株式会社半導体エネルギー研究所 | Display device |
| US9780124B2 (en) | 2000-04-27 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel comprising first transistor second transistor and light-emitting element |
| JP2002094064A (en) * | 2000-09-11 | 2002-03-29 | Matsushita Electric Ind Co Ltd | Thin-film transistor, method for manufacturing the same, liquid crystal display device and electroluminescence display device |
| JP2007072447A (en) * | 2005-08-12 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | Liquid crystal display device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7189998B2 (en) | Thin film transistor array panel for a liquid crystal display | |
| US8796680B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
| TWI393970B (en) | Thin film transistor array panel and manufacturing method thereof | |
| US9368523B2 (en) | Semiconductor device, method for manufacturing semiconductor device, and display device | |
| KR100218293B1 (en) | Thin-film transistor liquid crystal display elements and its manufacturing method | |
| US20030116764A1 (en) | Thin film transistor substrate and liquid crystal display | |
| KR101376973B1 (en) | Method of manufacturing thin film transistor substrate | |
| JP2780673B2 (en) | Active matrix type liquid crystal display device and manufacturing method thereof | |
| EP0721215B1 (en) | Forming array with metal scan lines to control semiconductor gatelines | |
| JPH0954342A (en) | Active matrix type liquid crystal display panel and its production | |
| KR101006439B1 (en) | Method for manufacturing of Thin film transistor array panel | |
| JP2002190598A (en) | Thin-film transistor array substrate and method of manufacturing the same | |
| KR101246790B1 (en) | Array substrate and method of fabricating the same | |
| JP2000221542A (en) | Thin-film transistor substrate | |
| US6317174B1 (en) | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof | |
| JPH053318A (en) | Film transistor and its manufacture | |
| JP2634505B2 (en) | Thin film transistor and method of manufacturing the same | |
| TWI445176B (en) | Thin film transistor array panel and method of manufacturing the same | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JPH0618921A (en) | Matrix type display device | |
| JPH04111322A (en) | Manufacture of thin film transistor | |
| JPH04111323A (en) | Manufacture of thin film transistor | |
| KR20060028072A (en) | Thin film transistor array panel and method for manufacturing the same | |
| JPH0555573A (en) | Thin film transistor and manufacture thereof | |
| JP3265862B2 (en) | Liquid crystal display device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |