JPH05326818A - 電子部品の実装方法 - Google Patents

電子部品の実装方法

Info

Publication number
JPH05326818A
JPH05326818A JP13104292A JP13104292A JPH05326818A JP H05326818 A JPH05326818 A JP H05326818A JP 13104292 A JP13104292 A JP 13104292A JP 13104292 A JP13104292 A JP 13104292A JP H05326818 A JPH05326818 A JP H05326818A
Authority
JP
Japan
Prior art keywords
lead frame
lead
resin
electronic component
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13104292A
Other languages
English (en)
Inventor
Shuichi Sugimoto
周一 杉元
Sumio Horiike
純夫 堀池
Koichi Furusawa
光一 古澤
Shinji Nakamura
真司 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP13104292A priority Critical patent/JPH05326818A/ja
Publication of JPH05326818A publication Critical patent/JPH05326818A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 簡単な構成により電子部品を取り付けるため
の電極パターンの脱落が防止でき、しかもリードフレー
ムからの切り離しおよびリードの曲げ加工に際してリー
ドの変形、脱落が生じないようにした電子部品の実装方
法を提供する。 【構成】 半導体チップを樹脂成形するために用いる樹
脂をリードフレーム(10)の電子部品を実装するリー
ド部分(13a,13b)に流し込み、この流し込んだ
樹脂により電子部品を実装するリード部分(13a,1
3b)を接続保持した後、リードフレームからの切り離
しおよびリードの曲げ加工を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、電子部品の実装方法
に関し、特にリードフレーム上に半導体チップを実装
し、該半導体チップを樹脂成形した後、電子部品を実装
する電子部品の実装方法に関する。
【0002】
【従来の技術】従来、半導体チップとともに電子部品を
実装する電子部品の実装方法としては、プリント基板ま
たはセラミック基板に半導体チップおよび電子部品を直
接実装する方法、リードフレームを用いて半導体チップ
および電子部品を実装する方法等が知られている。
【0003】ここで、最近、実装する電子回路の規模に
よっては、製造の容易性および安価に製造できることか
らリードフレームを用いて半導体チップおよび電子部品
を実装する方法が注目されている。
【0004】従来、リードフレームを用いて半導体チッ
プおよび電子部品を実装する方法は、図13に示すよう
に、半導体チップをマウントするマウントパターン1
1、この半導体チップと接続される複数の電極パターン
12、抵抗、コンデンサ、トランジスタ、ダイオード等
の電子部品を実装するための電極パターン13a,13
b、マウントされた半導体チップを樹脂成形する際に樹
脂の流れ止めの役目をするタイバー14a,14b等が
形成されたリードフレーム10を加工し、このリードフ
レーム10のマウントパターン11上に半導体チップ2
0をマウント、すなわちダイボンドし、このダイボンド
した半導体チップ20と周辺の複数の電極パターン12
とを複数のワイヤ21で接続する、いわゆるワイヤボン
ドを行い、その後半導体チップ20を含む部分をトラン
スファモールドする。図14は、このトランスファモー
ルドされた後の状態を示すもので、30はトランスファ
モールドにより成形された成形樹脂による成形部分を示
し、30aは成形樹脂が流れ込む隙間を示す。
【0005】この状態で、リードフレーム10から各デ
バイスを個別に切り離す。図15はこの切り離した状態
を示す。
【0006】ところで、このような方法によると、図1
5に示すようにリードフレーム10からデバイスを切り
離した時点で、電極パターン13aが脱落してしまうの
で、電極パターン13a,13bを用いた抵抗、コンデ
ンサ、トランジスタ、ダイオード等の電子部品の実装が
困難になる。
【0007】そこで、特願昭62−237797号公報
にみられるように、電極パターン13aと13bの間に
実装すべき電子部品を半田付け等により取り付けた後リ
ードフレーム10から個別に切り離すように構成して、
電極パターン13aが脱落するのを防止するようにした
方法が提案されている。すなわち、図16に示すよう
に、電極パターン13aと13bの間に実装すべき電子
部品40を半田または導電性接着剤40a,40bによ
り取り付け、その後に図17に示すようにリードフレー
ム10から個別に切り離し、リード15を曲げる加工を
行い、図18に示すようにプリント基板50に取り付け
る。
【0008】
【発明が解決しようとする課題】しかしながら、このよ
うな構成の場合、電子部品の取り付け強度が弱いため
に、リードフレーム10から切り離す際にリード15が
変形したり、リード15を曲げる加工を行う際にリード
15が取れてしまう等の問題がある。
【0009】そこで、この発明は、簡単な構成により電
子部品を取り付けるための電極パターンの脱落が防止で
き、しかもリードフレームからの切り離しおよびリード
の曲げ加工に際してリードの変形、脱落が生じないよう
にした電子部品の実装方法を提供することを目的とす
る。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、この発明は、リードフレーム上に半導体チップを実
装し、該半導体チップを樹脂成形した後、電子部品を実
装する電子部品の実装方法において、前記リードフレー
ムの前記電子部品を実装するリード部分に前記樹脂成形
に用いる樹脂を流し込むことにより、前記電子部品を実
装するリード部分を接続保持したことを特徴とする。
【0011】
【作用】この発明においては、半導体チップを樹脂成形
するに際して、該樹脂成形に用いる樹脂をリードフレー
ムの電子部品を実装するリード部分に流し込み、この流
し込んだ樹脂により電子部品を実装するリード部分を接
続保持する。これによりリードフレームからの切り離し
に際して電子部品を取り付けるための電極パターンの脱
落が防止でき、しかも電子部品を実装するリード部分が
樹脂により強化されるのでリードフレームからの切り離
しおよびリードの曲げ加工に際してリードの変形、脱落
も生じない。
【0012】
【実施例】以下、図面を参照してこの発明の電子部品の
実装方法の一実施例を詳細に説明する。
【0013】図1は、この発明の電子部品の実装方法の
一実施例を示したもので、この実施例で採用するリード
フレーム10は、図13に示した従来例のリードフレー
ム10と比較して、タイバー14aの一部が切欠部16
において切り取られ、電極パターン13aに半導体チッ
プを樹脂成形する際に樹脂の流れ止めの役目をするタイ
バー17a,17bが形成されている。他の構成は図1
3に示したものと同様である。なお、以下の図面におい
ては、説明の便宜上、図13から図18に示した従来例
と同様の作用を有する部分には図13から図18に使用
した符号と同一の符号を用いる。
【0014】図1に示すこの実施例の構成においては、
タイバー14aの一部が切欠部16において切り取られ
ているため、半導体チップ20を含む部分のトランスフ
ァモールドに際して、成形樹脂がこの切欠部16を介し
て流れ込み、抵抗、コンデンサ、トランジスタ、ダイオ
ード等の電子部品を実装するための電極パターン13a
と13bとの間を埋め、成形樹脂により電極パターン1
3aと13bとの間を接続する。
【0015】図2は、トランスファモールドされた後の
状態を示すもので、30bはこの切欠部16を介して流
れ込んだ成形樹脂によって埋められた部分を示す。この
状態で、リードフレーム10からの個別切り離しを行う
と、図3に示すように、電極パターン13aと13bと
の間は成形樹脂30bにより接続されているので、電極
パターン13aが脱落してしまうことはない。また、電
極パターン13aと13bとの間は成形樹脂30bによ
り強固に接続されているので、リードフレーム10から
の切り離しに際してリードが変形することもない。
【0016】図3に示した状態において、リードの曲げ
加工を行い、これを図4に示すように、プリント基板5
0に取り付け、その後、電極パターン13aと13bと
の間に電子部品40を半田または導電性接着剤40a,
40bにより取り付ける。
【0017】ここで電極パターン13aと13bとの間
は成形樹脂30bにより強固に接続されているので、リ
ード15の曲げ加工に際してリード15が脱落すること
はない。
【0018】図15は、上述したこの実施例の電子部品
の実装方法に係わるデバイスの組立工程をフローチャー
トで示したものである。
【0019】まず、図1に示したようなリードフレーム
10を加工する(ステップ101)。このリードフレー
ム10の加工は精密プレスを用いる等の周知の方法によ
り行うことができる。
【0020】次に、このリードフレーム10のマウント
パターン11上に半導体チップ20をマウント、すなわ
ちダイボンドする(ステップ102)。このダイボンド
は、リードフレーム10のマウントパターン11に、例
えばAgペーストを塗布し、このマウントパターン11
に半導体チップ20を押し付けることにより行う。
【0021】続いて、半導体チップ20と周辺の複数の
電極パターン12とを複数のワイヤ21で接続するワイ
ヤボンドを行う(ステップ103)。このワイヤボンド
は、各電極パターン12毎に行われ、例えば金線を用い
た熱圧着により行われる。
【0022】ワイヤボンドが終了すると、半導体チップ
20を含む部分のトランスファモールドが行われる(ス
テップ104)。このトランスファモールドは加熱され
た金型にリードフレームに組み立てられた集積回路デバ
イスをセットした後、タブレット化した粉末樹脂を高周
波プリヒートし、これを金型に投入してプランジャによ
って充填成形することにより行われる。このトランスフ
ァモールドの過程において、成形樹脂はリードフレーム
10の切欠部16を介して電極パターン13aと13b
との間に流れ込み、電極パターン13aと13bとの間
を接続する。
【0023】トランスファモールドが終了すると、リー
ド半田メッキ処理を行い(ステップ105)、次に電子
部品を実装するための電極パターン13a、13bに半
田ペースト印刷または塗布を行い(ステップ107)、
リードのカット、電子部品の搭載を行い(ステップ10
8)、リフロー処理(ステップ109)を行った後、洗
浄(ステップ109)する。その後このデバイスの電気
特性の測定を行ってデバイスの組立工程を終了する。
【0024】ところで、上記実施例においては、図6
(A),(B)に、平面図およびその側面図で、電極パ
ターン13aおよび13bの部分を抽出して示すよう
に、電極パターン13aと13bはリードフレーム10
の切欠部16を介して流し込んだ成形樹脂30bにより
接続されるが、この成形樹脂30bに加えて電極パター
ン13aと13bとの間を成形樹脂で覆い、電極パター
ン13aと13bとの接続強度を更に高めるように構成
してもよい。
【0025】図7は、このように構成したこの発明の他
の実施例を示したもので、この実施例においては、電極
パターン13aと13bとの間はその上面で成形樹脂3
00aおよび300bにより覆われている。
【0026】なお、図7に示す構成においては、電極パ
ターン13aと13bの上面を成形樹脂300aおよび
300bで覆うように構成したが、図8に示すように、
電極パターン13aと13bの上面および下面を成形樹
脂301aおよび301bで覆うように構成してもよ
い。この構成によると、電極パターン13aと13bと
の接続強度は更に高められる。
【0027】図9は、この発明の更に他の実施例を示し
たもので、この実施例においては、成形樹脂302によ
り電極パターン13aと13bの形成部に、電極パター
ン13aと13bとの間に接続する電子部品のための位
置決めをガイドするためのポケット302aを形成した
ものである。このポケット302aはトランスファモー
ルドの過程において形成されるもので、このポケット3
02aにより電極パターン13aと13bとの間の電子
部品の取り付け作業を極めて容易にすることができる。
【0028】図10は、図9に示した実施例において、
電極パターン13aと13bとの間に電子部品40を接
続した状態を示すもので、電子部品40はこの位置決め
のためのポケット302a内に挿入され、この電子部品
40は半田または導電性接着剤40a,40bにより電
極パターン13aと13bとの間に取り付けられる。図
11は、このようにして構成した半導体デバイスを基板
50に取り付けた状態を示したものである。図11にお
いて、電子部品40はこの位置決めのためのポケット3
02a内に挿入されて電極パターン13aと13bとの
間に取り付けられ、電極パターン13aと13bとの間
は成形樹脂30bにより接続されているとともに、成形
樹脂302により接続されている。
【0029】なお、上記実施例においては1つの電子部
品を取り付ける構成を示したが、図12に示すように複
数の電子部品を取り付けるように構成してもよい。
【0030】図12に示す実施例においては、成形樹脂
303によって電子部品位置決めをガイドするための3
つのポケット303a、303b、303cが形成さ
れ、これらポケット303a、303b、303c内に
電子部品41、42、43がそれぞれ取り付けられる。
ここで、ポケット303aおよび303bの部分にはリ
ードが上面と下面に露出し、両面に電子部品が取り付け
られるように構成されている。このような構成によれ
ば、高機能なマルチチップモジュールを高密度で実装す
ることができる。
【0031】
【発明の効果】以上説明したようにこの発明によれば、
半導体チップを樹脂成形するために用いる樹脂をリード
フレームの電子部品を実装するリード部分に流し込み、
この流し込んだ樹脂により電子部品を実装するリード部
分を接続保持するように構成したので、簡単な構成によ
り電子部品を取り付けるための電極パターンの脱落が防
止でき、しかもリードフレームからの切り離しおよびリ
ードの曲げ加工に際してリードの変形、脱落を防止でき
るという効果を奏する。
【図面の簡単な説明】
【図1】この発明の電子部品の実装方法の一実施例を示
すもので、リードフレームに半導体集積回路をマウント
した状態を示す平面図。
【図2】図1に示した実施例においてトランスファモー
ルドされた後の状態を示す平面図。
【図3】図2のトランスファモールドされた状態でリー
ドフレームからデバイスの個別切り離しを行った状態を
示す平面図。
【図4】図3に示したデバイスを基板に搭載した状態を
示す側面図。
【図5】図1から図4に示した実施例の処理過程を説明
するためのフローチャート。
【図6】図1から図4に示した実施例の電極パターン1
3aおよび13bの部分を抽出して示した平面図および
その側面図。
【図7】この発明の他の実施例を示すもので、電極パタ
ーン13aおよび13bの部分を抽出して示した平面図
およびその側面図。
【図8】この発明の更に他の実施例を示すもので、電極
パターン13aおよび13bの部分を抽出して示した平
面図およびその側面図。
【図9】この発明の他の実施例を示すもので、トランス
ファモールドされた後の状態を示す平面図。
【図10】図9のトランスファモールドされた状態でリ
ードフレームからデバイスの個別切り離しを行った状態
を示す平面図。
【図11】図10に示したデバイスを基板に搭載した状
態を示す側面図。
【図12】この発明の更に他の実施例を示すもので、複
数の電子部品を取り付けられるようにしたデバイスを基
板に搭載した状態を示す側面図。
【図13】従来の電子部品の実装方法を示すもので、リ
ードフレームに半導体集積回路をマウントした状態を示
す平面図。
【図14】図13に示した状態からトランスファモール
ドされた後の状態を示す平面図。
【図15】図14のトランスファモールドされた状態で
リードフレームからデバイスの個別切り離しを行った状
態を示す平面図。
【図16】従来の電子部品の実装方法の他の例を示すも
ので、トランスファモールドされた後の状態を示す平面
図。
【図17】図16のトランスファモールドされた状態で
リードフレームからデバイスの個別切り離しを行った状
態を示す平面図。
【図18】図17に示したデバイスを基板に搭載した状
態を示す側面図。
【符号の説明】
10 リードフレーム 11 マウントパターン 12 電極パターン 13a,13b 電極パターン 14a,14b タイバー 15 リード 16 切欠部16 17a,17b タイバー 20 半導体チップ 30 成形樹脂 30a,30b 成形樹脂 300a,300b 成形樹脂 301a,301b 成形樹脂 302 成形樹脂 302a ポケット 303a,303c,303c ポケット 40 電子部品 40a,40b 半田または導電性接着剤 41,42,43 電子部品 50 プリント基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 真司 京都市右京区花園土堂町10番地 オムロン 株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 リードフレーム上に半導体チップを実装
    し、該半導体チップを樹脂成形した後、電子部品を実装
    する電子部品の実装方法において、 前記リードフレームの前記電子部品を実装するリード部
    分に前記樹脂成形に用いる樹脂を流し込むことにより、
    前記電子部品を実装するリード部分を接続保持したこと
    を特徴とする電子部品の実装方法。
JP13104292A 1992-05-22 1992-05-22 電子部品の実装方法 Withdrawn JPH05326818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13104292A JPH05326818A (ja) 1992-05-22 1992-05-22 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13104292A JPH05326818A (ja) 1992-05-22 1992-05-22 電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH05326818A true JPH05326818A (ja) 1993-12-10

Family

ID=15048665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13104292A Withdrawn JPH05326818A (ja) 1992-05-22 1992-05-22 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH05326818A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129952A (ja) * 2007-11-20 2009-06-11 Denso Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129952A (ja) * 2007-11-20 2009-06-11 Denso Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5198964A (en) Packaged semiconductor device and electronic device module including same
US7205658B2 (en) Singulation method used in leadless packaging process
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JP2001203310A (ja) リード付き成形パッケージ中のフリップ・チップおよびその製造方法
JP2000188366A (ja) 半導体装置
KR100804341B1 (ko) 반도체장치 및 그 제조방법
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
JPH05326818A (ja) 電子部品の実装方法
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム
JPH077033A (ja) 電子部品搭載装置の製造方法
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JP2002237559A (ja) 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
JP3408246B2 (ja) 混成集積回路装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPS6066440A (ja) 半導体装置の製造方法
KR100230751B1 (ko) 반도체 패키지의 제조방법
JPH07147292A (ja) 半導体装置の製造方法
KR100209763B1 (ko) 반도체 패키지의 제조방법
JPH022289B2 (ja)
JPH0927583A (ja) 半導体集積回路装置およびその製造方法
JPH0214558A (ja) 半導体集積回路装置
WO2003083908A2 (en) Packaging system for semiconductor devices
JPH0212863A (ja) 樹脂封止型半導体装置
JP3810155B2 (ja) ワイヤボンディング方法
JP4311294B2 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803