JPH05326805A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPH05326805A
JPH05326805A JP3127852A JP12785291A JPH05326805A JP H05326805 A JPH05326805 A JP H05326805A JP 3127852 A JP3127852 A JP 3127852A JP 12785291 A JP12785291 A JP 12785291A JP H05326805 A JPH05326805 A JP H05326805A
Authority
JP
Japan
Prior art keywords
bonding
protective film
wiring pattern
semiconductor chip
protective films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3127852A
Other languages
English (en)
Inventor
Masayoshi Yamaguchi
政義 山口
Kazuhiko Sasahara
和彦 笹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3127852A priority Critical patent/JPH05326805A/ja
Publication of JPH05326805A publication Critical patent/JPH05326805A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明は、フロン洗浄を行うことなく、安定し
たボンディングを行うことのできる半導体装置の実装方
法を提供することを目的とする。 【構成】本発明では、プリント基板表面の配線パターン
３０のうち、半導体チップ搭載領域の配線パターン１
１，１２を保護膜２１，２２で被覆し、この状態で前記
配線パターンのうち保護膜から露呈する配線パターン上
に電子部品４１を装着し接続し、こののち保護膜を剥離
し、保護膜で被覆されていた領域の配線パターン上に半
導体チップ７０を接続するようにしている。

Description

【発明の詳細な説明】
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、半導体装置の実装方法
にかかり、特にベアＩＣチップと個別電子部品とを同一
基板上に搭載する混成集積回路の実装において、フロン
洗浄を排除しクリーン化実装を行う方法に関するもので
ある。
【０００３】
【従来の技術】近年、混成集積回路の高密度実装におけ
る軽薄短小高機能化の傾向は高まる一方である。
【０００４】従来、このようなパッケージングのなされ
ていないベアＩＣチップ（以下半導体チップと指称す
る）とパッケージング後の個別電子部品とを同一基板上
に搭載する混成集積回路の実装には、つぎのような方法
がとられている。
【０００５】図１０に工程のフローチャートを示す。
【０００６】まず、配線パターンを形成したプリント基
板を用意する（ステップ１０１）。次いで、このプリン
ト基板の配線パターンの電子部品接続領域に、スクリー
ン印刷法等により、クリーム半田を印刷する（ステップ
１０２）。
【０００７】この後、半導体チップ以外の電子部品など
を実装する（ステップ１０３）。
【０００８】そしてリフロー工程によって半田を溶かし
電子部品等を固着する（ステップ１０４）。
【０００９】この後、フラックス、半田ボール等による
汚れを、フロンを用いて洗浄する（ステップ１０５）。
【００１０】このようにして、洗浄のなされたプリント
基板に、クリーンルーム内で半導体チップをダイボンデ
ィング（ステップ１０６）し、さらにワイヤボンディン
グする（ステップ１０７）。
【００１１】この方法によると、スクリーン印刷工程で
の付着やリフロー工程での溶融半田の流れなどにより、
ボンディング領域が汚染されるため、洗浄工程は不可欠
となっている。
【００１２】しかしながら最近のフロン規制に伴い、フ
ロンの使用が困難となり、フロン代替え洗浄剤を早急に
見付け出さなければならないが、すぐにフロン代替え洗
浄技術を確立するのは困難な状況であり、しかも、洗浄
装置は高価であってランニングコストが大幅にかかると
いう問題があった。
【００１３】また、この問題を解決すべく、洗浄工程を
省き無洗浄の状態で工程を進めボンディングを行おうと
すると、配線パターン（ボンディングパッド）の汚れに
よりワイヤボンディング不良が多発するいう問題があっ
た。
【００１４】さらには高密度実装に伴いボンディングパ
ッド間隔は小さくなる一方であり、ボンディングパッド
の間の汚れによりショート等の不良が発生することもあ
った
【００１５】。
【発明が解決しようとする問題点】このように、スクリ
ーン印刷工程での付着やリフロー工程での溶融半田の流
れなどにより、ボンディング領域が汚染されるため、洗
浄工程は不可欠となっているのに対し、最近のフロン規
制に伴い、フロンの使用が困難となり、すぐにフロン代
替え洗浄技術を確立するのは困難な状況であり、しか
も、洗浄装置のランニングコストが大幅にかかるという
問題があった。
【００１６】本発明は、前記実情に鑑みてなされたもの
で、フロン洗浄を行うことなく、安定したボンディング
を行うことのできる半導体装置の実装方法を提供するこ
とを目的とする。
【００１７】
【問題点を解決するための手段】そこで本発明では、プ
リント基板表面の配線パターンのうち、半導体チップ実
装領域の配線パターンを保護膜で被覆し、この状態で前
記配線パターンのうち保護膜から露呈する配線パターン
上に電子部品を装着し接続し、こののち保護膜を剥離
し、保護膜で被覆されていた領域の配線パターン上に半
導体チップを接続するようにしている。
【００１８】
【作用】上記方法によれば、電子部品の接続に先立ち、
半導体チップ搭載領域の配線パターンを保護膜で被覆
し、電子部品の接続後この保護膜を剥離して、半導体チ
ップをボンディングするようにしているため、ボンディ
ングパッドは清浄性を維持しており、洗浄なしで安定し
たワイヤボンデイングを行うことが可能となる。
【００１９】
【実施例】次に、本発明の実施例について、図面を参照
しつつ詳細に説明する。
【００２０】図１は、本発明実施例の工程を示すフロー
チャートであり、図２乃至図９は、この実装工程を示す
図である。、まず、図２に示すように、金の配線パター
ンを形成したプリント基板１を用意する（ステップ２０
１）。ここで配線パターンとは電子部品接続用の端子パ
ターン３０，半導体チップを搭載するためのダイパッド
１１およびワイヤボンディングを行うためのボンディン
グパッド１２と、素子間相互接続用のパターン（図示せ
ず）および外部接続用の端子パターン（図示せず）を含
むものとする。
【００２１】次いで、図３に示すように、この配線パタ
ーンのうちダイパッド１１およびワイヤボンディングを
行うためのボンディングパッド１２を覆うようにポリイ
ミド樹脂などからなる保護膜２１，２２を塗布する（ス
テップ２０２）。
【００２２】この後、図４に示すように、スクリーン印
刷法により、このプリント基板の配線パターンの電子部
品接続用の端子パターン３０の上に、クリーム半田３１
を印刷する（ステップ２０３）。
【００２３】この後、図５に示すように、コンデンサ等
の電子部品４１を端子パターン３０のクリーム半田３１
の上に位置決めして実装する（ステップ２０４）。
【００２４】そして図６に示すように、リフロー工程に
よって半田を溶かし電子部品を固着する（ステップ２０
５）。３２は半田フィレットである。
【００２５】この後、図７に示すように、クリーンルー
ム内で紫外線を照射し保護膜を剥離しやすい状態にし、
保護膜２１，２２を剥離する（ステップ２０６）。
【００２６】このとき保護膜２１，２２下のダイパッド
１１およびボンディングパッド１２は、フラックス、半
田ボール等による汚れのない清浄な状態で維持されてい
る。従って、フロン洗浄を行うことなくボンディング工
程にうつることができる。
【００２７】このようにして、図８に示すように清浄な
ダイパッド１１およびボンディングパッド１２の露呈せ
しめられたプリント基板に、クリーンルーム内でまず半
導体チップ７１をダイボンディングする（ステップ２０
７）。ここで７２はボンディングパッドである。
【００２８】さらに、この半導体チップ７１のボンディ
ングパッド７２と、プリント基板上のボンディングパッ
ド１２との間をボンディングワイヤ８１を介してワイヤ
ボンディングする（ステップ２０８）。
【００２９】この方法によると、保護膜によって、スク
リーン印刷工程での付着やリフロー工程での溶融半田の
流れなどにより、ボンディング領域が汚染されることな
く、清浄な状態で維持されるため、洗浄工程は不要とな
り、安定なワイヤボンディングを行うことが可能とな
る。
【００３０】なお、前記実施例においては、保護膜とし
てポリイミド膜を用いたが、これに限定されることな
く、他の膜を用いても良い。また膜の形成方法としては
塗布法によってもよいし、貼着法によってもよい。
【００３１】また、前記実施例において、チップと配線
パターンとの間の接続はワイヤボンディングによって行
うようにしたが、必ずしもワイヤボンディングを用いる
必要はなく、フェイスダウン方式等のダイレクトボンデ
ィングを用いる際にも適用可能である。
【００３２】
【発明の効果】以上説明したように、本発明では、電子
部品の接続に先立ち、半導体チップ搭載領域の配線パタ
ーンを保護膜で被覆し、電子部品の接続後この保護膜を
剥離して、半導体チップをボンディングするようにして
いるため、洗浄なしで安定したワイヤボンデイングを行
うことが可能となる。
【図面の簡単な説明】
【図１】本発明実施例の実装工程を示すフローチャート
図。
【図２】本発明実施例の実装工程を示す工程図。
【図３】本発明実施例の実装工程を示す工程図。
【図４】本発明実施例の実装工程を示す工程図。
【図５】本発明実施例の実装工程を示す工程図。
【図６】本発明実施例の実装工程を示す工程図。
【図７】本発明実施例の実装工程を示す工程図。
【図８】本発明実施例の実装工程を示す工程図。
【図９】本発明実施例の実装工程を示す工程図。
【図１０】従来例の実装工程を示すフローチャート図。
【符号の説明】
１１ ダイパッド １２ ボンディングパッド ２１ 保護膜 ２２ 保護膜 ３０ 接続端子 ３１ 半田層 ３２ 半田フィレット ４１ チップ部品 ７１ 半導体チップ ７２ ボンディングパッド ８１ ワイヤ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 プリント基板表面の配線パターンのう
    ち、半導体チップ実装領域の配線パターンを保護膜で被
    覆する被覆工程と、 前記配線パターンのうち保護膜から露呈する配線パター
    ン上に電子部品を装着し接続する電子部品接続工程と、 前記保護膜を剥離する剥離工程と、 前記保護膜で被覆されていた領域の配線パターン上に半
    導体チップを接続する半導体チップ接続工程とを含むこ
    とを特徴とする半導体装置の実装方法。
JP3127852A 1991-05-30 1991-05-30 半導体装置の実装方法 Pending JPH05326805A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3127852A JPH05326805A (ja) 1991-05-30 1991-05-30 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3127852A JPH05326805A (ja) 1991-05-30 1991-05-30 半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPH05326805A true JPH05326805A (ja) 1993-12-10

Family

ID=14970263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3127852A Pending JPH05326805A (ja) 1991-05-30 1991-05-30 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPH05326805A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293744A (ja) * 1996-02-29 1997-11-11 Denso Corp 電子部品の実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293744A (ja) * 1996-02-29 1997-11-11 Denso Corp 電子部品の実装方法

Similar Documents

Publication Publication Date Title
KR100572525B1 (ko) 플립 칩 반도체 장치를 제조하는 방법
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
JP2001223293A (ja) 半導体装置及びその製造方法
JPH0745641A (ja) 半導体装置の実装方法
JPH05326805A (ja) 半導体装置の実装方法
JPH1050896A (ja) 樹脂封止型電子装置の製造方法
JPH04116837A (ja) 電子回路の表面実装方法
JPH06283564A (ja) ワイヤボンディング方法
JPH01164041A (ja) バンプ構造を有するｉｃ素子とその製造方法
JP3994327B2 (ja) 電子部品の実装方法及びそれに使用される汚染防止用チップ
KR101005505B1 (ko) 배선 기판으로의 전자 부품 탑재 방법
JP3235192B2 (ja) 配線基板の接続方法
JPH03157959A (ja) 実装構造及び製造方法
JPH06260520A (ja) ワイヤボンディング方法
JPS63175438A (ja) プリント基板へのｉｃ実装方法
JP3277830B2 (ja) 電子部品の組立て方法
JP2003198078A (ja) プリント配線基板及びその製造方法
JP3216213B2 (ja) 表面実装部品の実装方法および実装面の保護装置
JP2909223B2 (ja) プリント配線板の導体パターンメッキ方法
JPH05226385A (ja) 半導体装置の実装方法
JPH0758447A (ja) 電子部品の実装方法
JPH01278032A (ja) ワイヤボンディング方法
JPH09181244A (ja) 半導体装置
JPH04164339A (ja) 混成集積回路の製造方法