JPH05326479A - Semiconductor wafer - Google Patents
Semiconductor waferInfo
- Publication number
- JPH05326479A JPH05326479A JP4267986A JP26798692A JPH05326479A JP H05326479 A JPH05326479 A JP H05326479A JP 4267986 A JP4267986 A JP 4267986A JP 26798692 A JP26798692 A JP 26798692A JP H05326479 A JPH05326479 A JP H05326479A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- silicon wafer
- semiconductor wafer
- wafer
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＬＳＩ等の作製に用いら
れる半導体ウェーハ、詳しくは絶縁耐圧を高めたシリコ
ンウェーハに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer used for manufacturing an LSI or the like, and more particularly to a silicon wafer having a high withstand voltage.
【０００２】[0002]
【従来の技術】従来のＣＺ法によるシリコンウェーハ
は、引き上げられた単結晶シリコンをスライサによって
スライスして作製される。この切断されたシリコンウェ
ーハには、ラップまたは研削が行なわれ、さらにその加
工歪を除去するため、化学的エッチングが行われる。そ
して、ウェーハ作製工程での最終仕上げとして、このシ
リコンウェーハはその表面が鏡面研磨され、その後洗浄
される。この場合の洗浄としては、例えばアンモニア−
過酸化水素系のＳＣ１洗浄液（ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2
Ｏ＝１：１：５）による洗浄を行っていた。2. Description of the Related Art A conventional CZ method silicon wafer is manufactured by slicing pulled single crystal silicon with a slicer. Lapping or grinding is performed on the cut silicon wafer, and chemical etching is performed to remove the processing strain. Then, as a final finish in the wafer manufacturing process, the surface of this silicon wafer is mirror-polished and then washed. As the cleaning in this case, for example, ammonia-
Hydrogen peroxide type SC1 cleaning solution (NH 4 OH: H 2 O 2 : H 2
It was washed with O = 1: 1: 5).
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うな処理を施した従来のシリコンウェーハにあっては、
その電気的特性である耐圧が低いという課題が生じてい
た。これは、そのウェーハ表面に存在する水素の量が少
ないからであると考えられる。また、その結果としてデ
バイス製造工程での歩留まりが低下し、ひいては、シリ
コンウェーハの製造における歩留まりも低下していた。However, in a conventional silicon wafer that has been subjected to such a treatment,
There has been a problem that the withstand voltage, which is the electrical characteristic, is low. It is considered that this is because the amount of hydrogen existing on the wafer surface is small. Further, as a result, the yield in the device manufacturing process is lowered, and consequently the yield in the manufacturing of silicon wafers is also lowered.
【０００４】そこで、本発明は、電気的特性が向上する
とともに、製造時の歩留まりを高めた半導体ウェーハを
提供することを、その目的としている。Therefore, it is an object of the present invention to provide a semiconductor wafer having improved electrical characteristics and improved yield during manufacturing.
【０００５】[0005]
【課題を解決するための手段】本発明は、熱酸化膜を有
しない半導体ウェーハの飽和水素量に対して２／５以上
の量の水素をそのウェーハ表面に有する半導体ウェーハ
である。SUMMARY OF THE INVENTION The present invention is a semiconductor wafer having on its surface a hydrogen amount of 2/5 or more of the saturated hydrogen amount of a semiconductor wafer having no thermal oxide film.
【０００６】本発明に係る半導体ウェーハの製造にあっ
ては、鏡面研磨後、例えば所定のアンモニア系洗浄を行
うことにより、その表面に所定量の水素を有する半導体
ウェーハを得るものである。例えばフッ酸洗浄すること
により表面から熱酸化膜を除去した状態での半導体ウェ
ーハの飽和水素量の２／５以上の量の水素が、この半導
体ウェーハの表面に存在しているものである。そして、
この半導体ウェーハについて耐圧試験を行うと、従来の
ものに比較してその耐圧が高くなっているものである。
すなわち、その電気的特性が向上し、デバイス製造工程
での製造歩留まりも高められ、この結果、半導体ウェー
ハの製造上の歩留まりも向上するものである。上記洗浄
としては希釈したＳＣ１洗浄液（ＮＨ4ＯＨ：Ｈ2Ｏ2：
Ｈ2Ｏ＝１：１：Ｘ）を用いて行う。この耐圧試験は通
常の方法、例えばＴＺＤＢ評価により行う。また、ウェ
ーハ表面の水素量の測定は、例えばＴＤＳ、ＡＴＲ−Ｉ
Ｒ、サーマルウェーブ測定により行うものとする。In the production of a semiconductor wafer according to the present invention, a semiconductor wafer having a predetermined amount of hydrogen on its surface is obtained by, for example, performing a predetermined ammonia-based cleaning after mirror polishing. For example, the amount of hydrogen that is 2/5 or more of the saturated hydrogen amount of the semiconductor wafer in the state where the thermal oxide film is removed from the surface by cleaning with hydrofluoric acid is present on the surface of this semiconductor wafer. And
When a withstand voltage test is performed on this semiconductor wafer, the withstand voltage is higher than that of the conventional one.
That is, its electrical characteristics are improved, and the manufacturing yield in the device manufacturing process is also increased. As a result, the manufacturing yield of semiconductor wafers is also improved. SC1 cleaning solution diluted as the washing (NH 4 OH: H 2 O 2:
H 2 O = 1: 1: X). This withstand voltage test is performed by an ordinary method, for example, TZDB evaluation. The amount of hydrogen on the wafer surface is measured by, for example, TDS or ATR-I.
R, thermal wave measurement shall be performed.
【０００７】[0007]
【実施例】以下、本発明の実施例を説明する。この実施
例においては、シリコン単結晶の成長には、例えば標準
的な引き上げ速度によるＣＺ法が用いられている。この
シリコン単結晶より通常条件のプロセスを用いてウェー
ハ加工し、研磨する。このようにして作製したＰ型、比
抵抗１０Ω・ｃｍ、（１００）方位のシリコンウェーハ
をＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ洗浄液（１：１：３０〜１
００）を用いて、８０℃で、１０分間程度洗浄する。EXAMPLES Examples of the present invention will be described below. In this embodiment, for example, the CZ method with a standard pulling rate is used for growing a silicon single crystal. A wafer is processed from this silicon single crystal using a process under normal conditions and then polished. The thus prepared P-type silicon wafer having a specific resistance of 10 Ω · cm and a (100) orientation was cleaned with an NH 4 OH / H 2 O 2 / H 2 O cleaning solution (1: 1: 30 to 1: 1).
00) is used for washing at 80 ° C. for about 10 minutes.
【０００８】そして、このシリコンウェーハの表面に膜
厚２５ｎｍの絶縁膜（熱酸化膜：ＳｉＯ2膜）を形成
し、さらにこの絶縁膜上に面積４０ｍｍ2のポリシリコ
ン電極を被着してＭＯＳ構造とし、この電極とシリコン
ウェーハとの間に電圧を印加する。この印加電圧を０．
１ＭＶ／ｃｍステップで０．１秒ごとに昇圧してゆき、
判定電流０．１ｍＡ／ｃｍ2としてその絶縁破壊耐圧を
測定する。なお、この場合シリコンウェーハの表面には
６オングストローム程度の自然酸化膜が形成されている
ものである。Then, an insulating film (thermal oxide film: SiO 2 film) having a film thickness of 25 nm is formed on the surface of the silicon wafer, and a polysilicon electrode having an area of 40 mm 2 is deposited on the insulating film to form a MOS structure. Then, a voltage is applied between this electrode and the silicon wafer. This applied voltage is 0.
The pressure is increased every 0.1 seconds in 1 MV / cm steps,
The breakdown voltage is measured with a judgment current of 0.1 mA / cm 2 . In this case, a natural oxide film of about 6 Å is formed on the surface of the silicon wafer.
【０００９】さらに、この後、ＴＤＳ（昇温脱離分析装
置）により同一バッチで洗浄したシリコンウェーハの表
面の水素量を測定する。この測定値を表１に示す。ただ
し、この表１の水素量の相対値は、ＨＦ処理（ＨＦ：Ｈ
2Ｏ＝１：１０）後の水素量を基準とした場合の水素量
の相対値で示している。このＨＦ洗浄処理によりシリコ
ンウェーハ表面からは熱酸化膜が除去されるものであ
る。この表に示すように、水素量が増加すると耐圧が高
められていることが明かである。なお、この耐圧測定値
をヒストグラムで表した場合にはＢモード不良のピーク
が高耐圧側にシフトしている。Further, thereafter, the amount of hydrogen on the surface of the silicon wafers washed in the same batch is measured by TDS (thermal desorption spectroscopy analyzer). The measured values are shown in Table 1. However, the relative value of the amount of hydrogen in Table 1 is HF treatment (HF: H
It is shown as a relative value of the hydrogen amount based on the hydrogen amount after 2 O = 1: 10). The HF cleaning treatment removes the thermal oxide film from the surface of the silicon wafer. As shown in this table, it is clear that the breakdown voltage is increased as the amount of hydrogen increases. When this withstand voltage measurement value is represented by a histogram, the peak of the B mode failure is shifted to the higher withstand voltage side.
【００１０】[0010]
【表１】 [Table 1]
【００１１】また、表２には以下の条件で作製したシリ
コンウェーハについて上記と同様に希ＳＣ１洗浄液によ
り洗浄を行った場合について、その水素量の相対値と、
絶縁耐圧試験の測定値との関係を示している。洗浄は上
記と同一の洗浄液、洗浄条件で行っている。但し、この
場合、測定用のポリシリコン電極の電極面積は２０ｍｍ
2としている。Further, Table 2 shows the relative value of the amount of hydrogen in the case where a silicon wafer manufactured under the following conditions was cleaned with a diluted SC1 cleaning solution as described above,
The relationship with the measured value of the dielectric strength test is shown. The cleaning is performed under the same cleaning solution and cleaning conditions as above. However, in this case, the electrode area of the polysilicon electrode for measurement is 20 mm.
2
【００１２】[0012]
【表２】 [Table 2]
【００１３】これらの測定結果から明かなように、本発
明に係るシリコンウェーハにあっては、そのウェーハ表
面の水素量を基準値の２／５以上とすることにより、そ
の絶縁耐圧が向上するものである。As is clear from these measurement results, in the silicon wafer according to the present invention, the withstand voltage is improved by setting the amount of hydrogen on the wafer surface to 2/5 or more of the reference value. Is.
【００１４】[0014]
【発明の効果】本発明に係る半導体ウェーハは、その耐
圧が向上し、結果として製造歩留まりが高くなる。The semiconductor wafer according to the present invention has an improved breakdown voltage, resulting in a higher production yield.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 龍田 次郎 埼玉県大宮市北袋町一丁目297番地 三菱 マテリアル株式会社中央研究所内 (72)発明者 奥田 仁 東京都千代田区岩本町３丁目８番16号 三 菱マテリアルシリコン株式会社内 (72)発明者 桜井 真理 埼玉県大宮市北袋町一丁目297番地 三菱 マテリアル株式会社中央研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Jiro Tatsuta 1-297 Kitabukuro-cho, Omiya-shi, Saitama, Central Research Laboratory, Mitsubishi Materials Corporation (72) Inventor Hitoshi Okuda 3-8-16 Iwamoto-cho, Chiyoda-ku, Tokyo Sanryo Material Silicon Co., Ltd. (72) Inventor Mari Sakurai 1-297 Kitabukuro-cho, Omiya City, Saitama Prefecture Central Research Laboratory, Mitsubishi Materials Corporation
Claims (1)
和水素量に対して２／５以上の量の水素をそのウェーハ
表面に有することを特徴とする半導体ウェーハ。1. A semiconductor wafer having an amount of hydrogen of ⅕ or more with respect to the saturated hydrogen amount of a semiconductor wafer having no thermal oxide film on the surface of the wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4267986A JPH05326479A (en) | 1992-03-24 | 1992-09-09 | Semiconductor wafer |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9703592 | 1992-03-24 | ||
| JP4-97035 | 1992-03-24 | ||
| JP4267986A JPH05326479A (en) | 1992-03-24 | 1992-09-09 | Semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326479A true JPH05326479A (en) | 1993-12-10 |
Family
ID=14181274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4267986A Pending JPH05326479A (en) | 1992-03-24 | 1992-09-09 | Semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326479A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10256978B4 (en) * | 2001-12-22 | 2011-06-09 | Hynix Semiconductor Inc., Icheon | Method for producing a flash memory cell |
-
1992
- 1992-09-09 JP JP4267986A patent/JPH05326479A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10256978B4 (en) * | 2001-12-22 | 2011-06-09 | Hynix Semiconductor Inc., Icheon | Method for producing a flash memory cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5532680B2 (en) | Manufacturing method of SOI wafer and SOI wafer | |
| JP6036732B2 (en) | Manufacturing method of bonded wafer | |
| JP4162211B2 (en) | Method for cleaning silicon wafer and cleaned silicon wafer | |
| EP2143135A1 (en) | Improved process for preparing cleaned surfaces of strained silicon | |
| JP5499428B2 (en) | Manufacturing method of bonded wafer | |
| JPWO2005024917A1 (en) | Manufacturing method of bonded wafer | |
| JP4370862B2 (en) | Laminated substrate cleaning method and substrate laminating method | |
| JP5541136B2 (en) | Method for manufacturing bonded SOI wafer | |
| JPH0567598A (en) | Manufacture of semiconductor substrate | |
| JPH09507971A (en) | Method for forming silicon-on-insulator (SOI) material with high thickness uniformity | |
| JPH05326479A (en) | Semiconductor wafer | |
| WO2019087517A1 (en) | Method for manufacturing soi wafer having thin-film soi layer | |
| JPH04355921A (en) | Manufacture of semiconductor device | |
| DE102020107236B4 (en) | METHOD OF MAKING A SEMICONDUCTOR ON INSULATOR (SOI) SUBSTRATE | |
| JP2002299641A (en) | Method for fabricating semiconductor device | |
| JPH06216377A (en) | Manufacture of mos semiconductor device | |
| JP3177937B2 (en) | Manufacturing method of semiconductor silicon wafer | |
| JPH1084101A (en) | Manufacture of soi substrate and soi substrate | |
| JP3048089B2 (en) | Processing method of silicon single crystal wafer | |
| JP2004031430A (en) | Soi wafer and its manufacture | |
| JP7251419B2 (en) | Bonded SOI wafer manufacturing method | |
| US9865497B2 (en) | Method for manufacturing bonded wafer | |
| JP2602598B2 (en) | Semiconductor substrate processing method | |
| JP5124973B2 (en) | Manufacturing method of SOI wafer | |
| JP2901421B2 (en) | Silicon wafer manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000627 |