JPH05324947A - カード内ｂｉｓｔ方式 - Google Patents
カード内ｂｉｓｔ方式Info
- Publication number
- JPH05324947A JPH05324947A JP4148031A JP14803192A JPH05324947A JP H05324947 A JPH05324947 A JP H05324947A JP 4148031 A JP4148031 A JP 4148031A JP 14803192 A JP14803192 A JP 14803192A JP H05324947 A JPH05324947 A JP H05324947A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- card
- tested
- pattern
- diagnostic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 カード内、診断回路の共通化を図る。
【構成】 試験パターン発生部２によりグレーコードと
クロックを診断パターン信号として被試験回路１へ供給
し、ＣＲＣ演算部３によりこの被試験回路１より出力さ
れたパターンをＣＲＣ演算し良否の判定を行い、コント
ロール部４によりパターン数，グレーコードのシーケン
スを制御する。
クロックを診断パターン信号として被試験回路１へ供給
し、ＣＲＣ演算部３によりこの被試験回路１より出力さ
れたパターンをＣＲＣ演算し良否の判定を行い、コント
ロール部４によりパターン数，グレーコードのシーケン
スを制御する。
Description
【０００１】
【産業上の利用分野】本発明は論理回路で構成されたカ
ードに係り、特にカード内ＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ
Ｓｅｌｆ Ｔｅｓｔ）方式に関するものである。
ードに係り、特にカード内ＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ
Ｓｅｌｆ Ｔｅｓｔ）方式に関するものである。
【０００２】
【従来の技術】今般、カードを構成する論理回路におい
ては、デバイス技術の進歩により、ほとんどのカードに
高集積化したＬＳＩが搭載されている。そして、ＬＳＩ
の高集積化とともに、ＬＳＩ単体での試験容易化用にス
キャンパス，バウンダリィースキャン等を内部に持って
いるＬＳＩが増えている。従来、カードの診断方式にお
いては、カードの持っている機能に基づいて、カード特
有に診断回路を設け、カードの良否を判定していた。
ては、デバイス技術の進歩により、ほとんどのカードに
高集積化したＬＳＩが搭載されている。そして、ＬＳＩ
の高集積化とともに、ＬＳＩ単体での試験容易化用にス
キャンパス，バウンダリィースキャン等を内部に持って
いるＬＳＩが増えている。従来、カードの診断方式にお
いては、カードの持っている機能に基づいて、カード特
有に診断回路を設け、カードの良否を判定していた。
【０００３】
【発明が解決しようとする課題】上述したように、論理
回路で構成されたほとんどの回路には、ＬＳＩが搭載さ
れており、なお、かつ、ＬＳＩには、試験容易化回路を
有しているにもかかわらずカードに搭載された場合、そ
の回路が有効に使用されていなかった。また、カードの
診断回路では、カードを機能的に良否を判定しているた
め、カード毎に診断回路を設計する必要があるという課
題があった。
回路で構成されたほとんどの回路には、ＬＳＩが搭載さ
れており、なお、かつ、ＬＳＩには、試験容易化回路を
有しているにもかかわらずカードに搭載された場合、そ
の回路が有効に使用されていなかった。また、カードの
診断回路では、カードを機能的に良否を判定しているた
め、カード毎に診断回路を設計する必要があるという課
題があった。
【０００４】
【課題を解決するための手段】本発明のカード内ＢＩＳ
Ｔ方式は、論理回路で構成されたカードにおいて、グレ
ーコードとクロックを診断パターン信号として被試験回
路へ供給する試験パターン発生部と、上記被試験回路よ
り出力されたパターンをチェックするＣＲＣ演算部と、
上記試験パターン発生部と上記ＣＲＣ演算部を制御する
コントロール部を備え、上記カード自身の良否を判定す
るようにしたものである。
Ｔ方式は、論理回路で構成されたカードにおいて、グレ
ーコードとクロックを診断パターン信号として被試験回
路へ供給する試験パターン発生部と、上記被試験回路よ
り出力されたパターンをチェックするＣＲＣ演算部と、
上記試験パターン発生部と上記ＣＲＣ演算部を制御する
コントロール部を備え、上記カード自身の良否を判定す
るようにしたものである。
【０００５】
【作用】本発明においては、論理回路で構成されたカー
ド自身の良否を判定する。
ド自身の良否を判定する。
【０００６】
【実施例】図１は本発明の一実施例を示すブロック図
で、本発明をＬＳＩ内部にスキャン・パスを持ったＬＳ
Ｉを搭載したカードに適用した場合を示すものである。
この図１において、１は被試験回路（ＬＳＩ）、２はグ
レーコードとクロックを診断パターン信号として被試験
回路へ供給する試験パターン発生部、３は被試験回路１
より出力されたパターンをチェックするＣＲＣ（Ｃｙｃ
ｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅａｋ）演算部、
４は試験パターン発生部２とＣＲＣ演算部３を制御する
コントロール部、５はプログラム格納部（ＲＯＭ）であ
る。図２は図１における被試験回路１へ供給する試験パ
ターン例を示す説明図で、６は基本ＣＬＫの波形を示
し、７は基本クロック×２倍の試験パターンの波形、８
は基本クロック×４倍の試験パターンの波形、９は基本
クロック×ｎ倍の試験パターンの波形を示す。
で、本発明をＬＳＩ内部にスキャン・パスを持ったＬＳ
Ｉを搭載したカードに適用した場合を示すものである。
この図１において、１は被試験回路（ＬＳＩ）、２はグ
レーコードとクロックを診断パターン信号として被試験
回路へ供給する試験パターン発生部、３は被試験回路１
より出力されたパターンをチェックするＣＲＣ（Ｃｙｃ
ｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅａｋ）演算部、
４は試験パターン発生部２とＣＲＣ演算部３を制御する
コントロール部、５はプログラム格納部（ＲＯＭ）であ
る。図２は図１における被試験回路１へ供給する試験パ
ターン例を示す説明図で、６は基本ＣＬＫの波形を示
し、７は基本クロック×２倍の試験パターンの波形、８
は基本クロック×４倍の試験パターンの波形、９は基本
クロック×ｎ倍の試験パターンの波形を示す。
【０００７】つぎに図１に示す実施例の動作を図２を参
照して説明する。まず、被試験回路１を診断する場合、
コントロール部４のＳＭＣ信号により被試験回路１を診
断モードに切り換える。つぎに、このコントロール部４
のＲＳＴ信号により被試験回路１の全てのフリップ・フ
ロップ（Ｆ／Ｆ）を初期設定する。そして、試験パター
ン発生部２より被試験回路１のＣＬＫ端子に基本ＣＬＫ
６が，被試験回路１のＳＩＮ端子には、試験パターン
７，８，９が予めＲＯＭ５でプログラムされたシーケン
スにしたがって、被試験回路１の診断パターンとして入
力される。被試験回路１の出力パターンは、ＳＯＴ端子
より出力されてＣＲＣ演算部３に送られる。このＣＲＣ
演算部３では、被試験回路１より出力されたパターンを
ＣＲＣデータに圧縮しコントロール部４へ診断結果とし
て出力する。このコントロール部４では、被試験回路１
が正常時データを予めＲＯＭ５に用意し、ＣＲＣ演算部
３より送られてきた診断結果と比較することで被試験回
路１の良否を判定することができる。
照して説明する。まず、被試験回路１を診断する場合、
コントロール部４のＳＭＣ信号により被試験回路１を診
断モードに切り換える。つぎに、このコントロール部４
のＲＳＴ信号により被試験回路１の全てのフリップ・フ
ロップ（Ｆ／Ｆ）を初期設定する。そして、試験パター
ン発生部２より被試験回路１のＣＬＫ端子に基本ＣＬＫ
６が，被試験回路１のＳＩＮ端子には、試験パターン
７，８，９が予めＲＯＭ５でプログラムされたシーケン
スにしたがって、被試験回路１の診断パターンとして入
力される。被試験回路１の出力パターンは、ＳＯＴ端子
より出力されてＣＲＣ演算部３に送られる。このＣＲＣ
演算部３では、被試験回路１より出力されたパターンを
ＣＲＣデータに圧縮しコントロール部４へ診断結果とし
て出力する。このコントロール部４では、被試験回路１
が正常時データを予めＲＯＭ５に用意し、ＣＲＣ演算部
３より送られてきた診断結果と比較することで被試験回
路１の良否を判定することができる。
【０００８】
【発明の効果】以上説明したように本発明は、カード自
身の良否を判定するようにしたので、カードの診断方式
において、カード特有の診断回路を設計することなく、
汎用回路（共通回路）で診断ができるという効果を有す
る。
身の良否を判定するようにしたので、カードの診断方式
において、カード特有の診断回路を設計することなく、
汎用回路（共通回路）で診断ができるという効果を有す
る。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１における被試験回路へ供給する試験パター
ン例を示す説明図である。
ン例を示す説明図である。
１ 被試験回路 ２ 試験パターン発生部 ３ ＣＲＣ演算部 ４ コントロール部 ５ プログラム格納部（ＲＯＭ）
Claims (1)
- 【請求項１】 論理回路で構成されたカードにおいて、
グレーコードとクロックを診断パターン信号として被試
験回路へ供給する試験パターン発生部と、前記被試験回
路より出力されたパターンをチェックするＣＲＣ演算部
と、前記試験パターン発生部と前記ＣＲＣ演算部を制御
するコントロール部を備え、前記カード自身の良否を判
定するようにしたことを特徴とするカード内ＢＩＳＴ方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4148031A JPH05324947A (ja) | 1992-05-15 | 1992-05-15 | カード内ｂｉｓｔ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4148031A JPH05324947A (ja) | 1992-05-15 | 1992-05-15 | カード内ｂｉｓｔ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05324947A true JPH05324947A (ja) | 1993-12-10 |
Family
ID=15443573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4148031A Pending JPH05324947A (ja) | 1992-05-15 | 1992-05-15 | カード内ｂｉｓｔ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05324947A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791838B1 (ko) * | 2006-10-18 | 2008-01-07 | 삼성전자주식회사 | 스마트 카드 및 스마트 카드의 테스트 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03139747A (ja) * | 1989-10-26 | 1991-06-13 | Hitachi Ltd | 制御記憶装置のチェック方式 |
| JPH03144382A (ja) * | 1989-10-31 | 1991-06-19 | Toshiba Corp | スキャンテスト方式 |
-
1992
- 1992-05-15 JP JP4148031A patent/JPH05324947A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03139747A (ja) * | 1989-10-26 | 1991-06-13 | Hitachi Ltd | 制御記憶装置のチェック方式 |
| JPH03144382A (ja) * | 1989-10-31 | 1991-06-19 | Toshiba Corp | スキャンテスト方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791838B1 (ko) * | 2006-10-18 | 2008-01-07 | 삼성전자주식회사 | 스마트 카드 및 스마트 카드의 테스트 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6427217B1 (en) | System and method for scan assisted self-test of integrated circuits | |
| US5293123A (en) | Pseudo-Random scan test apparatus | |
| EP1763677B1 (en) | Circuit arrangement and method of testing an application circuit provided in said circuit arrangement | |
| US6662328B1 (en) | Method of making logic devices | |
| US6986087B2 (en) | Method and apparatus for improving testability of I/O driver/receivers | |
| JPH05324947A (ja) | カード内ｂｉｓｔ方式 | |
| US7251761B2 (en) | Assembly for LSI test and method for the test | |
| JP3291706B2 (ja) | 論理回路の高速動作検証方法、及び、論理回路 | |
| US20040030976A1 (en) | Partial BIST with recording of the connections between individual blocks | |
| JP2008527322A (ja) | 回路配置並びにその検査および／または診断方法 | |
| JPH06201782A (ja) | 半導体集積回路 | |
| JP2837703B2 (ja) | 故障診断装置 | |
| JP3594340B2 (ja) | 試験装置 | |
| JP2001165996A (ja) | 半導体集積回路並びにその設計方法及び検査方法 | |
| JP5157037B2 (ja) | Ｃｐｕ内蔵ｌｓｉ搭載ユニットおよびｃｐｕ内蔵ｌｓｉの実機試験方法 | |
| JP3178190B2 (ja) | 半導体集積回路 | |
| JPH112664A (ja) | バウンダリスキャンレジスタ | |
| JPH0627200A (ja) | 半導体集積回路装置 | |
| JPH04128666A (ja) | 半導体集積回路 | |
| JPH08136616A (ja) | 混成集積回路 | |
| JPH06201780A (ja) | 集積回路 | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| Harrison et al. | Board Level IEEE1149. 1 Boundary Scan Built In Self Test | |
| JP2001330652A (ja) | 半導体装置 | |
| JP2000131394A (ja) | 診断機能付き論理集積回路 |