JPH05315396A - 半導体装置の封止方法と封止構造 - Google Patents
半導体装置の封止方法と封止構造Info
- Publication number
- JPH05315396A JPH05315396A JP4115078A JP11507892A JPH05315396A JP H05315396 A JPH05315396 A JP H05315396A JP 4115078 A JP4115078 A JP 4115078A JP 11507892 A JP11507892 A JP 11507892A JP H05315396 A JPH05315396 A JP H05315396A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealing
- circuit board
- face down
- mounted face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 フェースダウンで実装した半導体装置を封止
する際や封止樹脂の膨潤などによる接合部への熱応力の
影響を小さくし、半導体装置と回路基板とを信頼性良く
接続する。 【構成】 半導体装置１をフェースダウンで回路基板２
に実装する半導体装置１の封止構造において、フェース
ダウンで実装した半導体装置１と回路基板２との間隙に
シリコーンオイル５を充填し、半導体装置１の周囲を絶
縁樹脂７で封止してシリコーンオイル５を密封するとと
もに、半導体装置１の回路基板２に保持する構成とし
た。
する際や封止樹脂の膨潤などによる接合部への熱応力の
影響を小さくし、半導体装置と回路基板とを信頼性良く
接続する。 【構成】 半導体装置１をフェースダウンで回路基板２
に実装する半導体装置１の封止構造において、フェース
ダウンで実装した半導体装置１と回路基板２との間隙に
シリコーンオイル５を充填し、半導体装置１の周囲を絶
縁樹脂７で封止してシリコーンオイル５を密封するとと
もに、半導体装置１の回路基板２に保持する構成とし
た。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置を回路基板
に実装する際の封止に関するものであり、特に、フェー
スダウンで実装してなる半導体装置の封止方法と封止構
造に関するものである。
に実装する際の封止に関するものであり、特に、フェー
スダウンで実装してなる半導体装置の封止方法と封止構
造に関するものである。
【０００２】
【従来の技術】従来、半導体装置の回路基板上への実装
には半田付けがよく利用されていたが、近年、半導体装
置のパッケージの小型化と接続端子数の増加により、接
続端子間隔が狭くなり、従来の半田付けの技術で対処す
ることが次第に困難になってきた。
には半田付けがよく利用されていたが、近年、半導体装
置のパッケージの小型化と接続端子数の増加により、接
続端子間隔が狭くなり、従来の半田付けの技術で対処す
ることが次第に困難になってきた。
【０００３】そこで、最近では裸の半導体装置を回路基
板上に直付けして実装面積の小型化と効率的使用を図ろ
うとする方法が考えだされてきた。なかでも、半導体装
置を回路基板に接続するに際し、あらかじめ半導体装置
のアルミ電極パッド上に密着金属や拡散防止金属の蒸着
膜とこの上にメッキにより形成した半田層とからなる電
極構造を有する半導体装置を下向き（フェースダウン）
にし、高温に加熱して半田を回路基板の端子電極に融着
する。この実装方法は、接続後の機械的強度が強く、接
続が一括にできることなどから有効な方法であるとされ
ている。（例えば、工業調査会、１９８０年１月１５日
発行、日本マイクロエレクトロニクス協会編、『ＩＣ化
実装技術』） 以下、図面を参照しながら上述した従来の半導体装置の
封止構造と封止方法の一例について説明する。
板上に直付けして実装面積の小型化と効率的使用を図ろ
うとする方法が考えだされてきた。なかでも、半導体装
置を回路基板に接続するに際し、あらかじめ半導体装置
のアルミ電極パッド上に密着金属や拡散防止金属の蒸着
膜とこの上にメッキにより形成した半田層とからなる電
極構造を有する半導体装置を下向き（フェースダウン）
にし、高温に加熱して半田を回路基板の端子電極に融着
する。この実装方法は、接続後の機械的強度が強く、接
続が一括にできることなどから有効な方法であるとされ
ている。（例えば、工業調査会、１９８０年１月１５日
発行、日本マイクロエレクトロニクス協会編、『ＩＣ化
実装技術』） 以下、図面を参照しながら上述した従来の半導体装置の
封止構造と封止方法の一例について説明する。
【０００４】図３は、従来のフェースダウンで実装され
た半導体装置の封止構造の概略図である。この図３にお
いて、８は半導体装置であり、９は回路基板である。１
０は回路基板９の表面上に形成された端子電極、１１は
半導体装置８の底面に設けられた半田バンプ電極であ
る。１２は半導体装置８を封止した封止樹脂である。
た半導体装置の封止構造の概略図である。この図３にお
いて、８は半導体装置であり、９は回路基板である。１
０は回路基板９の表面上に形成された端子電極、１１は
半導体装置８の底面に設けられた半田バンプ電極であ
る。１２は半導体装置８を封止した封止樹脂である。
【０００５】以上のように構成された従来のフェースダ
ウンで実装された半導体装置の封止方法について、以下
その概略を説明する。まず、半田バンプ電極を有する半
導体装置８を、回路基板９の端子電極１０の所定の位置
に位置合わせを行ってフェースダウンで積載した後、２
００〜３００℃の高温に加熱して半田を溶融し、半導体
装置８の実装を行う。
ウンで実装された半導体装置の封止方法について、以下
その概略を説明する。まず、半田バンプ電極を有する半
導体装置８を、回路基板９の端子電極１０の所定の位置
に位置合わせを行ってフェースダウンで積載した後、２
００〜３００℃の高温に加熱して半田を溶融し、半導体
装置８の実装を行う。
【０００６】その後、半導体装置８と回路基板１０との
間隙などに液状の封止樹脂１２を充填し、熱硬化するこ
とで半導体装置８の封止構造を得るものである。
間隙などに液状の封止樹脂１２を充填し、熱硬化するこ
とで半導体装置８の封止構造を得るものである。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ような半導体装置の封止構造においては、 １．半導体装置８と回路基板９との間隙に充填した液状
の封止樹脂１２を熱硬化する際に、封止樹脂１２の硬化
収縮などによる熱応力が接合部に加わる。
ような半導体装置の封止構造においては、 １．半導体装置８と回路基板９との間隙に充填した液状
の封止樹脂１２を熱硬化する際に、封止樹脂１２の硬化
収縮などによる熱応力が接合部に加わる。
【０００８】２．半導体装置８と回路基板９との間隙に
充填した封止樹脂１２の吸湿による膨潤のために接合部
に応力が加わる。 ３．半導体装置８と回路基板９との間隙に充填した封止
樹脂１２の弾性率が大きいため、高温時や低温時に接合
部に応力が加わる。 その結果、半導体装置８と回路基板９との接続の信頼性
が乏しいといった課題を有していた。
充填した封止樹脂１２の吸湿による膨潤のために接合部
に応力が加わる。 ３．半導体装置８と回路基板９との間隙に充填した封止
樹脂１２の弾性率が大きいため、高温時や低温時に接合
部に応力が加わる。 その結果、半導体装置８と回路基板９との接続の信頼性
が乏しいといった課題を有していた。
【０００９】本発明は上記の課題に鑑みてなされたもの
であり、その目的とするところは、半導体装置と回路基
板とを信頼性良く接続することのできる半導体装置の封
止方法と封止構造とを提供することにある。
であり、その目的とするところは、半導体装置と回路基
板とを信頼性良く接続することのできる半導体装置の封
止方法と封止構造とを提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置の封
止方法は上記の課題を解決するため、半導体装置をフェ
ースダウンで回路基板に実装する半導体装置の封止方法
において、フェースダウンで実装した半導体装置と回路
基板との間隙に液体を充填する工程と、上記半導体装置
の周囲を絶縁樹脂で封止して上記液体を密封する工程と
を有した構成である。
止方法は上記の課題を解決するため、半導体装置をフェ
ースダウンで回路基板に実装する半導体装置の封止方法
において、フェースダウンで実装した半導体装置と回路
基板との間隙に液体を充填する工程と、上記半導体装置
の周囲を絶縁樹脂で封止して上記液体を密封する工程と
を有した構成である。
【００１１】また、本発明の半導体装置の封止構造は、
上記の課題を解決するため、半導体装置をフェースダウ
ンで回路基板に実装する半導体装置において、フェース
ダウンで実装した半導体装置と回路基板との間隙に液体
を充填し、上記半導体装置の周囲を絶縁樹脂で封止して
上記液体を密封するとともに、半導体装置を回路基板に
保持した構成である。
上記の課題を解決するため、半導体装置をフェースダウ
ンで回路基板に実装する半導体装置において、フェース
ダウンで実装した半導体装置と回路基板との間隙に液体
を充填し、上記半導体装置の周囲を絶縁樹脂で封止して
上記液体を密封するとともに、半導体装置を回路基板に
保持した構成である。
【００１２】
【作用】本発明は、フェースダウンで実装した半導体装
置と回路基板との間隙に液体を充填し、半導体装置の周
囲を絶縁樹脂で封止する封止構造を有することにより、
フェースダウンで実装した半導体装置を封止する際や封
止樹脂の膨潤などによる接合部への熱応力の影響を小さ
くすることができ、信頼性の高い半導体装置の封止構造
および封止方法が実現できる。
置と回路基板との間隙に液体を充填し、半導体装置の周
囲を絶縁樹脂で封止する封止構造を有することにより、
フェースダウンで実装した半導体装置を封止する際や封
止樹脂の膨潤などによる接合部への熱応力の影響を小さ
くすることができ、信頼性の高い半導体装置の封止構造
および封止方法が実現できる。
【００１３】
【実施例】以下、本発明の一実施例の半導体装置の封止
方法と封止構造について、図面を参照しながら説明す
る。
方法と封止構造について、図面を参照しながら説明す
る。
【００１４】図１は、本発明の一実施例における半導体
装置の封止方法の概略説明図、図２は、上記実施例の封
止方法における半導体装置の封止構造の概略図である。
図１および図２において、１は半導体装置であり、２は
半導体装置１を取り付ける回路基板である。３は回路基
板２の表面上に形成された端子電極であり、４は半導体
装置１の底面に設けられた半田バンプ電極である。５は
半導体装置１と回路基板２の間隙に充填するシリコーン
オイル、６はシリコーンオイル５を滴下するディスペン
サである。７は絶縁樹脂である。
装置の封止方法の概略説明図、図２は、上記実施例の封
止方法における半導体装置の封止構造の概略図である。
図１および図２において、１は半導体装置であり、２は
半導体装置１を取り付ける回路基板である。３は回路基
板２の表面上に形成された端子電極であり、４は半導体
装置１の底面に設けられた半田バンプ電極である。５は
半導体装置１と回路基板２の間隙に充填するシリコーン
オイル、６はシリコーンオイル５を滴下するディスペン
サである。７は絶縁樹脂である。
【００１５】以上のように構成された半導体装置の封止
方法について、以下、図面を用いて説明する。まず、半
田バンプ電極４を有する半導体装置１を、回路基板２の
端子電極３の所定の位置に位置合わせを行ってフェース
ダウンで積載した後、２００〜３００℃の高温に加熱し
て半田を溶融して図１（１）に示す半導体装置１の実装
体を得る。
方法について、以下、図面を用いて説明する。まず、半
田バンプ電極４を有する半導体装置１を、回路基板２の
端子電極３の所定の位置に位置合わせを行ってフェース
ダウンで積載した後、２００〜３００℃の高温に加熱し
て半田を溶融して図１（１）に示す半導体装置１の実装
体を得る。
【００１６】その後、図１（２）に示すように半導体装
置１の近傍にディスペンサ６によってシリコーンオイル
５を適量滴下する。半導体装置１と回路基板２との間隙
は数十μｍであるために、シリコーンオイル５は毛細管
現象によって図１（３）に示すように半導体装置１と回
路基板２との間隙に充填される。
置１の近傍にディスペンサ６によってシリコーンオイル
５を適量滴下する。半導体装置１と回路基板２との間隙
は数十μｍであるために、シリコーンオイル５は毛細管
現象によって図１（３）に示すように半導体装置１と回
路基板２との間隙に充填される。
【００１７】さらに、半導体装置１の周囲を絶縁樹脂７
によってシリコーンオイル５を密封することで、図１
（４）に示す半導体装置１の封止構造を得るものであ
る。最後に、この絶縁樹脂７を熱硬化することで、図２
に示すような半導体装置１と回路基板２との間隙のシリ
コーンオイル５を密封し、かつ、半導体装置１を回路基
板２に保持した構造の半導体装置１の封止構造を得るも
のである。
によってシリコーンオイル５を密封することで、図１
（４）に示す半導体装置１の封止構造を得るものであ
る。最後に、この絶縁樹脂７を熱硬化することで、図２
に示すような半導体装置１と回路基板２との間隙のシリ
コーンオイル５を密封し、かつ、半導体装置１を回路基
板２に保持した構造の半導体装置１の封止構造を得るも
のである。
【００１８】本発明の半導体装置の封止方法は、上記し
た方法により、従来のフェースダウンで実装した半導体
装置の封止方法で問題であった封止樹脂の熱硬化時の硬
化収縮などによる接合部への熱応力がほとんどなくな
り、極めて安定で信頼性良く半導体装置を封止すること
ができる。
た方法により、従来のフェースダウンで実装した半導体
装置の封止方法で問題であった封止樹脂の熱硬化時の硬
化収縮などによる接合部への熱応力がほとんどなくな
り、極めて安定で信頼性良く半導体装置を封止すること
ができる。
【００１９】さらに、本発明の半導体装置の封止構造
は、上記した構造により、従来のフェースダウンで実装
した半導体装置の封止構造で問題であった封止樹脂の吸
湿による膨潤のための接合部への応力や、高温時や低温
時の接合部への熱応力がほとんどなくなり、極めて安定
で信頼性の良い半導体装置を封止構造を得ることができ
る。
は、上記した構造により、従来のフェースダウンで実装
した半導体装置の封止構造で問題であった封止樹脂の吸
湿による膨潤のための接合部への応力や、高温時や低温
時の接合部への熱応力がほとんどなくなり、極めて安定
で信頼性の良い半導体装置を封止構造を得ることができ
る。
【００２０】なお、本実施例では半導体装置１を半田バ
ンプにて回路基板２にフェースダウンで実装するとした
が、導電性接着剤を用いた実装方法など他の方法で半導
体装置１をフェースダウンで実装しても良い。
ンプにて回路基板２にフェースダウンで実装するとした
が、導電性接着剤を用いた実装方法など他の方法で半導
体装置１をフェースダウンで実装しても良い。
【００２１】また、半導体装置１と回路基板２との間隙
をシリコーンオイル５で充填するとしたが、その材質は
シリコーンオイル５に限られるものでなく、液体であれ
ばよい。
をシリコーンオイル５で充填するとしたが、その材質は
シリコーンオイル５に限られるものでなく、液体であれ
ばよい。
【００２２】
【発明の効果】以上に説明したように、本発明の半導体
装置の封止方法によれば、従来のフェースダウンで実装
した半導体装置の封止方法で問題であった封止樹脂の熱
硬化時の硬化収縮などによる接合部への熱応力がほとん
どなくなり、極めて安定で信頼性良く半導体装置を封止
することができる。
装置の封止方法によれば、従来のフェースダウンで実装
した半導体装置の封止方法で問題であった封止樹脂の熱
硬化時の硬化収縮などによる接合部への熱応力がほとん
どなくなり、極めて安定で信頼性良く半導体装置を封止
することができる。
【００２３】さらに、本発明の半導体装置の封止構造
は、上記した構造により、従来のフェースダウンで実装
した半導体装置の封止構造で問題であった封止樹脂の吸
湿による膨潤のための接合部への応力や、高温時や低温
時の接合部への熱応力がほとんどなくなり、極めて安定
で信頼性の良い半導体装置の封止構造を得ることができ
る。
は、上記した構造により、従来のフェースダウンで実装
した半導体装置の封止構造で問題であった封止樹脂の吸
湿による膨潤のための接合部への応力や、高温時や低温
時の接合部への熱応力がほとんどなくなり、極めて安定
で信頼性の良い半導体装置の封止構造を得ることができ
る。
【図１】本発明の一実施例における半導体装置の封止方
法の概略説明図である。
法の概略説明図である。
【図２】本発明の一実施例の半導体装置の封止構造の概
略図である。
略図である。
【図３】従来のフェースダウンで実装された半導体装置
の封止構造の概略図である。
の封止構造の概略図である。
１ 半導体装置 ２ 回路基板 ３ 端子電極 ４ 半田バンプ電極 ５ シリコーンオイル ６ ディスペンサ ７ 絶縁樹脂
Claims (8)
- 【請求項１】 半導体装置をフェースダウンで回路基板
に実装する半導体装置の封止方法において、フェースダ
ウンで実装した半導体装置と回路基板との間隙に液体を
充填する工程と、上記半導体装置の周囲を絶縁樹脂で封
止して上記液体を密封する工程とを有することを特徴と
する半導体装置の封止方法。 - 【請求項２】 半導体装置を半田バンプにて回路基板に
フェースダウンで実装したことを特徴とする請求項１記
載の半導体装置の封止方法。 - 【請求項３】 半導体装置を導電性接着剤にて回路基板
にフェースダウンで実装したことを特徴とする請求項１
記載の半導体装置の封止方法。 - 【請求項４】 半導体装置と回路基板との間隙に充填す
る液体をシリコーンオイルとしたことを特徴とする請求
項１，２又は３記載の半導体装置の封止方法。 - 【請求項５】 半導体装置をフェースダウンで回路基板
に実装する半導体装置の封止構造において、フェースダ
ウンで実装した半導体装置と回路基板との間隙に液体を
充填せしめ、上記半導体装置の周囲を絶縁樹脂で封止し
て上記液体を密封するとともに、半導体装置を回路基板
に保持したことを特徴とする半導体装置の封止構造。 - 【請求項６】 半導体装置を半田バンプにて回路基板に
フェースダウンで実装したことを特徴とする請求項５記
載の半導体装置の封止構造。 - 【請求項７】 半導体装置を導電性接着剤にて回路基板
にフェースダウンで実装したことを特徴とする請求項５
記載の半導体装置の封止構造。 - 【請求項８】 半導体装置と回路基板との間隙をシリコ
ーンオイルで充填したことを特徴とする請求項５，６又
は７記載の半導体装置の封止構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4115078A JPH05315396A (ja) | 1992-05-08 | 1992-05-08 | 半導体装置の封止方法と封止構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4115078A JPH05315396A (ja) | 1992-05-08 | 1992-05-08 | 半導体装置の封止方法と封止構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315396A true JPH05315396A (ja) | 1993-11-26 |
Family
ID=14653639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4115078A Pending JPH05315396A (ja) | 1992-05-08 | 1992-05-08 | 半導体装置の封止方法と封止構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315396A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
-
1992
- 1992-05-08 JP JP4115078A patent/JPH05315396A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864174A (en) * | 1995-10-24 | 1999-01-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad structure for preventing cracks in a molding resin |
| US6177725B1 (en) | 1995-10-24 | 2001-01-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US6459145B1 (en) | 1995-10-24 | 2002-10-01 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor |
| US6569755B2 (en) | 1995-10-24 | 2003-05-27 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| JPH09246321A (ja) | 半導体ユニット及びその形成方法 | |
| JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP2930186B2 (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
| JP2001110845A (ja) | フリップチップの実装構造 | |
| JPH0997815A (ja) | フリップチップ接合方法およびそれにより得られる半導体パッケージ | |
| JPH05315397A (ja) | 半導体装置の封止方法と封止構造 | |
| JPH0817853A (ja) | 半導体装置及びその製造方法 | |
| JPH05315396A (ja) | 半導体装置の封止方法と封止構造 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP2637684B2 (ja) | 半導体装置の封止方法 | |
| JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
| JPH06232208A (ja) | 半導体装置の封止方法と封止構造 | |
| JP3260249B2 (ja) | 半導体装置の実装方法とその実装体 | |
| JPH08241900A (ja) | フリップチップ実装体の樹脂封止方法 | |
| JP2018056303A (ja) | バンプ端子及びこれを内蔵した圧電デバイス並びにそれらの製造方法 | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JP2721789B2 (ja) | 半導体装置の封止方法 | |
| JP3565023B2 (ja) | 電子部品の実装体および電子部品 | |
| JPS63107127A (ja) | 半導体装置 | |
| JPH06232207A (ja) | 半導体装置の封止方法と封止構造 | |
| JPS62183133A (ja) | 半導体装置 | |
| JP2548891B2 (ja) | 半導体装置の実装方法とその実装体 | |
| JPH08195417A (ja) | フィルム基板及び半導体装置 |