JPH0530779U - ロジツクカウンタ - Google Patents
ロジツクカウンタInfo
- Publication number
- JPH0530779U JPH0530779U JP8047091U JP8047091U JPH0530779U JP H0530779 U JPH0530779 U JP H0530779U JP 8047091 U JP8047091 U JP 8047091U JP 8047091 U JP8047091 U JP 8047091U JP H0530779 U JPH0530779 U JP H0530779U
- Authority
- JP
- Japan
- Prior art keywords
- output
- gate
- signal
- input
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 オシロスコープ等の画面上に測定信号波形を
表示させその信号波のパルス数を目視により見い出す必
要なく一定の時間間隔内のパルス数の計測を可能とす
る。 【構成】 入力信号線21と同期信号線22に入力側が
接続されたNANDゲート12と、NANDゲート12
の出力を入力とするインバータ16の出力をカウンタ1
1の計数入力端子に接続する。カウンタ11のリセット
入力端子RESに同期信号線22とエラー信号線23を
入力とするORゲート13の出力を接続する。同期信号
線22の出力レベルが高レベルであるとき入力信号線1
2のレベルが高レベルになる信号パルスの数をカウンタ
11で計数し、カウンタ11の出力側に接続されている
表示素子15によりその計数結果を表示させる。
表示させその信号波のパルス数を目視により見い出す必
要なく一定の時間間隔内のパルス数の計測を可能とす
る。 【構成】 入力信号線21と同期信号線22に入力側が
接続されたNANDゲート12と、NANDゲート12
の出力を入力とするインバータ16の出力をカウンタ1
1の計数入力端子に接続する。カウンタ11のリセット
入力端子RESに同期信号線22とエラー信号線23を
入力とするORゲート13の出力を接続する。同期信号
線22の出力レベルが高レベルであるとき入力信号線1
2のレベルが高レベルになる信号パルスの数をカウンタ
11で計数し、カウンタ11の出力側に接続されている
表示素子15によりその計数結果を表示させる。
Description
【0001】
本考案はコンピュータ等の情報処理装置内の信号が正常か否かを調べるロジッ クカウンタに関し、特に正常動作時には一定の時間間隔内で一定の信号パルスが 出入する回路の状態を試験するために使用されるロジックカウンタに関する。
【0002】
図5は従来のこの種の装置であるオシロスコープをコンピュータシステムに接 続した場合の説明図である。図においてコンピュータ7と入出力制御装置8の間 は制御信号ケーブル26で接続されている。入出力制御装置8と磁気テープ装置 MT1〜MTNとは入出力信号ケーブル27で接続されている。コンピュータ7 と磁気テープ装置MT1〜MTNとの間でデータの入出力が行なわれている。こ のデータの入出力は一定時間の間に一定数の信号パルスが磁気テープ装置MT1 〜MTNの内の一つに入力されるかあるいはこれら磁気テープ装置MT1〜MT Nの内の一つから出力される。このコンピュータシステムにおいてデータの入出 力時にデータが正常に入力または出力されていることを調べる場合には磁気テー プ装置MT1〜MTNのうちの一台にオシロスコープ6の入力信号用プローブ9 と同期信号用プローブ10をそれぞれ入出力信号線および同期信号入出力線に接 続し、オシロスコープ6に表示される信号を表わすパルス波の波形を観測しその 観測波形上からから信号を表わすパルスの欠落の有無の調査を行いその結果から 一定時間以内に所定のパルス数の信号の入出力が行われているか否かを判断して いた。
【0003】
今迄説明したように、従来はオシロスコープ6を用いてその画面上に表示され る信号を表わすパルス波の数を読み取ることによりパルス波の欠落を観測してい たが高速データ転送の磁気テープ装置MT1〜MTNと入出力制御装置間を往来 する信号のパルス間隔が短くなるとパルス波の見落しが生じ易く、パルス数の計 数に間違いを生じ易いという問題点があった。
【0004】
第1の考案のロジックカウンタは、入力信号と同期信号とを入力とするAND ゲートと、前記同期信号とエラー信号とを入力としその論理和を出力するORゲ ートと、一方の端子が共通電位線に接続されたスイッチと、前記ANDゲートの 出力を入力としその入力パルス数のカウントを開始し結果を計数信号として出力 し前記ORゲートの出力および前記スイッチの他端とがリセット端子に接続され 少なくとも前記スイッチがONのときか前記ORゲートの出力が低レベルとなっ たときかの何れかの状態になったとき前記計数信号をクリアするカウンタと、前 記カウンタからの計数信号を入力とし計数信号に対応した数値を画面上に表示す る表示素子とを備えて構成されている。
【0005】 また、第2の考案のロジックカウンタは、前記入力信号と同期信号とを入力と するNANDゲートと、前記NANDゲートの出力を入力とするインバータと、 前記同期信号とエラー信号とを入力としその論理和を出力するORゲートと、一 方の端子が共通電位線に接続されたスイッチと、前記インバータの出力を入力と しその入力パルス数のカウントを開始し結果を計数信号として出力し前記ORゲ ートの出力および前記スイッチの他端がリセット端子に接続され少なくとも前記 スイッチがONのときか前記ORゲートの出力が低レベルとなったときかの何れ かの状態になったときに前記計数信号をクリアするカウンタと、前記表示素子と を備えて構成されている。
【0006】
次に本考案の実施例について図面を参照して説明する。図1は本考案のロジッ クカウンタの一実施例を示す回路図であり、図2は図1のロジックカウンタを磁 気テープ装置の入出力の試験に使用する場合の説明図であり、図3は本考案の別 の実施例を示す部分回路図である。図1の実施例のロジックカウンタ装置は、入 力信号線21、同期信号線22、エラー信号線23、電源線24、共通電位線2 5を有する。この入力信号線21と同期信号線22をNANDゲート12の二つ の入力端子のそれぞれに接続しNANDゲート12の出力端子をインバータ16 の入力側にイバータ16の出力をカウンタ11の計数入力端子CPに接続する。 カウンタ11の出力端子D1〜DNを表示素子15に接続する。同期信号線22 とエラー信号線23をORゲート13の二つの入力端子のそれぞれに接続し、O Rゲート13の出力端子と共通電位線25をスイッチSを介してカウンタ11の リセット端子RESに接続する。電源線24から直列に接続された抵抗器R1を 発光ダイオード14を介し、インバータ16の入力側に接続する。電源線24か ら抵抗R2を介し表示素子15に接続する。図4(A)は測定対象であるコンピ ュータシステムが正常に動作しているとき本考案のロジックカウンタの動作を説 明するタイミングチャートであり、図4(B)は対象となるコンピュータシステ ムが途中でエラー信号を発生したときの本考案のロジックカウンタの動作を示す タイミングチャートである。同期信号線22が高レベル、入力信号線21のパル ス波形が高レベル、エラー信号線23が高レベル(エラー無しのとき)の時にカ ウンタ11のクロックパルス端子CPにクロックパルスが入力されて計数が開始 され出力端子D1〜DNから出力される計数値が表示素子15に表示される。こ の計数値は入力信号線21に入力される信号のパルス数と同数である。もしエラ ー信号線21が高レベルになった場合はロジックカウンタ1が接続されている磁 気テープ装置MT1〜MTNがエラー状態で止まった状態であり、表示素子15 は同期信号が低レベルになってからエラー発生までの間に入力した入力信号のパ ルスの数だけ表示してその状態でとまる。エラー状態でないとき、同期信号が低 レベルになると同期信号線21とエラー信号線23が共に低レベルであることに よりORゲート13の出力が低レベルになるのでカウンタ11はリセットされ、 表示素子15への出力は0となる。スイッチSを押下すればカウンタ11のリセ ット端子RESが共通電位と同じ低レベルとなるので、この場合もカウンタ11 はリセットされる。発光ダイオード14は入力信号線21と同期信号線22の両 方が高レベルの時にNANDゲートの出力が低レベルとなり点灯し、ロジックカ ウンタ11が信号を検出している事を示す。図3は図1に示した発光ダイオード 14による表示が不要な場合の本発明の別の実施例を示す部分回路図である。図 3に示したANDゲート17を図1に示したNANDゲート12とインバータ1 6の代りに使用したものであり、ANDゲート17の入力側には入力信号線21 と同期信号線22が接続され、このANDゲート17の出力側はカウンタ11の 入力端子CPに接続される。図3に示されているORゲート13、スイッチS、 表示素子15、抵抗器R2は図1について説明したものと同じなので説明を省略 する。
【0007】 以上の実施例においては磁気テープ装置MT1〜MTNの入出力線上の信号に ついて測定を行う場合を説明したが、本考案のロジックカウンタはこのような場 合に限定されず同一時間間隔中に定められたパルス数の信号が往来する場合につ いてこの信号のパルス数を測定することができることは明らかである。
【0008】
以上説明したように、本考案は同期信号が高レベルとなった期間中に対象とす る信号のパルス数をカウンタにより計測してこれを表示素子上に表示させること によりオシロスコープで目視により対象とする信号波形のパルス数を数えること を必要とせずに求めることができるため、パルス数の計数間違が起こらないとい う効果を有する。
【図1】本考案のロジックカウンタの一実施例を示す回
路図である。
路図である。
【図2】図1のロジックカウンタをコンピュータシステ
ムの磁気テープ装置の入出力信号の測定のために接続し
た状態を示す説明図である。
ムの磁気テープ装置の入出力信号の測定のために接続し
た状態を示す説明図である。
【図3】図1の実施例とは別の本考案の実施例を示す回
路図である。
路図である。
【図4】図1に示した本考案のロジックカウンタの動作
を示すタイミングチャートである。
を示すタイミングチャートである。
【図5】従来のこの種の装置であるオシロスコープを測
定のためにコンピュータシステムの磁気テープ装置の入
出力信号の測定に使用した場合の説明図である。
定のためにコンピュータシステムの磁気テープ装置の入
出力信号の測定に使用した場合の説明図である。
1 ロジックカウンタ 11 カウンタ 12 NANDゲート 13 ORゲート 14 発光ダイオード 15 表示素子
Claims (3)
- 【請求項1】 入力信号と同期信号とを入力とするAN
Dゲートと、前記同期信号とエラー信号とを入力としそ
の論理和を出力するORゲートと、一方の端子が共通電
位線に接続されたスイッチと、前記ANDゲートの出力
を入力としその入力パルス数のカウントを開始し結果を
計数信号として出力し前記ORゲートの出力および前記
スイッチの他端がリセット端子に接続され少なくとも前
記スイッチがONのときか前記ORゲートの出力が低レ
ベルとなったときかの何れかの状態になったとき前記計
数信号をクリアするカウンタと、前記カウンタからの計
数信号を入力とし計数信号に対応した数値を画面上に表
示する表示素子とを備えることを特徴とするロジックカ
ウンタ。 - 【請求項2】 前記入力信号と同期信号とを入力とする
NANDゲートと、前記NANDゲートの出力を入力と
するインバータと、前記同期信号とエラー信号とを入力
としその論理和を出力するORゲートと、一方の端子が
共通電位線に接続されたスイッチと、前記インバータの
出力を入力としその入力パルス数のカウントを開始し結
果を計数信号として出力し前記ORゲートの出力および
前記スイッチの他端がリセット端子に接続され少なくと
も前記スイッチがONのときか前記ORゲートの出力が
低レベルとなったときかの何れかの状態になったとき前
記計数信号をクリアするカウンタと、前記表示素子とを
備えることを特徴とするロジックカウンタ。 - 【請求項3】 請求項2記載のロジックカウンタの前記
NANDゲートの出力と前記インバータの入力側との間
に一端が接続され他端が外部供給電源側に接続された発
光ダイオードを有することを特徴とするロジックカウン
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8047091U JPH0530779U (ja) | 1991-10-03 | 1991-10-03 | ロジツクカウンタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8047091U JPH0530779U (ja) | 1991-10-03 | 1991-10-03 | ロジツクカウンタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0530779U true JPH0530779U (ja) | 1993-04-23 |
Family
ID=13719153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8047091U Pending JPH0530779U (ja) | 1991-10-03 | 1991-10-03 | ロジツクカウンタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0530779U (ja) |
-
1991
- 1991-10-03 JP JP8047091U patent/JPH0530779U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4495621A (en) | Glitch detecting and measuring apparatus | |
US6140811A (en) | Hand-held measurement device combining two logic level indicators | |
CA1172361A (en) | Logic analyzer for a multiplexed digital bus | |
HU189723B (en) | Logic measuring instrument | |
US4906916A (en) | Signal processing device having high speed shift register | |
JP2691397B2 (ja) | ユーザに対し測定データを表示する方法およびポータブルテスト計器 | |
JPH0530779U (ja) | ロジツクカウンタ | |
KR100192775B1 (ko) | 클럭의 유무 판별 장치 | |
JP2776321B2 (ja) | ロジックアナライザ | |
CN111402770A (zh) | 显示装置的测试装置 | |
JPH0673227B2 (ja) | 磁気デイスク特性測定装置 | |
KR0178694B1 (ko) | 디스플레이 엘이디 동작상태 검사장치 | |
KR960001768A (ko) | 콘넥터 케이블 시험장치 및 그 방법 | |
JP2815041B2 (ja) | Lsi内部状態確認回路 | |
JPS5824220Y2 (ja) | グリツチ検出器 | |
KR920005922B1 (ko) | 다이얼펄스 측정회로 | |
JP2005164418A (ja) | 接点信号異常検出装置及び導通断信号検出装置 | |
SU1638679A1 (ru) | Устройство дл определени рассто ни до места неисправности в фидерных лини х | |
SU1596289A1 (ru) | Логический тестер | |
JPH0450990B2 (ja) | ||
SU1622840A1 (ru) | Устройство дл контрол параметров многопозиционных коммутационных элементов | |
KR20020022277A (ko) | 다채널 3상태 신호검출 및 표시장치 | |
JPH0548415A (ja) | パルス間隔監視方式 | |
KR20010027991A (ko) | 직접화된 시스템에서 하드웨어의 에러진단 장치 | |
JPH05180889A (ja) | パルス間隔監視方法 |