JPH05304205A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05304205A JPH05304205A JP10778892A JP10778892A JPH05304205A JP H05304205 A JPH05304205 A JP H05304205A JP 10778892 A JP10778892 A JP 10778892A JP 10778892 A JP10778892 A JP 10778892A JP H05304205 A JPH05304205 A JP H05304205A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- groove
- film
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】応力集中や絶縁特性の低下を招かない構造を有
する埋込み素子分離を提供すること。 【構成】シリコン基板1に形成された溝と、この溝の内
壁面を被覆するN/Si組成比が0.8の第1のシリコ
ン窒化膜3と、この第1のシリコン窒化膜2上に形成さ
れ、前記溝を埋めるN/Si組成比が1.0以上の第2
のシリコン窒化膜4とを有する。
する埋込み素子分離を提供すること。 【構成】シリコン基板1に形成された溝と、この溝の内
壁面を被覆するN/Si組成比が0.8の第1のシリコ
ン窒化膜3と、この第1のシリコン窒化膜2上に形成さ
れ、前記溝を埋めるN/Si組成比が1.0以上の第2
のシリコン窒化膜4とを有する。
Description
【0001】
【産業上の利用分野】本発明は埋込み素子分離領域を有
する半導体装置及びその製造方法に関する。
する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】近年、コンピュータや通信機器の重要部
分には、多数のトランジスタや抵抗等を電気回路を達成
するようにむすびつけ、1チップ上に集積化して形成し
た大規模集積回路(LSI)が多用されている。このた
め、機器全体の性能は、LSI単体の性能と大きく結び
付いている。
分には、多数のトランジスタや抵抗等を電気回路を達成
するようにむすびつけ、1チップ上に集積化して形成し
た大規模集積回路(LSI)が多用されている。このた
め、機器全体の性能は、LSI単体の性能と大きく結び
付いている。
【0003】LSI単体の性能向上は、集積度を高める
ことにより実現できる。集積度を高めるには素子分離領
域の微細化が必要である。素子分離領域の形成方法とし
ては従来よりLOCOS法が用いられているが、この方
法による素子分離領域の微細化かには限界が見えてき
た。
ことにより実現できる。集積度を高めるには素子分離領
域の微細化が必要である。素子分離領域の形成方法とし
ては従来よりLOCOS法が用いられているが、この方
法による素子分離領域の微細化かには限界が見えてき
た。
【0004】そこで、微細な素子分離領域を形成するた
めに、LOCOS法の改良を含めて数多くの方法が提案
されいるが、これらの中でも溝埋み素子分離法と呼ばれ
る方法は、微細化に有利な方法として有望しされてい
る。図11は、この方法により形成された素子分離領域
を有する単結晶シリコン基板91の断面図である。これ
を形成工程に従い説明すると、まず、フォトリソグラフ
ィ技術,異方性ドライエッチング等の技術を用いて素子
分離領域となる部分の基板表面に溝を形成する。次いで
熱酸化法を用いて溝の表面に応力緩衝用のシリコン酸化
膜92を形成する。次いでCVD法を用いて溝の内部が
埋まるように基板全面にシリコン酸化膜93を堆積す
る。最後に、異方性エッチングやウエットエッチングを
用いて基板表面のシリコン酸化膜93をエッチング除去
し、溝の内部のみにシリコン酸化膜93を残して素子分
離領域が完成する。しかしながら、この種の溝埋み素子
分離法には次のような問題があった。
めに、LOCOS法の改良を含めて数多くの方法が提案
されいるが、これらの中でも溝埋み素子分離法と呼ばれ
る方法は、微細化に有利な方法として有望しされてい
る。図11は、この方法により形成された素子分離領域
を有する単結晶シリコン基板91の断面図である。これ
を形成工程に従い説明すると、まず、フォトリソグラフ
ィ技術,異方性ドライエッチング等の技術を用いて素子
分離領域となる部分の基板表面に溝を形成する。次いで
熱酸化法を用いて溝の表面に応力緩衝用のシリコン酸化
膜92を形成する。次いでCVD法を用いて溝の内部が
埋まるように基板全面にシリコン酸化膜93を堆積す
る。最後に、異方性エッチングやウエットエッチングを
用いて基板表面のシリコン酸化膜93をエッチング除去
し、溝の内部のみにシリコン酸化膜93を残して素子分
離領域が完成する。しかしながら、この種の溝埋み素子
分離法には次のような問題があった。
【0005】即ち、シリコン酸化膜93の成膜応力が大
きいため、シリコン酸化膜92を設けても単結晶シリコ
ン基板91に欠陥が生じるという問題があった。特に溝
底部の単結晶シリコン基板91に応力が集中しやすかっ
たので、基板欠陥は溝底部の単結晶シリコン基板91に
多く発生した。このような基板欠陥は、素子特定の低下
の原因となるので防止する必要がある。また、応力に起
因する基板欠陥は、上記原因の他、シリコン酸化膜93
の熱膨張係数と単結晶シリコン基板91の熱膨脹係数と
の差によっても生じる。
きいため、シリコン酸化膜92を設けても単結晶シリコ
ン基板91に欠陥が生じるという問題があった。特に溝
底部の単結晶シリコン基板91に応力が集中しやすかっ
たので、基板欠陥は溝底部の単結晶シリコン基板91に
多く発生した。このような基板欠陥は、素子特定の低下
の原因となるので防止する必要がある。また、応力に起
因する基板欠陥は、上記原因の他、シリコン酸化膜93
の熱膨張係数と単結晶シリコン基板91の熱膨脹係数と
の差によっても生じる。
【0006】即ち、シリコン酸化膜93の熱膨張係数と
単結晶シリコン基板91の熱膨脹係数との差が大きいた
め、素子分離領域形成後の熱工程の際に、単結晶シリコ
ン基板91に大きな応力が働き、基板欠陥が生じる。
単結晶シリコン基板91の熱膨脹係数との差が大きいた
め、素子分離領域形成後の熱工程の際に、単結晶シリコ
ン基板91に大きな応力が働き、基板欠陥が生じる。
【0007】このような熱膨張係数の違いによる応力発
生は、熱膨張係数が単結晶シリコン基板91のそれに近
い絶縁膜、例えば、シリコン窒化膜を用いれば防止でき
る。しかしながら、シリコン窒化膜はSi/N組成比が
小さいほど成膜応力が大きくなるいう特性を持ってい
る。図12は、このことを表しているSi/N組成比と
成膜応力との関係を示す特性図である。この図からシリ
コン窒化膜として一般的であるSi/N組成比が3/4
のシリコン窒化膜(Si3 N4 膜)を用いた場合には、
非常に大きい成膜応力(引っ張り応力)が生じることが
分かる。
生は、熱膨張係数が単結晶シリコン基板91のそれに近
い絶縁膜、例えば、シリコン窒化膜を用いれば防止でき
る。しかしながら、シリコン窒化膜はSi/N組成比が
小さいほど成膜応力が大きくなるいう特性を持ってい
る。図12は、このことを表しているSi/N組成比と
成膜応力との関係を示す特性図である。この図からシリ
コン窒化膜として一般的であるSi/N組成比が3/4
のシリコン窒化膜(Si3 N4 膜)を用いた場合には、
非常に大きい成膜応力(引っ張り応力)が生じることが
分かる。
【0008】したがって、シリコン窒化膜としてSi3
N4 膜を用いた場合、熱膨張係数の違いによる応力によ
る基板欠陥は防止できるが、成膜時の応力による基板欠
陥は防止できないという問題を残している。
N4 膜を用いた場合、熱膨張係数の違いによる応力によ
る基板欠陥は防止できるが、成膜時の応力による基板欠
陥は防止できないという問題を残している。
【0009】このような問題は、図12から分かるよう
に、Si/N組成比をある程度大きくすれば解決ができ
るが、シリコン窒化膜はSi/N組成比が大きいほど絶
縁特性が低下するという特性を持っているため、素子分
離に必要な絶縁分離能力が確保できなくなるという新た
な問題が生じる。図13は、このことを表しているN/
Si組成比(0.6,1.0)と電流密度との関係を示
す特性図である。即ち、シリコン窒化膜が2つの電極で
挾持された構成のキャパシタに電圧を印加し、シリコン
窒化膜のN/Si組成比の違いによる電極の電流密度を
調べて得られた特性図である。この図からN/Si組成
比が小さい場合の方が電流密度が大きくなり絶縁特性が
低下していることが分かる。また、シリコン窒化膜は、
シリコン酸化膜に比べて、単結晶シリコン基板91との
エッチング選択比が小さく、溝埋込み用の絶縁膜として
は望ましくない性質を持っている。
に、Si/N組成比をある程度大きくすれば解決ができ
るが、シリコン窒化膜はSi/N組成比が大きいほど絶
縁特性が低下するという特性を持っているため、素子分
離に必要な絶縁分離能力が確保できなくなるという新た
な問題が生じる。図13は、このことを表しているN/
Si組成比(0.6,1.0)と電流密度との関係を示
す特性図である。即ち、シリコン窒化膜が2つの電極で
挾持された構成のキャパシタに電圧を印加し、シリコン
窒化膜のN/Si組成比の違いによる電極の電流密度を
調べて得られた特性図である。この図からN/Si組成
比が小さい場合の方が電流密度が大きくなり絶縁特性が
低下していることが分かる。また、シリコン窒化膜は、
シリコン酸化膜に比べて、単結晶シリコン基板91との
エッチング選択比が小さく、溝埋込み用の絶縁膜として
は望ましくない性質を持っている。
【0010】
【発明が解決しようとする課題】上述の如く、従来の溝
埋み素子分離法では、溝埋込み用の絶縁膜としてシリコ
ン酸化膜を用いていたので、溝の内部にシリコン酸化膜
を埋込む工程及び熱処理を含む工程の際に、シリコン基
板に応力が働き基板欠陥が生じるという問題があった。
また、シリコン酸化膜の代わりにシリコン窒化膜を用い
た場合には、応力に起因する基板欠陥の発生は防止でき
るが、絶縁分離能力が低下するという新たな問題が生じ
た。
埋み素子分離法では、溝埋込み用の絶縁膜としてシリコ
ン酸化膜を用いていたので、溝の内部にシリコン酸化膜
を埋込む工程及び熱処理を含む工程の際に、シリコン基
板に応力が働き基板欠陥が生じるという問題があった。
また、シリコン酸化膜の代わりにシリコン窒化膜を用い
た場合には、応力に起因する基板欠陥の発生は防止でき
るが、絶縁分離能力が低下するという新たな問題が生じ
た。
【0011】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、素子分離能力の低下及
び応力による基板欠陥の発生を防止できる構造の素子分
離領域を有する半導体装置を提供することにある。
ので、その目的とするところは、素子分離能力の低下及
び応力による基板欠陥の発生を防止できる構造の素子分
離領域を有する半導体装置を提供することにある。
【0012】
【課題を解決するための手段】本発明の骨子は、成膜応
力が小さい第1の絶縁膜と絶縁性が高い第2の絶縁膜と
からなる2重構造の絶縁膜で素子分離領域となる溝を埋
めたことにある。
力が小さい第1の絶縁膜と絶縁性が高い第2の絶縁膜と
からなる2重構造の絶縁膜で素子分離領域となる溝を埋
めたことにある。
【0013】即ち、上記の目的を達成するために、本発
明の半導体装置は、シリコン基板に形成された溝と、窒
素及び酸素の少なくとも一方の元素と珪素とを主成分に
して、前記溝の少なくとも底部に設けられた第1の絶縁
膜と、窒素及び酸素の少なくとも一方の元素と珪素とを
主成分にして、前記第1の絶縁膜が設けられた前記溝を
埋める第2の絶縁膜とを有し、この第2の絶縁膜中に占
めるシリコンの比率が前記第1の絶縁膜のそれより小さ
いことを特徴とする。
明の半導体装置は、シリコン基板に形成された溝と、窒
素及び酸素の少なくとも一方の元素と珪素とを主成分に
して、前記溝の少なくとも底部に設けられた第1の絶縁
膜と、窒素及び酸素の少なくとも一方の元素と珪素とを
主成分にして、前記第1の絶縁膜が設けられた前記溝を
埋める第2の絶縁膜とを有し、この第2の絶縁膜中に占
めるシリコンの比率が前記第1の絶縁膜のそれより小さ
いことを特徴とする。
【0014】また、本発明の半導体装置の製造方法は、
シリコン基板に溝を形成する工程と、CVD法を用いて
前記シリコン基板上に、窒素及び酸素の少なくとも一方
の元素と珪素とを主成分とする第1の絶縁膜を堆積し
て、前記溝の底部を前記第1の絶縁膜で被覆する工程
と、CVD法を用いて前記シリコン基板上に、窒素及び
酸素の少なくとも一方の元素と珪素とを主成分とし、膜
中に占めるシリコンの比率が前記第1の絶縁膜のそれよ
り小さい第2の絶縁膜を堆積して、前記溝の内部を埋め
る工程と、前記第1及び第2の絶縁膜をエッチングし
て、前記溝の内部に前記第1及び第2の絶縁膜を残置さ
せる工程とを有することを特徴とする。
シリコン基板に溝を形成する工程と、CVD法を用いて
前記シリコン基板上に、窒素及び酸素の少なくとも一方
の元素と珪素とを主成分とする第1の絶縁膜を堆積し
て、前記溝の底部を前記第1の絶縁膜で被覆する工程
と、CVD法を用いて前記シリコン基板上に、窒素及び
酸素の少なくとも一方の元素と珪素とを主成分とし、膜
中に占めるシリコンの比率が前記第1の絶縁膜のそれよ
り小さい第2の絶縁膜を堆積して、前記溝の内部を埋め
る工程と、前記第1及び第2の絶縁膜をエッチングし
て、前記溝の内部に前記第1及び第2の絶縁膜を残置さ
せる工程とを有することを特徴とする。
【0015】また、本発明の他の半導体装置の製造方法
は、シリコン基板に溝を形成する工程と、前記シリコン
基板の全面に、窒素及び酸素の少なくとも一方の元素と
珪素とを主成分とする絶縁膜を堆積して前記溝を埋める
工程と、前記絶縁膜にイオン注入を行なった後、前記絶
縁膜に熱処理を施す工程と、前記絶縁膜をエッチングし
て前記溝の内部に前記絶縁膜を残置させる工程とを有す
ることを特徴とする。また、本発明の他の半導体装置の
製造方法は、開口幅に対する深さの比が所定値以上の溝
をシリコン基板に形成する工程と、CVD法を用いて前
記シリコン基板上に、窒素及び酸素の少なくとも一方の
元素と珪素とを主成分とする絶縁膜を、前記溝の底部に
おけるシリコンの比率が、この底部より上の部分におけ
るシリコンの比率より大きくなるように堆積し、前記溝
を前記絶縁膜で埋める工程と、前記絶縁膜をエッチング
し、前記溝の内部のみに前記絶縁膜を残置させる工程と
を有することを特徴とする。
は、シリコン基板に溝を形成する工程と、前記シリコン
基板の全面に、窒素及び酸素の少なくとも一方の元素と
珪素とを主成分とする絶縁膜を堆積して前記溝を埋める
工程と、前記絶縁膜にイオン注入を行なった後、前記絶
縁膜に熱処理を施す工程と、前記絶縁膜をエッチングし
て前記溝の内部に前記絶縁膜を残置させる工程とを有す
ることを特徴とする。また、本発明の他の半導体装置の
製造方法は、開口幅に対する深さの比が所定値以上の溝
をシリコン基板に形成する工程と、CVD法を用いて前
記シリコン基板上に、窒素及び酸素の少なくとも一方の
元素と珪素とを主成分とする絶縁膜を、前記溝の底部に
おけるシリコンの比率が、この底部より上の部分におけ
るシリコンの比率より大きくなるように堆積し、前記溝
を前記絶縁膜で埋める工程と、前記絶縁膜をエッチング
し、前記溝の内部のみに前記絶縁膜を残置させる工程と
を有することを特徴とする。
【0016】
【作用】本発明の半導体装置では、少なくとも溝の底部
がシリコンの比率が大きい第1の絶縁膜で埋められるこ
とになる。シリコンの比率が大きいと応力が小さくなる
ため、溝の底部で生じやすい応力集中を緩和でき、基板
欠陥による素子特性の低下を防止できる。また、シリコ
ンの比率が大きいと絶縁特性が低下するが、本発明の場
合、第1の絶縁膜で埋められなかった溝の内部は、シリ
コンの比率が小さい、つまり、絶縁特性が良好な第2の
絶縁膜で埋められている。このため、絶縁膜全体として
は十分な絶縁特性を有する溝埋込み用絶縁膜として機能
する。したがって、素子分離能力の低下及び基板欠陥の
発生を防止できる構造の素子分離領域が得られる。
がシリコンの比率が大きい第1の絶縁膜で埋められるこ
とになる。シリコンの比率が大きいと応力が小さくなる
ため、溝の底部で生じやすい応力集中を緩和でき、基板
欠陥による素子特性の低下を防止できる。また、シリコ
ンの比率が大きいと絶縁特性が低下するが、本発明の場
合、第1の絶縁膜で埋められなかった溝の内部は、シリ
コンの比率が小さい、つまり、絶縁特性が良好な第2の
絶縁膜で埋められている。このため、絶縁膜全体として
は十分な絶縁特性を有する溝埋込み用絶縁膜として機能
する。したがって、素子分離能力の低下及び基板欠陥の
発生を防止できる構造の素子分離領域が得られる。
【0017】また、本発明の半導体装置の製造方法で
は、CVD法を用いて第1,第2の絶縁膜の成膜を行な
っているので、窒素原料ガスの流量又は酸素原料ガスの
流量を調整することでシリコンの比率を制御できる。こ
のため、容易に、溝の内壁面を応力の小さい第1の絶縁
膜で被覆でき、この第1の絶縁膜で埋められなかった溝
の内部を絶縁性の高い第2の絶縁膜で埋めることができ
る。したがって、素子分離能力の低下や基板欠陥を招く
こと無く、溝を絶縁膜で埋めることができる。
は、CVD法を用いて第1,第2の絶縁膜の成膜を行な
っているので、窒素原料ガスの流量又は酸素原料ガスの
流量を調整することでシリコンの比率を制御できる。こ
のため、容易に、溝の内壁面を応力の小さい第1の絶縁
膜で被覆でき、この第1の絶縁膜で埋められなかった溝
の内部を絶縁性の高い第2の絶縁膜で埋めることができ
る。したがって、素子分離能力の低下や基板欠陥を招く
こと無く、溝を絶縁膜で埋めることができる。
【0018】また、本発明の他の半導体装置の製造方法
では、シリコン基板の全面に絶縁膜を堆積して前記溝を
埋めた後、前記絶縁膜にイオン注入を行なっている。イ
オン注入されたシリコン窒化膜等の絶縁膜に熱処理を行
なうと絶縁特性が改善されることが知られている。この
ため、例えば、シリコンの比率が大きい、つまり、応力
の小さいシリコン窒化膜で溝を埋め、溝内部のシリコン
窒化膜にイオンが届く条件でイオン注入を行なえば、溝
上部のシリコン窒化膜だけを高絶縁化できる。したがっ
て、素子分離能力の低下や基板欠陥を招くこと無く、溝
をシリコン窒化膜等の絶縁膜で埋めることができる。
では、シリコン基板の全面に絶縁膜を堆積して前記溝を
埋めた後、前記絶縁膜にイオン注入を行なっている。イ
オン注入されたシリコン窒化膜等の絶縁膜に熱処理を行
なうと絶縁特性が改善されることが知られている。この
ため、例えば、シリコンの比率が大きい、つまり、応力
の小さいシリコン窒化膜で溝を埋め、溝内部のシリコン
窒化膜にイオンが届く条件でイオン注入を行なえば、溝
上部のシリコン窒化膜だけを高絶縁化できる。したがっ
て、素子分離能力の低下や基板欠陥を招くこと無く、溝
をシリコン窒化膜等の絶縁膜で埋めることができる。
【0019】また、本発明の他の半導体装置の製造方法
では、開口幅に対する深さの比(深さ/開口幅)が所定
値以上の溝をシリコン基板に形成している。このため、
例えば、この比を2以上にすれば、溝下部には窒素原料
ガスや酸素原料ガスの原料ガスが届き難くなり、溝上部
に供給される上記原料ガスの量を多くできる。したがっ
て、溝下部にはシリコンの比率が大きい低応力の絶縁膜
を形成でき、溝上部にはシリコンの比率が小さい高絶縁
性の絶縁膜を形成できるので、素子分離能力の低下や基
板欠陥を招くこと無く、溝をシリコン窒化膜で埋めるこ
とができる。
では、開口幅に対する深さの比(深さ/開口幅)が所定
値以上の溝をシリコン基板に形成している。このため、
例えば、この比を2以上にすれば、溝下部には窒素原料
ガスや酸素原料ガスの原料ガスが届き難くなり、溝上部
に供給される上記原料ガスの量を多くできる。したがっ
て、溝下部にはシリコンの比率が大きい低応力の絶縁膜
を形成でき、溝上部にはシリコンの比率が小さい高絶縁
性の絶縁膜を形成できるので、素子分離能力の低下や基
板欠陥を招くこと無く、溝をシリコン窒化膜で埋めるこ
とができる。
【0020】
【実施例】以下、図面を参照しながら実施例を説明す
る。図1は、本発明の第1の実施例に係わる素子分離領
域の形成方法を示す工程断面図である。
る。図1は、本発明の第1の実施例に係わる素子分離領
域の形成方法を示す工程断面図である。
【0021】まず、図1(a)に示すように、主面が
(100)、比抵抗が4.5〜6Ωcm程度のp型の単
結晶シリコン基板1を用意し、この単結晶シリコン基板
1の素子分離領域となる表面部分に開口幅が0.3μm
の溝をフォトリソグラフィなどを利用して形成する。次
いでこの単結晶シリコン基板1を900℃、塩酸10%
を含む酸素雰囲気中で熱酸化して、基板全面に厚さ25
nmのシリコン酸化膜2を形成する。このシリコン酸化
膜2は、基板表面の界面準位を下げたり、基板中への汚
染物混入を防止したりするために設けられるものであ
り、1nm以上の膜厚で形成するのが好ましい。また、
膜応力の点から50nm以下の膜厚が好ましい。次いで
単結晶シリコン基板1をLPCVD装置に収容した後、
成膜温度780℃,成膜圧力0.3Torr,ジクロル
シラン流量200cc/分,アンモニア流量15cc/
分の条件で、N/Si組成比0.8で、膜厚50nmの
第1のシリコン窒化膜3をシリコン酸化膜2上に堆積す
る。次いでアンモニアの流量を連続的に200cc/分
まで増加させ、つまり、ジクロルシラン及びアンモニア
の流量を伴に200cc/分にして、N/Si組成比が
1.0以上,膜厚が300nmの第2のシリコン窒化膜
4を第1のシリコン窒化膜3上に堆積して溝を埋める。
(100)、比抵抗が4.5〜6Ωcm程度のp型の単
結晶シリコン基板1を用意し、この単結晶シリコン基板
1の素子分離領域となる表面部分に開口幅が0.3μm
の溝をフォトリソグラフィなどを利用して形成する。次
いでこの単結晶シリコン基板1を900℃、塩酸10%
を含む酸素雰囲気中で熱酸化して、基板全面に厚さ25
nmのシリコン酸化膜2を形成する。このシリコン酸化
膜2は、基板表面の界面準位を下げたり、基板中への汚
染物混入を防止したりするために設けられるものであ
り、1nm以上の膜厚で形成するのが好ましい。また、
膜応力の点から50nm以下の膜厚が好ましい。次いで
単結晶シリコン基板1をLPCVD装置に収容した後、
成膜温度780℃,成膜圧力0.3Torr,ジクロル
シラン流量200cc/分,アンモニア流量15cc/
分の条件で、N/Si組成比0.8で、膜厚50nmの
第1のシリコン窒化膜3をシリコン酸化膜2上に堆積す
る。次いでアンモニアの流量を連続的に200cc/分
まで増加させ、つまり、ジクロルシラン及びアンモニア
の流量を伴に200cc/分にして、N/Si組成比が
1.0以上,膜厚が300nmの第2のシリコン窒化膜
4を第1のシリコン窒化膜3上に堆積して溝を埋める。
【0022】次に図1(b)に示すように、溝から溢れ
たシリコン基板1上の第1,第2のシリコン窒化膜3,
4を機械研磨を用いて除去して、溝の内部のみに第1,
第2のシリコン窒化膜3,4を残す。最後に、弗化アン
モニウム溶液を用いて基板表面上のシリコン酸化膜2を
除去し、素子分離領域が完成する。
たシリコン基板1上の第1,第2のシリコン窒化膜3,
4を機械研磨を用いて除去して、溝の内部のみに第1,
第2のシリコン窒化膜3,4を残す。最後に、弗化アン
モニウム溶液を用いて基板表面上のシリコン酸化膜2を
除去し、素子分離領域が完成する。
【0023】本実施例では、溝の内壁面がN/Si組成
比(0.8)が小さいシリコン窒化膜3で被覆されてい
る。N/Si組成比が小さいシリコン窒化膜は、図12
の説明から分かるように、成膜応力が小さいのでシリコ
ン窒化膜3の成膜応力によってシリコン基板1に欠陥が
発生し素子特性が低下するという問題は生じない。ま
た、シリコン窒化膜3で埋められなかった溝の内部は、
N/Si組成比(1.0以上)が大きいシリコン窒化膜
4で完全に埋められている。N/Si組成比が大きいシ
リコン窒化膜は、図13の説明から分かるように、絶縁
特性が良いのでシリコン窒化膜3の絶縁能力の不足がシ
リコン窒化膜4で補なわれる結果、シリコン窒化膜全体
の絶縁特性は良好なものになる。また、絶縁特性は溝を
深く形成することでも改善できる。即ち、リーク電流は
溝の上下を往復する経路で流れるので、溝が深ければシ
リコン窒化膜2の絶縁特性が多少低くても実用上は問題
ない。また、シリコン基板1に働くシリコン窒化膜4の
応力はシリコン窒化膜3により低減される。
比(0.8)が小さいシリコン窒化膜3で被覆されてい
る。N/Si組成比が小さいシリコン窒化膜は、図12
の説明から分かるように、成膜応力が小さいのでシリコ
ン窒化膜3の成膜応力によってシリコン基板1に欠陥が
発生し素子特性が低下するという問題は生じない。ま
た、シリコン窒化膜3で埋められなかった溝の内部は、
N/Si組成比(1.0以上)が大きいシリコン窒化膜
4で完全に埋められている。N/Si組成比が大きいシ
リコン窒化膜は、図13の説明から分かるように、絶縁
特性が良いのでシリコン窒化膜3の絶縁能力の不足がシ
リコン窒化膜4で補なわれる結果、シリコン窒化膜全体
の絶縁特性は良好なものになる。また、絶縁特性は溝を
深く形成することでも改善できる。即ち、リーク電流は
溝の上下を往復する経路で流れるので、溝が深ければシ
リコン窒化膜2の絶縁特性が多少低くても実用上は問題
ない。また、シリコン基板1に働くシリコン窒化膜4の
応力はシリコン窒化膜3により低減される。
【0024】かくして本実施例によれば、N/Si組成
比が小さいシリコン窒化膜3とN/Si組成比が大きい
シリコン窒化膜4との2重構造のシリコン窒化膜で溝を
埋めることで、十分な絶縁能力を確保できると共に、応
力集中に起因する素子特性の低下を防止でき、今後のU
lSIの微細化に十分対応できる素子分離領域が得られ
る。図2,図3は、本発明の第2の実施例に係わる素子
分離領域及びゲート電極の形成方法を示す工程断面図で
ある。
比が小さいシリコン窒化膜3とN/Si組成比が大きい
シリコン窒化膜4との2重構造のシリコン窒化膜で溝を
埋めることで、十分な絶縁能力を確保できると共に、応
力集中に起因する素子特性の低下を防止でき、今後のU
lSIの微細化に十分対応できる素子分離領域が得られ
る。図2,図3は、本発明の第2の実施例に係わる素子
分離領域及びゲート電極の形成方法を示す工程断面図で
ある。
【0025】まず、図2(a)に示すように、主面が
(100)で、比抵抗が4.5〜6Ωcm程度のp型の
単結晶シリコン基板11を用意し、この単結晶シリコン
基板11を800℃,塩酸10%を含む酸素雰囲気中で
熱酸化して基板全面に厚さ16nmのシリコン酸化膜1
2を形成する。次いでLPCVD装置を用いて厚さ20
0nmの多結晶シリコン膜13をシリコン酸化膜12上
に堆積した後、この多結晶シリコン膜13上に厚さ10
00nmのポジ型のフォトレジスト14を塗布する。
(100)で、比抵抗が4.5〜6Ωcm程度のp型の
単結晶シリコン基板11を用意し、この単結晶シリコン
基板11を800℃,塩酸10%を含む酸素雰囲気中で
熱酸化して基板全面に厚さ16nmのシリコン酸化膜1
2を形成する。次いでLPCVD装置を用いて厚さ20
0nmの多結晶シリコン膜13をシリコン酸化膜12上
に堆積した後、この多結晶シリコン膜13上に厚さ10
00nmのポジ型のフォトレジスト14を塗布する。
【0026】次に図2(b)に示すように、フォトリソ
グラフィ等を利用して素子分離領域のフォトレジスト1
4を除去する。次いで残ったフォトレジストをマスクに
用いて、異方性ドライエッチングにより、多結晶シリコ
ン膜13,シリコン酸化膜12、単結晶シリコン基板1
1を順次エッチングして、シリコン基板11に溝を形成
する。
グラフィ等を利用して素子分離領域のフォトレジスト1
4を除去する。次いで残ったフォトレジストをマスクに
用いて、異方性ドライエッチングにより、多結晶シリコ
ン膜13,シリコン酸化膜12、単結晶シリコン基板1
1を順次エッチングして、シリコン基板11に溝を形成
する。
【0027】次に図2(c)に示すように、強酸などを
用いてフォトレジスト14を除去した後、950℃の窒
素雰囲気中でアニールを行ない、続いて900℃,塩酸
10%を含む酸素雰囲気中で厚さ35nmのシリコン酸
化膜15を基板表面及び溝の内壁面に形成する。次いで
LPCVD装置を用い、N/Si比が0.8程度で厚さ
が1000nmのシリコン窒化膜16を全面に堆積して
溝を埋める。
用いてフォトレジスト14を除去した後、950℃の窒
素雰囲気中でアニールを行ない、続いて900℃,塩酸
10%を含む酸素雰囲気中で厚さ35nmのシリコン酸
化膜15を基板表面及び溝の内壁面に形成する。次いで
LPCVD装置を用い、N/Si比が0.8程度で厚さ
が1000nmのシリコン窒化膜16を全面に堆積して
溝を埋める。
【0028】次に図3(a)に示すように、加速電圧1
50kV、ドーズ量1×1016/cm2 の条件で酸素イ
オンをシリコン窒化膜16に注入した後、酸素雰囲気中
でのアニール処理を行なう。アニール温度は、例えば、
950℃が良い。イオン注入したシリコン窒化膜16に
アニール処理を施すと原子組成が変化して絶縁特性が改
善されるので、シリコン窒化膜16の上部は絶縁特性に
優れたシリコン酸化窒化膜17に変わる。図4は、その
ことを表す図で、イオン注入量と電流(リーク電流)と
の関係を示す特性図である。即ち、イオン注入後にアニ
ール処理(950℃)が施されたシリコン窒化膜が、2
つの電極で挾持された構成のキャパシタに電圧を印加
し、シリコン窒化膜中の酸素イオン量の違いによる電極
に流れる電流(リーク電流)を調べて得られた特性図で
ある。図中、曲線aはドーズ量が0/cm2 (イオン注
入なし),曲線bはドーズ量が5×1018/cm2 、曲
線cはドーズ量が1×1019/cm2 の場合の特性曲線
である。この図から酸素イオンを注入することにより、
リーク電流が減少し絶縁特性を改善できることが分か
る。
50kV、ドーズ量1×1016/cm2 の条件で酸素イ
オンをシリコン窒化膜16に注入した後、酸素雰囲気中
でのアニール処理を行なう。アニール温度は、例えば、
950℃が良い。イオン注入したシリコン窒化膜16に
アニール処理を施すと原子組成が変化して絶縁特性が改
善されるので、シリコン窒化膜16の上部は絶縁特性に
優れたシリコン酸化窒化膜17に変わる。図4は、その
ことを表す図で、イオン注入量と電流(リーク電流)と
の関係を示す特性図である。即ち、イオン注入後にアニ
ール処理(950℃)が施されたシリコン窒化膜が、2
つの電極で挾持された構成のキャパシタに電圧を印加
し、シリコン窒化膜中の酸素イオン量の違いによる電極
に流れる電流(リーク電流)を調べて得られた特性図で
ある。図中、曲線aはドーズ量が0/cm2 (イオン注
入なし),曲線bはドーズ量が5×1018/cm2 、曲
線cはドーズ量が1×1019/cm2 の場合の特性曲線
である。この図から酸素イオンを注入することにより、
リーク電流が減少し絶縁特性を改善できることが分か
る。
【0029】次に図3(b)に示すように、多結晶シリ
コン膜13をストッパに用いてシリコン窒化窒化膜17
を機械研磨することにより、素子領域上のシリコン酸化
窒化膜17,シリコン酸化膜15を除去し、溝の内部だ
けにシリコン酸化窒化膜17を残す。最後に、LPCV
D装置を用いて厚さ200nmの多結晶シリコン膜18
を全面に堆積した後、多結晶シリコン膜13,18をパ
ターニングして素子分離領域19とゲート電極20とが
完成する。
コン膜13をストッパに用いてシリコン窒化窒化膜17
を機械研磨することにより、素子領域上のシリコン酸化
窒化膜17,シリコン酸化膜15を除去し、溝の内部だ
けにシリコン酸化窒化膜17を残す。最後に、LPCV
D装置を用いて厚さ200nmの多結晶シリコン膜18
を全面に堆積した後、多結晶シリコン膜13,18をパ
ターニングして素子分離領域19とゲート電極20とが
完成する。
【0030】以上述べた方法によれば、溝の下部はN/
Si比(0.8程度)が小さいシリコン窒化膜16で埋
められているので、溝底部での応力集中を緩和でき、基
板欠陥による素子特性の低下を防止できる。また、溝の
上部は絶縁性の高いシリコン酸化窒化膜17で埋められ
ているので、溝埋込み用絶縁膜の全体としての絶縁特性
は良好なものになる。更に、本実施例によれば、シリコ
ン酸化窒化膜17の表面がシリコン酸化膜12の表面よ
り高く形成されているので、シリコン酸化窒化膜17の
表面とシリコン酸化膜12の表面とが同じ高さの場合に
比べて、シリコン酸化膜12の角部での電界集中が小さ
くなるという利点がある。図5は、本発明の第3の実施
例に係わる素子分離領域の形成方法を示す工程断面図で
ある。
Si比(0.8程度)が小さいシリコン窒化膜16で埋
められているので、溝底部での応力集中を緩和でき、基
板欠陥による素子特性の低下を防止できる。また、溝の
上部は絶縁性の高いシリコン酸化窒化膜17で埋められ
ているので、溝埋込み用絶縁膜の全体としての絶縁特性
は良好なものになる。更に、本実施例によれば、シリコ
ン酸化窒化膜17の表面がシリコン酸化膜12の表面よ
り高く形成されているので、シリコン酸化窒化膜17の
表面とシリコン酸化膜12の表面とが同じ高さの場合に
比べて、シリコン酸化膜12の角部での電界集中が小さ
くなるという利点がある。図5は、本発明の第3の実施
例に係わる素子分離領域の形成方法を示す工程断面図で
ある。
【0031】まず、図5(a)に示すように、主面が
(100)で、比抵抗が4.5〜6Ωcm程度のp型の
単結晶シリコン基板21を用意し、この単結晶シリコン
基板21を950℃,塩酸10%を含む酸素雰囲気中で
熱酸化して基板全面に厚さ25nmのシリコン酸化膜2
2を形成する。次いでLPCVD装置を用いてシリコン
酸化膜22上に厚さ200nmのシリコン酸化膜23を
堆積した後、このシリコン酸化膜23上に厚さ1000
nmのポジ型のフォトレジスト24を塗布し、続いてフ
ォトリソグラフィを用いてフォトレジスト24をパター
ニングし、素子分離領域のフォトレジスト24を除去す
る。
(100)で、比抵抗が4.5〜6Ωcm程度のp型の
単結晶シリコン基板21を用意し、この単結晶シリコン
基板21を950℃,塩酸10%を含む酸素雰囲気中で
熱酸化して基板全面に厚さ25nmのシリコン酸化膜2
2を形成する。次いでLPCVD装置を用いてシリコン
酸化膜22上に厚さ200nmのシリコン酸化膜23を
堆積した後、このシリコン酸化膜23上に厚さ1000
nmのポジ型のフォトレジスト24を塗布し、続いてフ
ォトリソグラフィを用いてフォトレジスト24をパター
ニングし、素子分離領域のフォトレジスト24を除去す
る。
【0032】次に図5(b)に示すように、残ったフォ
トレジスト24をマスクに用いた異方性ドライエッチン
グにより、シリコン酸化膜23,22、単結晶シリコン
基板21を順次エッチングして基板表面に溝を形成す
る。次いで強酸などを用いてフォトレジスト24を除去
した後、弗化アンモニウム溶液を用いてシリコン酸化膜
22,23を除去する。次いで単結晶シリコン基板21
を900℃,塩酸10%を含む酸素雰囲気中で熱酸化し
て基板表面及び溝の内壁面に厚さ35nmのシリコン酸
化膜25を形成した後、LPCVD装置を用いてN/S
i比が0.8程度で、厚さが100nmのシリコン窒化
膜26を全面に堆積して溝を埋める。
トレジスト24をマスクに用いた異方性ドライエッチン
グにより、シリコン酸化膜23,22、単結晶シリコン
基板21を順次エッチングして基板表面に溝を形成す
る。次いで強酸などを用いてフォトレジスト24を除去
した後、弗化アンモニウム溶液を用いてシリコン酸化膜
22,23を除去する。次いで単結晶シリコン基板21
を900℃,塩酸10%を含む酸素雰囲気中で熱酸化し
て基板表面及び溝の内壁面に厚さ35nmのシリコン酸
化膜25を形成した後、LPCVD装置を用いてN/S
i比が0.8程度で、厚さが100nmのシリコン窒化
膜26を全面に堆積して溝を埋める。
【0033】次に図5(c)に示すように、厚さ400
nmのポジ型のフォトレジスト27を塗布した後、フォ
トリソグラフィを用いてフォトレジスト27をパターニ
ングし、溝の上部のみにフォトレジスト27を残す。こ
のとき、フォトレジスト27の上面とシリコン窒化膜2
6の上面とは略同一平面にある。次いで加速電圧100
kV,ドーズ量1×1016/cm2 の条件で弗素イオン
をシリコン窒化膜26にイオン注入する。このイオン注
入の結果、基板表面上の弗素イオンが注入されたシリコ
ン窒化膜26aのエッチングレートは、弗素イオンが注
入されなかった溝内部のシリコン窒化膜26のそれより
高くなる。
nmのポジ型のフォトレジスト27を塗布した後、フォ
トリソグラフィを用いてフォトレジスト27をパターニ
ングし、溝の上部のみにフォトレジスト27を残す。こ
のとき、フォトレジスト27の上面とシリコン窒化膜2
6の上面とは略同一平面にある。次いで加速電圧100
kV,ドーズ量1×1016/cm2 の条件で弗素イオン
をシリコン窒化膜26にイオン注入する。このイオン注
入の結果、基板表面上の弗素イオンが注入されたシリコ
ン窒化膜26aのエッチングレートは、弗素イオンが注
入されなかった溝内部のシリコン窒化膜26のそれより
高くなる。
【0034】次に図5(c)に示すように、エッチング
レートの低いシリコン窒化膜26をエッチングストッパ
に用いて、フォトレジスト27及びエッチングレートの
高いシリコン窒化膜26aを除去する。最後に、溝上部
のシリコン酸化膜26に、例えば、酸素イオンを注入し
た後にアニール処理を行ない、溝上部に絶縁性の高いシ
リコン酸化窒化膜28を形成して素子分離領域が完成す
る。以上述べた方法によれば、シリコン窒化膜26自身
がエッチングストッパとして働くので、余計なエッチン
グストッパを形成し、除去する手間が省ける。
レートの低いシリコン窒化膜26をエッチングストッパ
に用いて、フォトレジスト27及びエッチングレートの
高いシリコン窒化膜26aを除去する。最後に、溝上部
のシリコン酸化膜26に、例えば、酸素イオンを注入し
た後にアニール処理を行ない、溝上部に絶縁性の高いシ
リコン酸化窒化膜28を形成して素子分離領域が完成す
る。以上述べた方法によれば、シリコン窒化膜26自身
がエッチングストッパとして働くので、余計なエッチン
グストッパを形成し、除去する手間が省ける。
【0035】また、溝の底部はN/Siが小さい(0.
8程度)シリコン窒化膜26で埋められているので、成
膜時の応力によってシリコン基板21に欠陥が生じて素
子特性が低下するという問題は生じない。また、溝上部
は絶縁性の高いシリコン酸化窒化膜28で埋められてい
るので、十分な素子分離特性が得られる。図6は、本発
明の第4の実施例に係わる素子分離領域の形成方法を示
す工程断面図である。
8程度)シリコン窒化膜26で埋められているので、成
膜時の応力によってシリコン基板21に欠陥が生じて素
子特性が低下するという問題は生じない。また、溝上部
は絶縁性の高いシリコン酸化窒化膜28で埋められてい
るので、十分な素子分離特性が得られる。図6は、本発
明の第4の実施例に係わる素子分離領域の形成方法を示
す工程断面図である。
【0036】まず、図6(a)に示すように、主面が
(100)で、比抵抗が4.5〜6Ωcm程度のp型の
単結晶シリコン基板31を用意し、この単結晶シリコン
基板31を950℃,塩酸10%を含む酸素雰囲気中で
熱酸化して基板全面に厚さ25nmのシリコン酸化膜3
2を形成する。次いでLPCVD装置を用いてシリコン
酸化膜32上に厚さ200nmのシリコン酸化膜33を
堆積した後、このシリコン酸化膜33上に厚さ1000
nmのポジ型のフォトレジスト34を塗布し、続いてフ
ォトリソグラフィを用いてフォトレジスト34をパター
ニングし、素子分離領域のフォトレジスト34を除去す
る。
(100)で、比抵抗が4.5〜6Ωcm程度のp型の
単結晶シリコン基板31を用意し、この単結晶シリコン
基板31を950℃,塩酸10%を含む酸素雰囲気中で
熱酸化して基板全面に厚さ25nmのシリコン酸化膜3
2を形成する。次いでLPCVD装置を用いてシリコン
酸化膜32上に厚さ200nmのシリコン酸化膜33を
堆積した後、このシリコン酸化膜33上に厚さ1000
nmのポジ型のフォトレジスト34を塗布し、続いてフ
ォトリソグラフィを用いてフォトレジスト34をパター
ニングし、素子分離領域のフォトレジスト34を除去す
る。
【0037】次に図6(b)に示すように、残ったフォ
トレジスト34をマスクに用いた異方性ドライエッチン
グにより、シリコン酸化膜33,32、単結晶シリコン
基板31を順次エッチングして基板表面に開口幅0.3
μm,深さ0.8μmの溝を形成すると共に、後工程の
溝埋込み用絶縁膜の形成工程のときにこの溝埋込み用絶
縁膜中に巣が生じないように、基板表面に垂直な方向に
対して5°の傾斜を溝の側壁につける。次いで希薄弗化
アンモニウム溶液中でシリコン酸化膜33及びシリコン
酸化膜22を20nm後退させる。これは溝埋込み用絶
縁膜により溝の開口部の角が覆われるようにするためで
ある。これにより素子分離領域が完成した後の熱工程の
際に、溝の側壁が酸化されることで生じる応力集中を防
止できる。次いで強酸などを用いてフォトレジスト34
を除去した後、単結晶シリコン基板31を900℃,塩
酸10%を含む酸素雰囲気中で熱酸化してシリコンが露
出した基板表面及び溝の内壁面に厚さ15nmのシリコ
ン酸化膜35を形成する。次いでLPCVD装置を用
い、成膜温度が780℃,成膜圧力が0.3Torr,
原料ガスのジクロルシランの流量が200cc/分,ア
ンモニアの流量が20cc/分という条件で、つまり、
成膜反応が窒素についての供給律速になる条件で全面に
厚さ600nmのシリコン窒化膜36を堆積する。この
とき、基板表面から深さ0.5μm程度より上の領域に
は、N/Si組成比が0.8の絶縁性の高いシリコン窒
化膜36aが形成される。一方、それ以下の領域には、
溝の形状が原因して、つまり、溝のアスペクト比(深さ
/幅)が2.0以上なので十分なアンモニアが供給され
ず、N/Si組成比が0.5程度の低応力のシリコン窒
化膜36bが形成される。
トレジスト34をマスクに用いた異方性ドライエッチン
グにより、シリコン酸化膜33,32、単結晶シリコン
基板31を順次エッチングして基板表面に開口幅0.3
μm,深さ0.8μmの溝を形成すると共に、後工程の
溝埋込み用絶縁膜の形成工程のときにこの溝埋込み用絶
縁膜中に巣が生じないように、基板表面に垂直な方向に
対して5°の傾斜を溝の側壁につける。次いで希薄弗化
アンモニウム溶液中でシリコン酸化膜33及びシリコン
酸化膜22を20nm後退させる。これは溝埋込み用絶
縁膜により溝の開口部の角が覆われるようにするためで
ある。これにより素子分離領域が完成した後の熱工程の
際に、溝の側壁が酸化されることで生じる応力集中を防
止できる。次いで強酸などを用いてフォトレジスト34
を除去した後、単結晶シリコン基板31を900℃,塩
酸10%を含む酸素雰囲気中で熱酸化してシリコンが露
出した基板表面及び溝の内壁面に厚さ15nmのシリコ
ン酸化膜35を形成する。次いでLPCVD装置を用
い、成膜温度が780℃,成膜圧力が0.3Torr,
原料ガスのジクロルシランの流量が200cc/分,ア
ンモニアの流量が20cc/分という条件で、つまり、
成膜反応が窒素についての供給律速になる条件で全面に
厚さ600nmのシリコン窒化膜36を堆積する。この
とき、基板表面から深さ0.5μm程度より上の領域に
は、N/Si組成比が0.8の絶縁性の高いシリコン窒
化膜36aが形成される。一方、それ以下の領域には、
溝の形状が原因して、つまり、溝のアスペクト比(深さ
/幅)が2.0以上なので十分なアンモニアが供給され
ず、N/Si組成比が0.5程度の低応力のシリコン窒
化膜36bが形成される。
【0038】最後に、図6(c)に示すように、シリコ
ン酸化膜33をストッパに用いてシリコン窒化膜36a
を機械研磨した後、弗化アンモニウム溶液を用いてシリ
コン酸化膜33及びこれによって覆われる部分のシリコ
ン酸化膜32を除去して素子分離領域が完成する。
ン酸化膜33をストッパに用いてシリコン窒化膜36a
を機械研磨した後、弗化アンモニウム溶液を用いてシリ
コン酸化膜33及びこれによって覆われる部分のシリコ
ン酸化膜32を除去して素子分離領域が完成する。
【0039】以上述べた方法によれば、溝下部のシリコ
ン窒化膜36bの成膜応力が小さいので、本来応力集中
を惹起しやすい溝底部での応力集中を緩和でき、基板欠
陥による素子特性の低下を防止できる。また、溝上部に
は絶縁性の高いシリコン窒化膜36aが形成されている
ので、十分な分離特性が得られる。
ン窒化膜36bの成膜応力が小さいので、本来応力集中
を惹起しやすい溝底部での応力集中を緩和でき、基板欠
陥による素子特性の低下を防止できる。また、溝上部に
は絶縁性の高いシリコン窒化膜36aが形成されている
ので、十分な分離特性が得られる。
【0040】図7は、本発明の第5の実施例に係わる素
子分離領域の構造を示す断面図である。本実施例が第4
の実施例と異なる点は、一酸化二窒素を追加した原料ガ
スを用いてシリコン窒化膜を形成したことにある。即
ち、本実施例では、一酸化二窒素の量でシリコン窒化膜
の成膜応力及び絶縁特性を制御している。
子分離領域の構造を示す断面図である。本実施例が第4
の実施例と異なる点は、一酸化二窒素を追加した原料ガ
スを用いてシリコン窒化膜を形成したことにある。即
ち、本実施例では、一酸化二窒素の量でシリコン窒化膜
の成膜応力及び絶縁特性を制御している。
【0041】まず、図7(a)に示すように、第4の実
施例と同様な方法を用いて、単結晶シリコン基板41上
にシリコン酸化膜42,43を形成した後、開口幅が
0.3μm,深さが1.5μmで、基板表面に垂直な方
向に対して5°の傾斜の側壁を有する溝を形成する。
施例と同様な方法を用いて、単結晶シリコン基板41上
にシリコン酸化膜42,43を形成した後、開口幅が
0.3μm,深さが1.5μmで、基板表面に垂直な方
向に対して5°の傾斜の側壁を有する溝を形成する。
【0042】次に図7(b)に示すように、希薄弗化ア
ンモニウム溶液を用いてシリコン酸化膜43及びその下
のシリコン酸化膜42を20nmほど後退させる。次い
で単結晶シリコン基板41を900℃,塩酸10%を含
む酸素雰囲気中で熱酸化しすることでシリコンが露出し
た基板表面及び溝の内壁面に厚さ15nmのシリコン酸
化膜44を形成する。この後、LPCVD装置を用い、
成膜温度が780℃,成膜圧力が0.3Torr,原料
ガスのジクロルシランの流量が200cc/分,アンモ
ニアの流量が20cc/分,一酸化二窒素の流量が5c
c/分という条件で、全面に厚さ600nmのシリコン
酸化窒化膜45を堆積して溝を埋める。このとき、基板
表面から深さ0.5μm程度より上の領域には、絶縁特
性に優れたシリコン酸化窒化膜45aが形成され、一
方、それ以下の領域では、一酸化二窒素が溝の上部で消
費されるため、十分な一酸化二窒素が供給されず、N/
Si組成比が0.5程度で、酸素含有量の少ない低応力
のシリコン酸化窒化膜45bが形成される。
ンモニウム溶液を用いてシリコン酸化膜43及びその下
のシリコン酸化膜42を20nmほど後退させる。次い
で単結晶シリコン基板41を900℃,塩酸10%を含
む酸素雰囲気中で熱酸化しすることでシリコンが露出し
た基板表面及び溝の内壁面に厚さ15nmのシリコン酸
化膜44を形成する。この後、LPCVD装置を用い、
成膜温度が780℃,成膜圧力が0.3Torr,原料
ガスのジクロルシランの流量が200cc/分,アンモ
ニアの流量が20cc/分,一酸化二窒素の流量が5c
c/分という条件で、全面に厚さ600nmのシリコン
酸化窒化膜45を堆積して溝を埋める。このとき、基板
表面から深さ0.5μm程度より上の領域には、絶縁特
性に優れたシリコン酸化窒化膜45aが形成され、一
方、それ以下の領域では、一酸化二窒素が溝の上部で消
費されるため、十分な一酸化二窒素が供給されず、N/
Si組成比が0.5程度で、酸素含有量の少ない低応力
のシリコン酸化窒化膜45bが形成される。
【0043】最後に、図7(c)に示すように、シリコ
ン酸化膜43をストッパに用いてシリコン窒化膜45を
機械研磨した後、弗化アンモニウム溶液を用いてシリコ
ン酸化膜43及びこれによって覆われる部分のシリコン
酸化膜42を除去して素子分離領域が完成する。
ン酸化膜43をストッパに用いてシリコン窒化膜45を
機械研磨した後、弗化アンモニウム溶液を用いてシリコ
ン酸化膜43及びこれによって覆われる部分のシリコン
酸化膜42を除去して素子分離領域が完成する。
【0044】以上述べた方法でも先の実施例と同様に、
溝下部のシリコン酸化窒化膜45bの成膜応力が小さい
ので、溝底部での応力集中を緩和することができ、基板
欠陥による素子特性の低下を防止できる。また、溝上部
には絶縁性特性の良いシリコン酸化窒化膜45aが形成
されているので、十分な分離特性が得られる。図8,図
9は、本発明の第6の実施例に係わる素子分離領域の形
成方法を示す工程断面図である。
溝下部のシリコン酸化窒化膜45bの成膜応力が小さい
ので、溝底部での応力集中を緩和することができ、基板
欠陥による素子特性の低下を防止できる。また、溝上部
には絶縁性特性の良いシリコン酸化窒化膜45aが形成
されているので、十分な分離特性が得られる。図8,図
9は、本発明の第6の実施例に係わる素子分離領域の形
成方法を示す工程断面図である。
【0045】まず、図8(a)に示すように、主面が
(100)、比抵抗が4.5〜6Ωcm程度のp型の単
結晶シリコン基板51を、950℃,塩酸10%を含む
酸素雰囲気中で熱酸化して基板全面に厚さ25nmのシ
リコン酸化膜52を形成する。次いでLPCVD装置を
用いてシリコン酸化膜52上に厚さ100nmのシリコ
ン窒化膜53,厚さ50nmのシリコン酸化膜54を順
次堆積した後、このシリコン酸化膜54上に厚さ100
0nmのポジ型のフォトレジスト55を塗布し、続い
て、フォトリソグラフィ技術等を用いて素子分離領域の
フォトレジスト55を除去する。この後、残ったフォト
レジスト55をマスクに用いて、異方性ドライエッチン
グによりシリコン酸化膜54、シリコン窒化膜53を順
次エッチングする。
(100)、比抵抗が4.5〜6Ωcm程度のp型の単
結晶シリコン基板51を、950℃,塩酸10%を含む
酸素雰囲気中で熱酸化して基板全面に厚さ25nmのシ
リコン酸化膜52を形成する。次いでLPCVD装置を
用いてシリコン酸化膜52上に厚さ100nmのシリコ
ン窒化膜53,厚さ50nmのシリコン酸化膜54を順
次堆積した後、このシリコン酸化膜54上に厚さ100
0nmのポジ型のフォトレジスト55を塗布し、続い
て、フォトリソグラフィ技術等を用いて素子分離領域の
フォトレジスト55を除去する。この後、残ったフォト
レジスト55をマスクに用いて、異方性ドライエッチン
グによりシリコン酸化膜54、シリコン窒化膜53を順
次エッチングする。
【0046】次に強酸を用いてフォトレジスト55を除
去し、続いて弗化アンモニウム溶液を用いてシリコン酸
化膜54及び溝底部のシリコン酸化膜52を除去する。
次いで図8(b)に示すように、例えば、LPCVD装
置を用いて厚さ150nmのシリコン酸化膜56を全面
に堆積し、続いて異方性ドライエッチングを用いてシリ
コン酸化膜56をエッチングし、シリコン窒化膜53に
形成された溝にシリコン酸化膜56を埋込み基板表面を
平坦化する。
去し、続いて弗化アンモニウム溶液を用いてシリコン酸
化膜54及び溝底部のシリコン酸化膜52を除去する。
次いで図8(b)に示すように、例えば、LPCVD装
置を用いて厚さ150nmのシリコン酸化膜56を全面
に堆積し、続いて異方性ドライエッチングを用いてシリ
コン酸化膜56をエッチングし、シリコン窒化膜53に
形成された溝にシリコン酸化膜56を埋込み基板表面を
平坦化する。
【0047】次に図8(c)に示すように、異方性ドラ
イエッチングを用いてシリコン酸化膜56及びシリコン
窒化膜53をマスクとしてシリコン基板51をエッチン
グし、基板表面に開口部が0.3μm、深さが1.0μ
mで、基板表面に垂直な方向に対して5°の傾斜の側壁
を有する溝を形成する。
イエッチングを用いてシリコン酸化膜56及びシリコン
窒化膜53をマスクとしてシリコン基板51をエッチン
グし、基板表面に開口部が0.3μm、深さが1.0μ
mで、基板表面に垂直な方向に対して5°の傾斜の側壁
を有する溝を形成する。
【0048】次に図9(a)に示すように、弗化アンモ
ニウム溶液を用いてシリコン酸化膜56を除去した後、
単結晶シリコン基板51を900℃,塩酸10%を酸素
雰囲気中で熱酸化してシリコンが露出した基板表面及び
溝の内壁面に厚さ15nmのシリコン酸化膜57を形成
する。次いでLPCVD装置を用い、成膜温度が680
℃,成膜圧力が0.6Torr,20%モノシラン80
%ヘリウムからなるガスの流量が500cc/分,一酸
化二窒素の流量が20cc/分という条件で、厚さ60
0nmのシリコン酸化膜58を全面に堆積する。このと
き、基板表面から深さ0.6μmより上の領域には、O
/Si組成比が約2.0の絶縁性に優れたシリコン酸化
膜58aが形成され、一方、それ以下の領域には、O/
Si組成比が約1.0の低成膜応力のシリコン酸化膜5
8bが形成される。
ニウム溶液を用いてシリコン酸化膜56を除去した後、
単結晶シリコン基板51を900℃,塩酸10%を酸素
雰囲気中で熱酸化してシリコンが露出した基板表面及び
溝の内壁面に厚さ15nmのシリコン酸化膜57を形成
する。次いでLPCVD装置を用い、成膜温度が680
℃,成膜圧力が0.6Torr,20%モノシラン80
%ヘリウムからなるガスの流量が500cc/分,一酸
化二窒素の流量が20cc/分という条件で、厚さ60
0nmのシリコン酸化膜58を全面に堆積する。このと
き、基板表面から深さ0.6μmより上の領域には、O
/Si組成比が約2.0の絶縁性に優れたシリコン酸化
膜58aが形成され、一方、それ以下の領域には、O/
Si組成比が約1.0の低成膜応力のシリコン酸化膜5
8bが形成される。
【0049】最後に、図9(b)に示すように、シリコ
ン窒化膜53をストッパに用いてシリコン酸化膜58を
機械研磨した後、熱燐酸水溶液を用いてシリコン窒化膜
53を除去し、続いて弗化アンモニウム溶液などを用い
てシリコン窒化膜53の下のシリコン酸化膜52を除去
することで、素子分離領域のみにシリコン酸化膜58を
残存でき、素子分離領域が完成する。
ン窒化膜53をストッパに用いてシリコン酸化膜58を
機械研磨した後、熱燐酸水溶液を用いてシリコン窒化膜
53を除去し、続いて弗化アンモニウム溶液などを用い
てシリコン窒化膜53の下のシリコン酸化膜52を除去
することで、素子分離領域のみにシリコン酸化膜58を
残存でき、素子分離領域が完成する。
【0050】以上述べた方法によれば、溝の下部は成膜
応力が小さいシリコン酸化膜58bで埋められているの
で、溝の底部の応力集中を緩和でき、基板欠陥による素
子特性の低下を防止できる。また、溝の上部は絶縁性が
高いシリコン酸化膜58aで埋められているので、十分
な素子分離特性が得られる。図10は、本発明の第7の
実施例に係わる素子分離領域の形成方法を示す工程断面
図である。
応力が小さいシリコン酸化膜58bで埋められているの
で、溝の底部の応力集中を緩和でき、基板欠陥による素
子特性の低下を防止できる。また、溝の上部は絶縁性が
高いシリコン酸化膜58aで埋められているので、十分
な素子分離特性が得られる。図10は、本発明の第7の
実施例に係わる素子分離領域の形成方法を示す工程断面
図である。
【0051】まず、図10(a)に示すように、主面が
(100)、比抵抗が4.5〜6Ωcm程度のp型の単
結晶シリコン基板61を用意し、この単結晶シリコン基
板61の素子分離領域となる部分の基板表面に開口幅
0.3μmの溝を形成する。次いでこの単結晶シリコン
基板61を900℃,塩酸10%を含む酸素雰囲気中で
熱酸化して基板全面に厚さ25nmのシリコン酸化膜6
2を形成する。次いでLPCVD装置を用い、成膜圧力
が0.3Torr、ジクロルシランの流量が200cc
/分、アンモニアの流量が10cc/分という条件で厚
さ50nmのシリコン窒化膜63をシリコン酸化膜62
上に堆積し、続いてジクロルシラン及びアンモニアの流
量を維持しながら、流量を0cc/分から5cc/分ま
で連続的に増加させながら酸素を加え、全面に厚さ50
nmのシリコン酸化窒化膜64を堆積する。
(100)、比抵抗が4.5〜6Ωcm程度のp型の単
結晶シリコン基板61を用意し、この単結晶シリコン基
板61の素子分離領域となる部分の基板表面に開口幅
0.3μmの溝を形成する。次いでこの単結晶シリコン
基板61を900℃,塩酸10%を含む酸素雰囲気中で
熱酸化して基板全面に厚さ25nmのシリコン酸化膜6
2を形成する。次いでLPCVD装置を用い、成膜圧力
が0.3Torr、ジクロルシランの流量が200cc
/分、アンモニアの流量が10cc/分という条件で厚
さ50nmのシリコン窒化膜63をシリコン酸化膜62
上に堆積し、続いてジクロルシラン及びアンモニアの流
量を維持しながら、流量を0cc/分から5cc/分ま
で連続的に増加させながら酸素を加え、全面に厚さ50
nmのシリコン酸化窒化膜64を堆積する。
【0052】次に図10(b)に示すように、シリコン
窒化膜63をストッパに用いてシリコン酸化窒化膜64
に機械研磨をかけて基板表面を平坦化する。最後に、素
子形成領域のシリコン窒化膜63を除去した後、弗化ア
ンモニウム溶液などを用いて基板表面のシリコン酸化膜
62を除去して素子分離領域が完成する。
窒化膜63をストッパに用いてシリコン酸化窒化膜64
に機械研磨をかけて基板表面を平坦化する。最後に、素
子形成領域のシリコン窒化膜63を除去した後、弗化ア
ンモニウム溶液などを用いて基板表面のシリコン酸化膜
62を除去して素子分離領域が完成する。
【0053】以上述べた方法によれば、溝の内壁面が成
膜応力の小さいシリコン窒化膜63で埋められているの
で、このシリコン窒化膜63の成膜の際にシリコン基板
61に欠陥が発生し、素子特性が低下するという問題は
生じない。また、シリコン窒化膜63で埋められなかっ
た溝の内部は、絶縁性が高いシリコン酸化窒化膜64で
埋められているので、これらの絶縁膜は全体として十分
な絶縁特性を有する溝埋込み用絶縁膜として機能する。
また、シリコン基板61の熱膨脹率とシリコン酸化窒化
膜64のそれとが異なることで生じる応力がシリコン基
板61に与える影響は、シリコン窒化膜63より低減さ
れる。
膜応力の小さいシリコン窒化膜63で埋められているの
で、このシリコン窒化膜63の成膜の際にシリコン基板
61に欠陥が発生し、素子特性が低下するという問題は
生じない。また、シリコン窒化膜63で埋められなかっ
た溝の内部は、絶縁性が高いシリコン酸化窒化膜64で
埋められているので、これらの絶縁膜は全体として十分
な絶縁特性を有する溝埋込み用絶縁膜として機能する。
また、シリコン基板61の熱膨脹率とシリコン酸化窒化
膜64のそれとが異なることで生じる応力がシリコン基
板61に与える影響は、シリコン窒化膜63より低減さ
れる。
【0054】かくして本実施例によれば、応力が小さい
シリコン窒化膜63と絶縁性が高いシリコン酸化窒化膜
64との2重構造の溝埋込み用絶縁膜を用いることで、
十分な絶縁特性を確保できると共に、応力集中に起因す
る素子特性の低下を防止できる。
シリコン窒化膜63と絶縁性が高いシリコン酸化窒化膜
64との2重構造の溝埋込み用絶縁膜を用いることで、
十分な絶縁特性を確保できると共に、応力集中に起因す
る素子特性の低下を防止できる。
【0055】なお、本発明は上述した実施例に限定され
るものではない。例えば、第2,第5,第7の実施例で
は、酸素ガスを用いて原料ガスである溝埋込み用絶縁膜
の特性を制御したが他のガスを用いても良い。例えば、
水素イオンのイオン注入によってエッチングレートを大
きくしても良い。その他、本発明の要旨を逸脱しない範
囲で、種々変形して実施できる。
るものではない。例えば、第2,第5,第7の実施例で
は、酸素ガスを用いて原料ガスである溝埋込み用絶縁膜
の特性を制御したが他のガスを用いても良い。例えば、
水素イオンのイオン注入によってエッチングレートを大
きくしても良い。その他、本発明の要旨を逸脱しない範
囲で、種々変形して実施できる。
【0056】
【発明の効果】以上詳述したように本発明によれば、成
膜応力が小さい第1の絶縁膜と絶縁性が高い第2の絶縁
膜とからなる2重構造の絶縁膜で溝を埋めることで、素
子分離能力の低下及び応力による基板欠陥の発生を防止
でき、今後のUlSIの微細化に十分対応できる素子分
離領域が得られる。
膜応力が小さい第1の絶縁膜と絶縁性が高い第2の絶縁
膜とからなる2重構造の絶縁膜で溝を埋めることで、素
子分離能力の低下及び応力による基板欠陥の発生を防止
でき、今後のUlSIの微細化に十分対応できる素子分
離領域が得られる。
【図1】本発明の第1の実施例に係わる素子分離領域の
形成方法を示す工程断面図
形成方法を示す工程断面図
【図2】本発明の第2の実施例に係わる素子分離領域及
びゲート電極の形成方法を示す前半の工程断面図
びゲート電極の形成方法を示す前半の工程断面図
【図3】本発明の第2の実施例に係わる素子分離領域及
びゲート電極の形成方法を示す後半の工程断面図
びゲート電極の形成方法を示す後半の工程断面図
【図4】イオン注入量と電流との関係を示す特性図
【図5】本発明の第3の実施例に係わる素子分離領域の
形成方法を示す工程断面図
形成方法を示す工程断面図
【図6】本発明の第4の実施例に係わる素子分離領域の
形成方法を示す工程断面図
形成方法を示す工程断面図
【図7】本発明の第5の実施例に係わる素子分離領域の
構造を示す断面図
構造を示す断面図
【図8】本発明の第6の実施例に係わる素子分離領域の
形成方法を示す前半の工程断面図
形成方法を示す前半の工程断面図
【図9】本発明の第6の実施例に係わる素子分離領域の
形成方法を示す後半の工程断面図
形成方法を示す後半の工程断面図
【図10】本発明の第7の実施例に係わる素子分離領域
の形成方法を示す工程断面図
の形成方法を示す工程断面図
【図11】従来の素子分離領域の形成方法を説明するた
めの図
めの図
【図12】Si/N組成比と成膜応力との関係を示す特
性図
性図
【図13】N/Si組成比と電流密度との関係を示す特
性図
性図
1,11,21,31,41,51,61…シリコン基
板、2…12,15,22,23,25,32,33,
35,42,43,44,52,54,57,58,5
8a,58b,62…シリコン酸化膜、3,4,16,
26,26a,36,36a,36b,53,63…シ
リコン窒化膜、13,18,…多結晶シリコン膜、1
4,24,27,34,55…フォトレジスト、17,
45,45a,45b,64…シリコン酸化窒化膜、1
9…素子分離領域、20…ゲート電極。
板、2…12,15,22,23,25,32,33,
35,42,43,44,52,54,57,58,5
8a,58b,62…シリコン酸化膜、3,4,16,
26,26a,36,36a,36b,53,63…シ
リコン窒化膜、13,18,…多結晶シリコン膜、1
4,24,27,34,55…フォトレジスト、17,
45,45a,45b,64…シリコン酸化窒化膜、1
9…素子分離領域、20…ゲート電極。
Claims (4)
- 【請求項1】シリコン基板に形成された溝と、窒素及び
酸素の少なくとも一方の元素と珪素とを主成分にして、
前記溝の少なくとも底部に設けられた第1の絶縁膜と、
窒素及び酸素の少なくとも一方の元素と珪素とを主成分
にして、前記第1の絶縁膜が設けられた前記溝を埋める
第2の絶縁膜とを有し、この第2の絶縁膜中に占めるシ
リコンの比率が前記第1の絶縁膜のそれより小さいこと
を特徴とする半導体装置。 - 【請求項2】シリコン基板に溝を形成する工程と、 CVD法を用いて前記シリコン基板上に、窒素及び酸素
の少なくとも一方の元素と珪素とを主成分とする第1の
絶縁膜を堆積して、前記溝の底部を前記第1の絶縁膜で
被覆する工程と、 CVD法を用いて前記シリコン基板上に、窒素及び酸素
の少なくとも一方の元素と珪素とを主成分とし、膜中に
占めるシリコンの比率が前記第1の絶縁膜のそれより小
さい第2の絶縁膜を堆積して、前記溝の内部を埋める工
程と、 前記第1及び第2の絶縁膜をエッチングして、前記溝の
内部に前記第1及び第2の絶縁膜を残置させる工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項3】シリコン基板に溝を形成する工程と、 前記シリコン基板の全面に、窒素及び酸素の少なくとも
一方の元素と珪素とを主成分とする絶縁膜を堆積して前
記溝を埋める工程と、 前記絶縁膜にイオン注入を行なった後、前記絶縁膜に熱
処理を施す工程と、 前記絶縁膜をエッチングして前記溝の内部に前記絶縁膜
を残置させる工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項4】開口幅に対する深さの比が所定値以上の溝
をシリコン基板に形成する工程と、 CVD法を用いて前記シリコン基板上に、窒素及び酸素
の少なくとも一方の元素と珪素とを主成分とする絶縁膜
を、前記溝の底部におけるシリコンの比率がこの底部よ
り上の部分におけるシリコンの比率より大きくなるよう
に堆積して、前記溝を前記絶縁膜で埋める工程と、 前記絶縁膜をエッチングして前記溝の内部に前記絶縁膜
を残置させる工程とを有することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10778892A JPH05304205A (ja) | 1992-04-27 | 1992-04-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10778892A JPH05304205A (ja) | 1992-04-27 | 1992-04-27 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05304205A true JPH05304205A (ja) | 1993-11-16 |
Family
ID=14468047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10778892A Pending JPH05304205A (ja) | 1992-04-27 | 1992-04-27 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05304205A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100338767B1 (ko) * | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
US6436790B2 (en) | 2000-05-10 | 2002-08-20 | Nec Corporation | Method for fabrication semiconductor device having trench isolation structure |
KR20030001941A (ko) * | 2001-06-28 | 2003-01-08 | 동부전자 주식회사 | 반도체소자의 제조방법 |
US6764921B2 (en) * | 2002-10-01 | 2004-07-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2007142311A (ja) * | 2005-11-22 | 2007-06-07 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2012033648A (ja) * | 2010-07-29 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
-
1992
- 1992-04-27 JP JP10778892A patent/JPH05304205A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100338767B1 (ko) * | 1999-10-12 | 2002-05-30 | 윤종용 | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 |
US6436790B2 (en) | 2000-05-10 | 2002-08-20 | Nec Corporation | Method for fabrication semiconductor device having trench isolation structure |
KR20030001941A (ko) * | 2001-06-28 | 2003-01-08 | 동부전자 주식회사 | 반도체소자의 제조방법 |
US6764921B2 (en) * | 2002-10-01 | 2004-07-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2007142311A (ja) * | 2005-11-22 | 2007-06-07 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2012033648A (ja) * | 2010-07-29 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2607834B2 (ja) | 半導体デバイスの製造方法 | |
KR100275908B1 (ko) | 집적 회로에 트렌치 아이솔레이션을 형성하는방법 | |
US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
US5897360A (en) | Manufacturing method of semiconductor integrated circuit | |
US5578524A (en) | Fabrication process of a semiconductor device with a wiring structure | |
JP4021593B2 (ja) | 半導体装置およびその製造方法 | |
US4407851A (en) | Method for manufacturing semiconductor device | |
US20070275538A1 (en) | Method with High Gapfill Capability for Semiconductor Devices | |
US20010021567A1 (en) | Method of forming device isolation structure | |
JP3414590B2 (ja) | 半導体装置の製造方法 | |
US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
JPH11103050A (ja) | 半導体装置及びその製造方法 | |
JPH05304205A (ja) | 半導体装置及びその製造方法 | |
JPH10178170A (ja) | 半導体装置及びその製造方法 | |
JP2000022158A (ja) | 電界効果型トランジスタおよびその製造方法 | |
JPH11121607A (ja) | 半導体装置の製造方法 | |
JP3612144B2 (ja) | 半導体装置の製造方法 | |
JPH0964323A (ja) | 半導体基板の製造方法 | |
JP4380116B2 (ja) | 半導体装置の製造方法 | |
JP4145359B2 (ja) | 半導体装置の製造方法 | |
JPH03152954A (ja) | 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法 | |
JPH0822991A (ja) | 半導体装置の製造方法 | |
JP2000012674A (ja) | 半導体装置の製造方法および素子分離方法 | |
JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH02174140A (ja) | 半導体装置の製造方法 |